JPS61267341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61267341A JPS61267341A JP10825185A JP10825185A JPS61267341A JP S61267341 A JPS61267341 A JP S61267341A JP 10825185 A JP10825185 A JP 10825185A JP 10825185 A JP10825185 A JP 10825185A JP S61267341 A JPS61267341 A JP S61267341A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- silicon oxide
- oxide film
- silicon
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、素子分離併用溝型キャパシタあるいは溝型分
離において溝側面および溝底面にチャネルストッパを形
成する方法に関する。
離において溝側面および溝底面にチャネルストッパを形
成する方法に関する。
分離併用溝型キャパシタの製造方法として特願昭５９−
２０９７８９号がある。該特許出願には、チャネルスト
ツパの形成方法として（１）チャネルストッパ用元素を
含むシリコン酸化膜から溝側面に同相拡散を行う方法お
よび（２）イオン注入の横広がりを利用する方法が示さ
れている。以下にそれぞれの方法の概要および問題点を
示す。第３図はＰ形シリコン基板１の表面に形成された
溝２の内面にホウ素を含むシリコン酸化膜３を堆積し、
熱処理によりホウ素を拡散させ溝内面のシリコン基板表
面にＰ＋層４を形成したときの断面図である。
２０９７８９号がある。該特許出願には、チャネルスト
ツパの形成方法として（１）チャネルストッパ用元素を
含むシリコン酸化膜から溝側面に同相拡散を行う方法お
よび（２）イオン注入の横広がりを利用する方法が示さ
れている。以下にそれぞれの方法の概要および問題点を
示す。第３図はＰ形シリコン基板１の表面に形成された
溝２の内面にホウ素を含むシリコン酸化膜３を堆積し、
熱処理によりホウ素を拡散させ溝内面のシリコン基板表
面にＰ＋層４を形成したときの断面図である。
一方、近年のＬ Ｓ Ｔプロセスにおける不純物導入方
法としては、不純物濃度および分布の制御性、操作の簡
便性および装置操作上の安全性の面からイオン注入法が
主流である。特に、チャネルストッパに必要とされる１
０１７〜１０”ｃｍ−３の比較的低濃度の不純物導入に
はイオン注入法が優れている。
法としては、不純物濃度および分布の制御性、操作の簡
便性および装置操作上の安全性の面からイオン注入法が
主流である。特に、チャネルストッパに必要とされる１
０１７〜１０”ｃｍ−３の比較的低濃度の不純物導入に
はイオン注入法が優れている。
従って、該特許出願に示されたホウ素を含むシリコン酸
化膜からの同相拡散法はＴ、 Ｓ Ｉプロセスとしては
最適な方法とは言えない。
化膜からの同相拡散法はＴ、 Ｓ Ｉプロセスとしては
最適な方法とは言えない。
該特許出願によるイオン注入の横広がりを利用した方法
を第４図（ａ）〜（ｃ）に示す。溝を形成するのに先立
ち、注入エネルギーを変えた２段のホウ素イオン注入法
によりイオン注入層５を形成し、熱処理により不純物を
拡散させる（第４図。
を第４図（ａ）〜（ｃ）に示す。溝を形成するのに先立
ち、注入エネルギーを変えた２段のホウ素イオン注入法
によりイオン注入層５を形成し、熱処理により不純物を
拡散させる（第４図。
（ａ））。次いで、溝２を形成したのち、再度イオン注
入を行い溝底にチャネルストッパ６を形成する（第４図
（ｂ））。
入を行い溝底にチャネルストッパ６を形成する（第４図
（ｂ））。
〔発明が解決しようとする問題点１
以上により溝側面上部および溝底部にチャネルストッパ
が形成されるが、上記特許出願による方法では、溝側面
上部および溝底部に対してそれぞれイオン注入を行う必
要があり、工程数が多くなる問題を有している。また、
イオン注入後にシリコン基板をエツチングして溝を形成
するため、エツチングの際のサイドエッチによりイオン
注入層が侵食され、所望の濃度が得られない問題がある
。
が形成されるが、上記特許出願による方法では、溝側面
上部および溝底部に対してそれぞれイオン注入を行う必
要があり、工程数が多くなる問題を有している。また、
イオン注入後にシリコン基板をエツチングして溝を形成
するため、エツチングの際のサイドエッチによりイオン
注入層が侵食され、所望の濃度が得られない問題がある
。
すなわち、イオン注入マスクおよびＳｉエツチングマス
クとして用いるシリコン酸化膜７をマスクにホウ素イオ
ンを注入し、熱処理すると、シリコ１ ン基板
１内でのホウ素の濃度分布は、定性的には、第４図（ｃ
）に示す破線のようになる。同図にお一３＝ いて、各曲線は等１度線であり、内側の閉曲線はど高濃
度である。すなわち、マスクエツジからマスク領域に向
かってホウ素濃度は急激に減少している。
クとして用いるシリコン酸化膜７をマスクにホウ素イオ
ンを注入し、熱処理すると、シリコ１ ン基板
１内でのホウ素の濃度分布は、定性的には、第４図（ｃ
）に示す破線のようになる。同図にお一３＝ いて、各曲線は等１度線であり、内側の閉曲線はど高濃
度である。すなわち、マスクエツジからマスク領域に向
かってホウ素濃度は急激に減少している。
」二記イオン注入および熱処理に続いて、−上記シリコ
ン酸化膜７をマスクにシリコンエツチングを行うが、こ
のとき、シリコン酸化膜７も一部エッチングされる。特
に、シリコン酸化膜７のパターンエツジにテーパがある
場合には、マスク開口部が広がり、エツチング形状は図
の一点鎖線で示すようになる。従って、従来の方法では
、溝側面に分布しているホウ素の主要部が除去されてし
まう問題があった。
ン酸化膜７をマスクにシリコンエツチングを行うが、こ
のとき、シリコン酸化膜７も一部エッチングされる。特
に、シリコン酸化膜７のパターンエツジにテーパがある
場合には、マスク開口部が広がり、エツチング形状は図
の一点鎖線で示すようになる。従って、従来の方法では
、溝側面に分布しているホウ素の主要部が除去されてし
まう問題があった。
上記問題点を解決するために、本発明は、シリコン基板
」二に、開口が設けられた薄膜を形成する工程と、該薄
膜をマスクとして一ヒ記シリコン基板をエツチングして
溝を形成する工程と、上記薄膜の上記開口の端部を所定
の幅エツチングして、該開口寸法を大きくする工程と、
上記薄膜をマスクとしてイオン注入を行い、上記溝側面
上部および該溝底面に高濃度不純物層を形成する工程と
を含むことを特徴とする。
」二に、開口が設けられた薄膜を形成する工程と、該薄
膜をマスクとして一ヒ記シリコン基板をエツチングして
溝を形成する工程と、上記薄膜の上記開口の端部を所定
の幅エツチングして、該開口寸法を大きくする工程と、
上記薄膜をマスクとしてイオン注入を行い、上記溝側面
上部および該溝底面に高濃度不純物層を形成する工程と
を含むことを特徴とする。
本発明は、シリコン基板表面に溝を形成したのち、該溝
の幅より広い開口をもつ薄膜をマスクに、該溝周辺の所
定領域および溝底部に同時にイオン注入を行い溝側面上
部および溝底部にチャネルストッパを形成することがで
きることを最も主要な特徴とする。ホウ素を含むシリコ
ン酸化膜からの同相拡散法に比べて制御性に優れたイオ
ン注入法を用い、かつ、溝形成後に溝側面上部および溝
底部に同時にイオン注入を行って工程数を減らすことが
できることが従来の技術と異なる。また、イオン注入後
にシリコン基板をエツチングして溝を形成する従来技術
に比べて、本発明は、溝形成後にイオン注入するので、
不純物の主要部が除去されず、所望の不純物濃度が得ら
れる。
の幅より広い開口をもつ薄膜をマスクに、該溝周辺の所
定領域および溝底部に同時にイオン注入を行い溝側面上
部および溝底部にチャネルストッパを形成することがで
きることを最も主要な特徴とする。ホウ素を含むシリコ
ン酸化膜からの同相拡散法に比べて制御性に優れたイオ
ン注入法を用い、かつ、溝形成後に溝側面上部および溝
底部に同時にイオン注入を行って工程数を減らすことが
できることが従来の技術と異なる。また、イオン注入後
にシリコン基板をエツチングして溝を形成する従来技術
に比べて、本発明は、溝形成後にイオン注入するので、
不純物の主要部が除去されず、所望の不純物濃度が得ら
れる。
実施例 １
一５＝
シリコン基板表面に形成した溝の側面および底面にイオ
ン注入により高濃度層を形成する方法を提供する本発明
の主旨からすると、本発明は分離併用溝型キャパシタお
よび溝型分離に同等に適用される。従って、実施例１と
しては構造が昨純な溝型分離について本発明を適用した
場合について説明する。
ン注入により高濃度層を形成する方法を提供する本発明
の主旨からすると、本発明は分離併用溝型キャパシタお
よび溝型分離に同等に適用される。従って、実施例１と
しては構造が昨純な溝型分離について本発明を適用した
場合について説明する。
まず、第１図（ａ）に示すように、比抵抗３〜５Ω・ｌ
のＰ形シリコン基板１の表面を酸化して膜厚０．５〜２
．０岬のシリコン酸化膜７を形成する。
のＰ形シリコン基板１の表面を酸化して膜厚０．５〜２
．０岬のシリコン酸化膜７を形成する。
例えば、水素および酸素を等流量ずつ炉内に流した雰囲
気中で１１００℃、約２００分の酸化を行うことにより
膜厚１．０−のシリコン酸化膜７が形成される。
気中で１１００℃、約２００分の酸化を行うことにより
膜厚１．０−のシリコン酸化膜７が形成される。
次に、第１図（ｂ）に示すように、溝型分離のためのパ
ターニングを施したレジスト８をマスクにシリコン酸化
膜７を異方性エツチングする。異方性エツチングは、例
えば、カソードカップル型エツチング装置により反応ガ
スとしてＣＦ４および水素を用い、圧力５〜１０ｍＴｏ
ｒｒ、 ＲＦ出力０．２〜０．５Ｗ ／ ａ＃の条件で
行う。
ターニングを施したレジスト８をマスクにシリコン酸化
膜７を異方性エツチングする。異方性エツチングは、例
えば、カソードカップル型エツチング装置により反応ガ
スとしてＣＦ４および水素を用い、圧力５〜１０ｍＴｏ
ｒｒ、 ＲＦ出力０．２〜０．５Ｗ ／ ａ＃の条件で
行う。
次いで、シリコン基板１を異方性エツチングして溝２を
形成し、第１図（Ｑ）に示す断面形状を得る。シリコン
基板１の異方性エツチングは、例えば、カソードカップ
ル型エツチング装置により反応ガスとして塩素ガスを用
い、圧力１０〜４０ｍＴｏｒｒ、 ＲＦ出力０ 、３−
０．８ Ｗ ／ ｃＡの条件で行う。
形成し、第１図（Ｑ）に示す断面形状を得る。シリコン
基板１の異方性エツチングは、例えば、カソードカップ
ル型エツチング装置により反応ガスとして塩素ガスを用
い、圧力１０〜４０ｍＴｏｒｒ、 ＲＦ出力０ 、３−
０．８ Ｗ ／ ｃＡの条件で行う。
次に、第１図（ｄ）に示すにように、シリコン酸化膜７
を緩衝フッ酸液によりエツチングして、溝−に端部にイ
オン注入されるべき所定幅の領域９を露出させ、レジス
ト８を除去する。室温で緩衝フッ酸液により３〜４分間
エツチングを行うと、領域９の幅は約０．２陣となる。
を緩衝フッ酸液によりエツチングして、溝−に端部にイ
オン注入されるべき所定幅の領域９を露出させ、レジス
ト８を除去する。室温で緩衝フッ酸液により３〜４分間
エツチングを行うと、領域９の幅は約０．２陣となる。
次いで、第１図（ｅ）に示すにように、イオン注入によ
るチャネリングを防ぐためにシリコン酸化膜１０を約２
００人形成したのち、ホウ素をイオン注入する。このと
きシリコン基板１に対してほぼ垂直にイオン注入を行う
と、溝を挟んで位置している領域９および溝底１１にほ
ぼ同量のイオンを打ち込むことができる。２つのイオン
注入エネルギ−、例えば５０ ｋｅＶおよび１５０ｋｅ
Ｖを用いて二重にイオン注入を行うと、シリコン基板中
に約０．６μｍの深さで高濃度ホウ素層１２を形成する
ことができる。
るチャネリングを防ぐためにシリコン酸化膜１０を約２
００人形成したのち、ホウ素をイオン注入する。このと
きシリコン基板１に対してほぼ垂直にイオン注入を行う
と、溝を挟んで位置している領域９および溝底１１にほ
ぼ同量のイオンを打ち込むことができる。２つのイオン
注入エネルギ−、例えば５０ ｋｅＶおよび１５０ｋｅ
Ｖを用いて二重にイオン注入を行うと、シリコン基板中
に約０．６μｍの深さで高濃度ホウ素層１２を形成する
ことができる。
シリコン酸化膜７および１０を除去したのち、第１図（
ｆ）に示すにように、素子分離用の膜厚０．１〜０．３
声のシリコン酸化膜１３を溝内面を含むシリコン基板表
面に形成する。次いで、溝埋め込み材として例えば化学
的気相成長法により多結晶シリコンを溝幅の半分以上、
望ましくは溝幅と同程度の膜厚だけ堆積する。次に、溝
以外の領域上の多結晶シリコン膜を除去し、溝内にのみ
多結晶シリコン膜１４を残す。このためには、例えばＣ
Ｆ４および酸素を混合したプラズマ中で多結晶シリコン
をエツチングすればよい。
ｆ）に示すにように、素子分離用の膜厚０．１〜０．３
声のシリコン酸化膜１３を溝内面を含むシリコン基板表
面に形成する。次いで、溝埋め込み材として例えば化学
的気相成長法により多結晶シリコンを溝幅の半分以上、
望ましくは溝幅と同程度の膜厚だけ堆積する。次に、溝
以外の領域上の多結晶シリコン膜を除去し、溝内にのみ
多結晶シリコン膜１４を残す。このためには、例えばＣ
Ｆ４および酸素を混合したプラズマ中で多結晶シリコン
をエツチングすればよい。
次に、溝以外の領域に露出したシリコン酸化膜を緩衝フ
ッ酸液で除去してシリコン基板を露出したのち、第１図
（ｇ）に示すように、再度シリコン基板を酸化してシリ
コン酸化膜１５を厚さ１００〜５００人形成し、シリコ
ン窒化膜１６を厚さ５００〜２００〇人堆積する。
ッ酸液で除去してシリコン基板を露出したのち、第１図
（ｇ）に示すように、再度シリコン基板を酸化してシリ
コン酸化膜１５を厚さ１００〜５００人形成し、シリコ
ン窒化膜１６を厚さ５００〜２００〇人堆積する。
次いで、第１図（ｈ）に示すように、パターニングした
レジストをマスクにシリコン窒化膜１６をエツチングし
、シリコン基板表面にホウ素をイオン注入し、レジスト
を除去したのち酸化を行いフィールド領域にシリコン酸
化膜１８を形成する。シリコン酸化膜Ｉ８の下には、ホ
ウ素イオンを注入された高濃度層１７が形成されている
。以上の工程により、溝側面と底部およびフィールド領
域下に寄生チャネルストッパのための高濃度層が形成さ
れた。
レジストをマスクにシリコン窒化膜１６をエツチングし
、シリコン基板表面にホウ素をイオン注入し、レジスト
を除去したのち酸化を行いフィールド領域にシリコン酸
化膜１８を形成する。シリコン酸化膜Ｉ８の下には、ホ
ウ素イオンを注入された高濃度層１７が形成されている
。以上の工程により、溝側面と底部およびフィールド領
域下に寄生チャネルストッパのための高濃度層が形成さ
れた。
以下は公知の方法によりトランジスタ等の素子を形成し
、配線を形成する。第１図（ｉ）には、ゲート】９、ソ
ース、ドレイン拡散層２０、層間絶縁膜２１および配線
材料２２をもつ電界効果形トランジスタが示されている
。
、配線を形成する。第１図（ｉ）には、ゲート】９、ソ
ース、ドレイン拡散層２０、層間絶縁膜２１および配線
材料２２をもつ電界効果形トランジスタが示されている
。
・実施例 ２
実施例１では、第１図（ｈ）に示したように、溝に隣接
した領域にもシリコン酸化膜１８′を形成したが、実施
例２では溝内に埋設された多結晶シリコン膜の表面のみ
を酸化する方法について述べる。
した領域にもシリコン酸化膜１８′を形成したが、実施
例２では溝内に埋設された多結晶シリコン膜の表面のみ
を酸化する方法について述べる。
第２図（ａ）に示すように、シリコン基板１上にシリコ
ン窒化膜１６を膜厚５００〜２０００人堆積し、さらに
シリコン酸化膜２３を膜厚０，５〜２．０７７Ｉｎ堆積
したのちパターニングしたレジスト８をマスクにシリコ
ン酸化膜２３およびシリコン窒化膜１６を異方性エツチ
ングし、次いでシリコン基板１を異方性エツチングして
溝２を形成する。なお、シリコン酸化膜２３に代えてリ
ンを含むシリコン酸化膜（ＰＳＧ）を用いてもよい。
ン窒化膜１６を膜厚５００〜２０００人堆積し、さらに
シリコン酸化膜２３を膜厚０，５〜２．０７７Ｉｎ堆積
したのちパターニングしたレジスト８をマスクにシリコ
ン酸化膜２３およびシリコン窒化膜１６を異方性エツチ
ングし、次いでシリコン基板１を異方性エツチングして
溝２を形成する。なお、シリコン酸化膜２３に代えてリ
ンを含むシリコン酸化膜（ＰＳＧ）を用いてもよい。
次に、第２図（ｂ）に示すように、緩衝フッ酸液により
シリコン酸化膜２３をエツチングして溝２の上端部にイ
オン注入されるべき幅０ 、２ 、の領域９を露出させ
、レジスト８を除去したのち、ホウ素をイオン注入して
高濃度層１２を形成する。
シリコン酸化膜２３をエツチングして溝２の上端部にイ
オン注入されるべき幅０ 、２ 、の領域９を露出させ
、レジスト８を除去したのち、ホウ素をイオン注入して
高濃度層１２を形成する。
次いで、第２図（ｃ）に示すように、シリコン酸化膜２
３を除去したのち、多結晶シリコンを堆積し、全面的に
エツチングして溝以外の領域では除去し、溝内部には多
結晶シリコン膜１４を残して溝を埋め込んだのち、酸化
を行いシリコン酸化膜２４を約２００人の厚さ形成する
。
３を除去したのち、多結晶シリコンを堆積し、全面的に
エツチングして溝以外の領域では除去し、溝内部には多
結晶シリコン膜１４を残して溝を埋め込んだのち、酸化
を行いシリコン酸化膜２４を約２００人の厚さ形成する
。
フィールド領域をパターニングするためのレジス１〜を
形成したのち、フィールド領域のシリコン窒化膜をエツ
チングし、第２図（ｄ）に示すように、ホウ素をイオン
注入して高濃度層１７を形成したのちレジストおよびシ
リコン酸化膜２４を除去し、その後、酸化を行いシリコ
ン酸化膜２５を形成する。
形成したのち、フィールド領域のシリコン窒化膜をエツ
チングし、第２図（ｄ）に示すように、ホウ素をイオン
注入して高濃度層１７を形成したのちレジストおよびシ
リコン酸化膜２４を除去し、その後、酸化を行いシリコ
ン酸化膜２５を形成する。
最後に、第２図（ｅ）に示すように、トランジスタを形
成する。
成する。
以上説明したように、本発明によれば、溝型素子分離お
よび分離併用溝型キャパシタにおいて、溝側面および底
面に同時にイオン注入により精度良く高濃度層を形成で
きることから、工程の短縮および高濃度層形成のプロセ
ス歩留りを向上することができる。
よび分離併用溝型キャパシタにおいて、溝側面および底
面に同時にイオン注入により精度良く高濃度層を形成で
きることから、工程の短縮および高濃度層形成のプロセ
ス歩留りを向上することができる。
また、溝形成の際のサイドエッチにより、イ第１
ン注入層が侵食されることがないため、高濃度層の
濃度を高精度に制御することができる。従って、溝側面
の寄生チャネルの防止とともに、過度に高濃度なチャネ
ルストッパが形成されたときの接合耐圧の劣化を防ぐこ
とができる。
ン注入層が侵食されることがないため、高濃度層の
濃度を高精度に制御することができる。従って、溝側面
の寄生チャネルの防止とともに、過度に高濃度なチャネ
ルストッパが形成されたときの接合耐圧の劣化を防ぐこ
とができる。
第１図（ａ）〜（ｉ）はそれぞれ本発明の半導体装置の
製造方法の第１の実施例を示す工程断面図、第２図（ａ
）〜（ｅ）はそれぞれ本発明の第２の実施例を示す工程
断面図、第３図は従来法による固相拡散法を示す図、第
４図（ａ）〜（ｃ）は溝側面上部および溝底面にそれぞ
れ別々にイオン注入を行う従来の方法を示す図である。 １・・・ｐ形シリコン基板 ２・・・溝３・・・ホウ素
を含むシリコン酸化膜 ４．５．６．１２．１７・・・ホウ素高濃度層８・・・
レジスト ７．１０．１３．１５．１８．１８′、２３．２４．２
５・・・シリコン酸化膜 ９・・・イオン注入領域 １１・・・溝底１４・・・
多結晶シリコン膜 １６・・・シリコン窒化膜１９・・
・ゲート
製造方法の第１の実施例を示す工程断面図、第２図（ａ
）〜（ｅ）はそれぞれ本発明の第２の実施例を示す工程
断面図、第３図は従来法による固相拡散法を示す図、第
４図（ａ）〜（ｃ）は溝側面上部および溝底面にそれぞ
れ別々にイオン注入を行う従来の方法を示す図である。 １・・・ｐ形シリコン基板 ２・・・溝３・・・ホウ素
を含むシリコン酸化膜 ４．５．６．１２．１７・・・ホウ素高濃度層８・・・
レジスト ７．１０．１３．１５．１８．１８′、２３．２４．２
５・・・シリコン酸化膜 ９・・・イオン注入領域 １１・・・溝底１４・・・
多結晶シリコン膜 １６・・・シリコン窒化膜１９・・
・ゲート
Claims (1)
- シリコン基板上に、開口が設けられた薄膜を形成する
工程と、該薄膜をマスクとして上記シリコン基板をエッ
チングして溝を形成する工程と、上記薄膜の上記開口の
端部を所定の幅エッチングして、該開口寸法を大きくす
る工程と、上記薄膜をマスクとしてイオン注入を行い、
上記溝側面上部および該溝底面に高濃度不純物層を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10825185A JPS61267341A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10825185A JPS61267341A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267341A true JPS61267341A (ja) | 1986-11-26 |
Family
ID=14479917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10825185A Pending JPS61267341A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131540A (ja) * | 1986-11-21 | 1988-06-03 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR100439110B1 (ko) * | 1997-12-31 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171832A (ja) * | 1982-03-31 | 1983-10-08 | Toshiba Corp | 半導体装置の製造方法 |
-
1985
- 1985-05-22 JP JP10825185A patent/JPS61267341A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58171832A (ja) * | 1982-03-31 | 1983-10-08 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131540A (ja) * | 1986-11-21 | 1988-06-03 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR100439110B1 (ko) * | 1997-12-31 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599789A (en) | Process of making twin well VLSI CMOS | |
| EP0113517B1 (en) | Method for forming an isolation region | |
| US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
| JPH04102317A (ja) | 半導体装置の製造方法 | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| JPH06260497A (ja) | 半導体装置及びその製造方法 | |
| US4679299A (en) | Formation of self-aligned stacked CMOS structures by lift-off | |
| US4409722A (en) | Borderless diffusion contact process and structure | |
| JPH0565058B2 (ja) | ||
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPS6123657B2 (ja) | ||
| JPH0427706B2 (ja) | ||
| JPH0346275A (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JPS61267341A (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| US5213988A (en) | Method of manufacturing bipolar transistor with self-aligned base regions | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| JPH0640549B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH01114042A (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH025434A (ja) | 電界効果トランジスタの製造方法 | |
| JPS627711B2 (ja) |