JPH01144679A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01144679A JPH01144679A JP30351487A JP30351487A JPH01144679A JP H01144679 A JPH01144679 A JP H01144679A JP 30351487 A JP30351487 A JP 30351487A JP 30351487 A JP30351487 A JP 30351487A JP H01144679 A JPH01144679 A JP H01144679A
- Authority
- JP
- Japan
- Prior art keywords
- base region
- region
- glass film
- base
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 29
- 229910052796 boron Inorganic materials 0.000 abstract description 14
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 239000005388 borosilicate glass Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000007790 solid phase Substances 0.000 abstract description 3
- 239000005368 silicate glass Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にベース領域
と補償ベース領域を自己整合で形成しかつ、浅いベース
層形成が可能なバイポーラトランジスタの製造方法に関
する。
と補償ベース領域を自己整合で形成しかつ、浅いベース
層形成が可能なバイポーラトランジスタの製造方法に関
する。
従来、バイポーラトランジスタを自己整合で形成する技
術としては、第3図(a)に示すようにP型多結晶シリ
コン膜14 (a)、 (b)を堆積し開孔を設けた後
補償ベース領域を形成し表面にシリコン酸化膜15(a
)、 (b)を形成した後ボロン原子をイオン注入でS
i基板中に添加しベース領域9を形成するがボロン原子
のチャネリング抑制のため傾きをつげてイオン注入を行
う。次に第3図(b)に示すように開孔の側壁に絶縁膜
17(a)。
術としては、第3図(a)に示すようにP型多結晶シリ
コン膜14 (a)、 (b)を堆積し開孔を設けた後
補償ベース領域を形成し表面にシリコン酸化膜15(a
)、 (b)を形成した後ボロン原子をイオン注入でS
i基板中に添加しベース領域9を形成するがボロン原子
のチャネリング抑制のため傾きをつげてイオン注入を行
う。次に第3図(b)に示すように開孔の側壁に絶縁膜
17(a)。
(b)を形成し、ベース領域上に自己整合的に開孔を設
けN型不純物を添加したN型多結晶シリコン膜10より
ベース領域中にN型不純物を拡散し、エミッタ領域12
を形成していた。
けN型不純物を添加したN型多結晶シリコン膜10より
ベース領域中にN型不純物を拡散し、エミッタ領域12
を形成していた。
上述した従来の半導体装置の製造方法では、ベース層形
成の際イオン注入のチャネリングを抑えるため基板面に
対し数度傾げてイオン注入を行うため、第3図(a)に
示すように、多結晶シリコン膜の開孔の影となる領域で
ベース層形成が不充分となり、で第3図(b)に示すよ
うに、局所的にベース幅が狭くなる領域18が形成され
、コレクタエミッタ間の耐圧劣下を生じる。また、従来
のイオン注入では、第4図(a)に示すように2次のチ
ャネリングにより、ボロン原子の低濃度域でテールを持
つプニファイルとなり、ベース深さを浅くする障害とな
るという欠点がある。
成の際イオン注入のチャネリングを抑えるため基板面に
対し数度傾げてイオン注入を行うため、第3図(a)に
示すように、多結晶シリコン膜の開孔の影となる領域で
ベース層形成が不充分となり、で第3図(b)に示すよ
うに、局所的にベース幅が狭くなる領域18が形成され
、コレクタエミッタ間の耐圧劣下を生じる。また、従来
のイオン注入では、第4図(a)に示すように2次のチ
ャネリングにより、ボロン原子の低濃度域でテールを持
つプニファイルとなり、ベース深さを浅くする障害とな
るという欠点がある。
本発明の半導体装置の製造方法は、シリコン半導体基板
中に形成されたN型のコレクタ領域にP型の補償ベース
領域、真性ベース領域及びN型のエミッタ領域を形成す
る半導体装置において、N型コレクタ領域上にボロン珪
酸ガラス膜を形成する工程と、ボロン珪酸ガラス膜中の
ボロン原子をN型コレクタ領域中に拡散させ真性ベース
領域を形成する工程と、真性ベース領域中のエミッタ領
域を形成する領域上のボロン珪酸ガラス膜に開孔を設け
る工程と、開孔部の露出した真性ベース領域中にN型不
純物原子を拡散し、エミッタ領域を形成すると同時にボ
ロン珪酸ガラス膜よりボロン原子を真性ベース領域中に
拡散し、補償ベース領域を形成する工程とを有している
。
中に形成されたN型のコレクタ領域にP型の補償ベース
領域、真性ベース領域及びN型のエミッタ領域を形成す
る半導体装置において、N型コレクタ領域上にボロン珪
酸ガラス膜を形成する工程と、ボロン珪酸ガラス膜中の
ボロン原子をN型コレクタ領域中に拡散させ真性ベース
領域を形成する工程と、真性ベース領域中のエミッタ領
域を形成する領域上のボロン珪酸ガラス膜に開孔を設け
る工程と、開孔部の露出した真性ベース領域中にN型不
純物原子を拡散し、エミッタ領域を形成すると同時にボ
ロン珪酸ガラス膜よりボロン原子を真性ベース領域中に
拡散し、補償ベース領域を形成する工程とを有している
。
次に本発明について図面を参照して説明する。
第1図(a)〜(e)は本発明の一実施例の工程順断面
図である。第1図(a)はシリコン基板1にA、原子を
添加しN型コレクタ層2を形成し、1μm厚ニエビタキ
シャル成長層3を堆積した後、ロコス法などの選択酸化
法により素子分離用のシリコン酸化膜6a、6b、6c
を形成し、リン原子を選択的に拡散しコレクタ引出層5
を形成した後素子形成領域上に1000人厚のシリコン
酸化膜6a、6bを熱酸化法で形成しボロン原子をイオ
ン注入法で選択的にエピタキシャル成長層3中に添加し
熱処理を施し補償ベース領域7を形成したところである
。次に第1図(b)に示すように写真蝕刻法で選択的に
シリコン酸化膜6bに開孔部を設けた後、CVD法でボ
ロン珪酸ガラス膜を1000人〜2000人厚にシリす
る。
図である。第1図(a)はシリコン基板1にA、原子を
添加しN型コレクタ層2を形成し、1μm厚ニエビタキ
シャル成長層3を堆積した後、ロコス法などの選択酸化
法により素子分離用のシリコン酸化膜6a、6b、6c
を形成し、リン原子を選択的に拡散しコレクタ引出層5
を形成した後素子形成領域上に1000人厚のシリコン
酸化膜6a、6bを熱酸化法で形成しボロン原子をイオ
ン注入法で選択的にエピタキシャル成長層3中に添加し
熱処理を施し補償ベース領域7を形成したところである
。次に第1図(b)に示すように写真蝕刻法で選択的に
シリコン酸化膜6bに開孔部を設けた後、CVD法でボ
ロン珪酸ガラス膜を1000人〜2000人厚にシリす
る。
次に第1図(c)に示すように熱処理を施しボロン珪酸
ガラス膜8よりエピタキシャル成長層中にボロン原子を
拡散しベース領域9を形成する。この熱処理はランプア
ニールを用いるとより効果的である。その後ボロン珪酸
ガラス膜8を選択的に蝕刻し開孔を設ける。次いで第1
図(d)に示すようにN型多結晶シリコン膜10を20
00人厚に0導D法で堆積し熱処理を施しN型多結晶シ
リコン膜10よりN型不純物を拡散しエミッタ領域12
を形成酸する。この熱処理で同時にボロン珪酸ガラス膜
8より再度ボロンがベース領域中に拡散され第2の補償
ベース領域11a、llbが形成される。次にボロン珪
酸ガラス膜8に補償ベー電極13a、13b、13cを
形成する。このバターニングの時N型多結晶シリコン膜
10も同時にパターニングされる。
ガラス膜8よりエピタキシャル成長層中にボロン原子を
拡散しベース領域9を形成する。この熱処理はランプア
ニールを用いるとより効果的である。その後ボロン珪酸
ガラス膜8を選択的に蝕刻し開孔を設ける。次いで第1
図(d)に示すようにN型多結晶シリコン膜10を20
00人厚に0導D法で堆積し熱処理を施しN型多結晶シ
リコン膜10よりN型不純物を拡散しエミッタ領域12
を形成酸する。この熱処理で同時にボロン珪酸ガラス膜
8より再度ボロンがベース領域中に拡散され第2の補償
ベース領域11a、llbが形成される。次にボロン珪
酸ガラス膜8に補償ベー電極13a、13b、13cを
形成する。このバターニングの時N型多結晶シリコン膜
10も同時にパターニングされる。
第2図(a)〜(f)は本発明の他の実施例の工程順断
面図である。第2図(a)は実施例1と同様にコレクタ
引出層5を形成し、コレクタ引出層5上に選択的に、シ
リコン酸化膜6を形成したところである。第2図(b)
はP型多結晶シリコン膜14をCVD法で1.3000
人厚に堆積し写真蝕刻法で蝕刻した後CVD法でシリコ
ン酸化膜15を3000人厚に堆積したところである。
面図である。第2図(a)は実施例1と同様にコレクタ
引出層5を形成し、コレクタ引出層5上に選択的に、シ
リコン酸化膜6を形成したところである。第2図(b)
はP型多結晶シリコン膜14をCVD法で1.3000
人厚に堆積し写真蝕刻法で蝕刻した後CVD法でシリコ
ン酸化膜15を3000人厚に堆積したところである。
次に第2図(c)に示すように写真蝕刻法で選択的にシ
リコン酸化膜15P型多結晶シリコン膜14を異方性蝕
刻法で蝕刻し、熱処理を施し補償ベース領域7a、7b
を形成した後、CVD法で2000人厚に0導ン珪酸ガ
ラス膜8を堆積しランプアニール法でボロン珪酸ガラス
膜8からボロン原子を拡散しベース領域9を形成する。
リコン酸化膜15P型多結晶シリコン膜14を異方性蝕
刻法で蝕刻し、熱処理を施し補償ベース領域7a、7b
を形成した後、CVD法で2000人厚に0導ン珪酸ガ
ラス膜8を堆積しランプアニール法でボロン珪酸ガラス
膜8からボロン原子を拡散しベース領域9を形成する。
次に第2図(d)に示すように異方性蝕刻法でボロン珪
酸ガラス膜8を開孔部の側壁に残るように蝕刻する。次
に第2図(e)に示すようにコレクタ引出層上のシリコ
ン酸化膜15,6を選択的に蝕刻した後N型多結晶シリ
コン膜をCVD法で2000人厚に堆積し、ランプアニ
ール法により熱処理を行いN型缶結晶シリコン基板0よ
りN型不純物原子をベース領域中に拡散しエミッタ領域
12を形成すると同時に側壁のボロン珪酸ガラス膜8a
、8bよりボロン原子がベース領域中に拡散され第2の
補償ベース領域11a、llbが形成される。次に、第
2図(f)に示すように、シリコン酸化膜15に選択的
10を選択的に蝕刻しアルミ電極13a 、 13b
、 13cを形成する。この実施例では第1の補償ベー
ス領域形成からエミッタ領域の形成まで1回のパターニ
ングで可能であり、工程上短くなる。また第1の補償ベ
ース領域7と第2の補償ベース領域11の形成を自己整
合で行うため、素子領域の縮小にも有効となり、ベース
抵抗、容量の低減が可能となる。
酸ガラス膜8を開孔部の側壁に残るように蝕刻する。次
に第2図(e)に示すようにコレクタ引出層上のシリコ
ン酸化膜15,6を選択的に蝕刻した後N型多結晶シリ
コン膜をCVD法で2000人厚に堆積し、ランプアニ
ール法により熱処理を行いN型缶結晶シリコン基板0よ
りN型不純物原子をベース領域中に拡散しエミッタ領域
12を形成すると同時に側壁のボロン珪酸ガラス膜8a
、8bよりボロン原子がベース領域中に拡散され第2の
補償ベース領域11a、llbが形成される。次に、第
2図(f)に示すように、シリコン酸化膜15に選択的
10を選択的に蝕刻しアルミ電極13a 、 13b
、 13cを形成する。この実施例では第1の補償ベー
ス領域形成からエミッタ領域の形成まで1回のパターニ
ングで可能であり、工程上短くなる。また第1の補償ベ
ース領域7と第2の補償ベース領域11の形成を自己整
合で行うため、素子領域の縮小にも有効となり、ベース
抵抗、容量の低減が可能となる。
以上説明したように本発明は、ベース層形成には、ボロ
ン珪酸ガラス膜を拡散源とした固相拡散法によってボロ
ン原子を拡散しているため、イオン注入で生じるベース
層深さの開孔壁の影による不均一性は発生せず、またチ
ャネリングによるボロン原子の深さ分布のテールの発生
がない第4図(b)に示すような深さ分布となる。ラン
プアニール法を拡散に用いることにより浅いベース層形
成も可能である。またベース領域の形成を固相拡散法を
用いて形成するため従来法のイオン注入で生じたベース
深さの不均一性は生じない。また補償ベース領域とベー
ス領域を同じボロン珪酸ガラス膜から形成するため、補
償ベース領域とベース領域の接続も充分となり、ベース
抵抗の低減にも効果がある。
ン珪酸ガラス膜を拡散源とした固相拡散法によってボロ
ン原子を拡散しているため、イオン注入で生じるベース
層深さの開孔壁の影による不均一性は発生せず、またチ
ャネリングによるボロン原子の深さ分布のテールの発生
がない第4図(b)に示すような深さ分布となる。ラン
プアニール法を拡散に用いることにより浅いベース層形
成も可能である。またベース領域の形成を固相拡散法を
用いて形成するため従来法のイオン注入で生じたベース
深さの不均一性は生じない。また補償ベース領域とベー
ス領域を同じボロン珪酸ガラス膜から形成するため、補
償ベース領域とベース領域の接続も充分となり、ベース
抵抗の低減にも効果がある。
第1図(a)〜(e)は本発明の一実施例の工程順断面
図、第2図(a)〜(f)は本発明の他の実施例の工程
順断面図、第3図(a)、 (b)は従来例の工程順断
面図、第4図(a)は従来のイオン注入によるベース領
域のボロン原子の深さ方向の濃度分布、第4図は(b)
は本発明のベース領域のボロン原子の深さ方向の濃度分
布である。 1・・・・・・シリコン基板、2・・・・・・N型コレ
クタ層、3・・・・・・エピタキシャル成長層、4a、
4b。 4c、6.6a、6b、15.15a、15b。 16・・・・・・シリコン酸化膜、訃・・・・・コレク
タ引出層、7、7 a、 7 b、 11 a、
1 l b−補償ベース領域、8.8a、8b・・・・
・・ボロン珪酸ガラス膜、9・・・・・・ベース領域、
10・・・・・・N型多結晶シリコン膜、12・・・・
・・エミッタ領域、13 a、 ’13 b。 13c・・・・・・アルミ電極、14.14a、14b
・・・・・・P型多結晶シリコン膜、17a、17b・
・・・・・絶縁膜。 代理人 弁理士 内 原 晋
図、第2図(a)〜(f)は本発明の他の実施例の工程
順断面図、第3図(a)、 (b)は従来例の工程順断
面図、第4図(a)は従来のイオン注入によるベース領
域のボロン原子の深さ方向の濃度分布、第4図は(b)
は本発明のベース領域のボロン原子の深さ方向の濃度分
布である。 1・・・・・・シリコン基板、2・・・・・・N型コレ
クタ層、3・・・・・・エピタキシャル成長層、4a、
4b。 4c、6.6a、6b、15.15a、15b。 16・・・・・・シリコン酸化膜、訃・・・・・コレク
タ引出層、7、7 a、 7 b、 11 a、
1 l b−補償ベース領域、8.8a、8b・・・・
・・ボロン珪酸ガラス膜、9・・・・・・ベース領域、
10・・・・・・N型多結晶シリコン膜、12・・・・
・・エミッタ領域、13 a、 ’13 b。 13c・・・・・・アルミ電極、14.14a、14b
・・・・・・P型多結晶シリコン膜、17a、17b・
・・・・・絶縁膜。 代理人 弁理士 内 原 晋
Claims (1)
- シリコン半導体基板中に形成された一導電型のコレク
タ領域に他導電型の補償ベース領域、真性ベース領域及
び一導電型のエミッタ領域を形成する半導体装置の製造
方法において、前記一導電型コレクタ領域上に前記他導
電型の不純物を含有するガラス膜を形成する工程と、該
ガラス膜中の前記不純物原子を前記一導電型コレクタ領
域中に拡散させ前記真性ベース領域を形成する工程と、
該真性ベース領域中の前記エミッタ領域を形成する領域
上の前記ガラス膜に開孔を設ける工程と、該開孔部の露
出した前記真性ベース領域中に前記一導電型不純物を拡
散し、前記エミッタ領域を形成すると同時に前記ガラス
膜より前記他導電型の不純物を前記真性ベース領域中に
拡散し、前記補償ベース領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62303514A JP2615707B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62303514A JP2615707B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01144679A true JPH01144679A (ja) | 1989-06-06 |
JP2615707B2 JP2615707B2 (ja) | 1997-06-04 |
Family
ID=17921897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62303514A Expired - Fee Related JP2615707B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2615707B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302535A (en) * | 1991-09-20 | 1994-04-12 | Nec Corporation | Method of manufacturing high speed bipolar transistor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196761A (ja) * | 1984-10-17 | 1986-05-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-11-30 JP JP62303514A patent/JP2615707B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196761A (ja) * | 1984-10-17 | 1986-05-15 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302535A (en) * | 1991-09-20 | 1994-04-12 | Nec Corporation | Method of manufacturing high speed bipolar transistor |
Also Published As
Publication number | Publication date |
---|---|
JP2615707B2 (ja) | 1997-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4279671A (en) | Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition | |
EP0076106A2 (en) | Method for producing a bipolar transistor | |
US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
US5151378A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
JPH01144679A (ja) | 半導体装置の製造方法 | |
JPS624339A (ja) | 半導体装置及びその製造方法 | |
JPS5878457A (ja) | 半導体装置の製造方法 | |
JP2809662B2 (ja) | 二重拡散型mosfet装置の製造方法 | |
JPS6410951B2 (ja) | ||
JPS60258964A (ja) | 半導体装置の製造方法 | |
JP2563798B2 (ja) | 半導体装置の製造方法 | |
JP2565161B2 (ja) | 半導体装置の製造方法 | |
JPS61136267A (ja) | バイポ−ラ半導体装置 | |
JP2557840B2 (ja) | 半導体装置の製造法 | |
JP2812298B2 (ja) | バイポーラトランジスタの製造方法 | |
JP2817213B2 (ja) | 半導体装置の製造方法 | |
JPS63144567A (ja) | 半導体装置の製造方法 | |
JPH0399434A (ja) | 半導体装置の製造方法 | |
JPH0567623A (ja) | 半導体装置の製造方法 | |
JPH05102173A (ja) | 半導体基板の製法 | |
JPS61198674A (ja) | 半導体装置の製造方法 | |
JPH02122620A (ja) | 半導体装置の製造方法 | |
JP2001319933A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |