JPS61198674A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61198674A JPS61198674A JP3741185A JP3741185A JPS61198674A JP S61198674 A JPS61198674 A JP S61198674A JP 3741185 A JP3741185 A JP 3741185A JP 3741185 A JP3741185 A JP 3741185A JP S61198674 A JPS61198674 A JP S61198674A
- Authority
- JP
- Japan
- Prior art keywords
- region
- polysilicon
- oxide film
- semiconductor device
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 238000009792 diffusion process Methods 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 25
- 150000004767 nitrides Chemical class 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract 2
- -1 boron ions Chemical class 0.000 abstract 2
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に係り、特に制御電極領
域と主電極領域とを少なくとも有する半導体装置の小型
化および高性能化を企図した製造方法に関する。
域と主電極領域とを少なくとも有する半導体装置の小型
化および高性能化を企図した製造方法に関する。
［従来技術］
第２図（Ａ）〜（Ｃ）は、従来の半導体装置の製造方法
を示す概略的工程図である。ただし、ここではバイポー
ラトランジスタの場合を一例として説明する。
を示す概略的工程図である。ただし、ここではバイポー
ラトランジスタの場合を一例として説明する。
まず、Ｐシリコン基板ｌにＮ十埋込み層２およびＰ埋込
み領域３を形成し、その上にＮシリコンのエピタキシャ
ル層４を成長させ１分離酸化膜５を形成する。続いて、
イオン打ち込みおよび熱処理等の方法でＰ型不純物を拡
散させベース領域６を形成し、その上にポリシリコン７
、酸化膜８゜そして窒化膜８をそれぞれ形成する［第２
図（Ａ） ］ 。
み領域３を形成し、その上にＮシリコンのエピタキシャ
ル層４を成長させ１分離酸化膜５を形成する。続いて、
イオン打ち込みおよび熱処理等の方法でＰ型不純物を拡
散させベース領域６を形成し、その上にポリシリコン７
、酸化膜８゜そして窒化膜８をそれぞれ形成する［第２
図（Ａ） ］ 。
次に、ベース、エミッタ、コレクタの各電極を取り出す
部分の窒化膜８を残して他をエツチング除去する。続い
て、残された窒化膜８をマスクにしてポリシリコン７を
酸化することで、酸化領域１０およびポリシリコン１１
，１２，１３．１４を形成する［同図ＣＢ） ］ 。
部分の窒化膜８を残して他をエツチング除去する。続い
て、残された窒化膜８をマスクにしてポリシリコン７を
酸化することで、酸化領域１０およびポリシリコン１１
，１２，１３．１４を形成する［同図ＣＢ） ］ 。
次に、酸化膜８および窒化膜９を全て除去した後、ポリ
シリコン１２および１３にＮ型不純物を含有させ熱処理
を行うことによって、Ｎ十エミッタ領域１５およびコレ
クタと電極とのオーミックコンタクトを取るためのＮ中
領域１Ｂを形成する。続いて、ポリシリコン１１および
１３にＰ型不純物を含有させ熱処理を行うことによって
、不活性ベース領域１７を形成する。そして、エミッタ
電極金属１８、ベース電極金属１８、コレクタ電極金属
２０を各々形成し、バイポーラトランジスタが完成する
［同図（Ｃ） ］ 。
シリコン１２および１３にＮ型不純物を含有させ熱処理
を行うことによって、Ｎ十エミッタ領域１５およびコレ
クタと電極とのオーミックコンタクトを取るためのＮ中
領域１Ｂを形成する。続いて、ポリシリコン１１および
１３にＰ型不純物を含有させ熱処理を行うことによって
、不活性ベース領域１７を形成する。そして、エミッタ
電極金属１８、ベース電極金属１８、コレクタ電極金属
２０を各々形成し、バイポーラトランジスタが完成する
［同図（Ｃ） ］ 。
［発明が解決しようとする問題点］
しかしながら、このような従来の半導体装置の製造方法
では、電極領域間の距離はマスク合わせに必要な最小寸
法以下にすることができないという問題点を有していた
。
では、電極領域間の距離はマスク合わせに必要な最小寸
法以下にすることができないという問題点を有していた
。
特に上記従来例では、エミッタ領域１５と不活性ベース
領域１７との間隔は、窒化膜９を部分的に除去するエツ
チング工程におけるマスク合わせの最小寸法以下にする
ことができない、その上、酸化領域１０を形成する酸化
工程において横方向の酸化が起こり、ポリシリコン１２
とポリシリコン１１および１３との間隔が広くなる。こ
のために、ベース抵抗が増大してトランジスタの特性が
低下するとともに、素子の、占有面積が増大するという
欠点を有していた。
領域１７との間隔は、窒化膜９を部分的に除去するエツ
チング工程におけるマスク合わせの最小寸法以下にする
ことができない、その上、酸化領域１０を形成する酸化
工程において横方向の酸化が起こり、ポリシリコン１２
とポリシリコン１１および１３との間隔が広くなる。こ
のために、ベース抵抗が増大してトランジスタの特性が
低下するとともに、素子の、占有面積が増大するという
欠点を有していた。
ベース抵抗を下げる方法としては、ベースの不純物濃度
を上げることが考えられるが、接合容量の増大によって
トランジスタ特性の低下をもたらすために、上記問題点
の解決とはならない。
を上げることが考えられるが、接合容量の増大によって
トランジスタ特性の低下をもたらすために、上記問題点
の解決とはならない。
［問題点を解決するための手段］
本発明による半導体装置の製造方法は、制御電極領域と
主電極領域とを少なくとも有する半導体装置の製造方法
において。
主電極領域とを少なくとも有する半導体装置の製造方法
において。
一導電型半導体層上に、反対導電型不純物を含む第一拡
散源と、該第一拡散源の側面に絶縁層を介して接し前記
一導電型の不純物を含む第二拡散源と、を形成し、 前記第一拡散源から該不純物を前記一導電型半導体層へ
拡散させることで一方の主電極領域を形成し、前記第二
拡散源から該不純物を前記一導電型半導体層へ拡散させ
ることで該一導電型半導体層より高濠度の不活性制御電
極領域を形成することを特徴とする。
散源と、該第一拡散源の側面に絶縁層を介して接し前記
一導電型の不純物を含む第二拡散源と、を形成し、 前記第一拡散源から該不純物を前記一導電型半導体層へ
拡散させることで一方の主電極領域を形成し、前記第二
拡散源から該不純物を前記一導電型半導体層へ拡散させ
ることで該一導電型半導体層より高濠度の不活性制御電
極領域を形成することを特徴とする。
［作用］
上記絶縁層の厚さによって、上記主電極領域と上記制御
電極領域の不活性領域との間隔が決定されるために、半
導体装置全体を小型化することができるとともに、制御
電極領域の抵抗が低くなる。
電極領域の不活性領域との間隔が決定されるために、半
導体装置全体を小型化することができるとともに、制御
電極領域の抵抗が低くなる。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図（Ａ）〜（Ｈ）は１本発明による半導体装置の製
造方法の一実施例を示す製造工程図である。
造方法の一実施例を示す製造工程図である。
まず、Ｐ型シリコン基板３１にＮ十埋込み層３２および
Ｐ埋込み領域３３を形成し、その上にＮ型シリコンのエ
ピタキシャル層３４を約２１Ｌｍ成長させ、さらに窒化
膜（図示せず）をパターニングして部分的に分離酸化膜
３５を２１Ｌｍ以上形成する。続いて、その窒化膜を除
去した後、マスク材３Ｂを塗布し、パターニングによっ
て開口部を設け、ポロンイオンを濃度Ｉ Ｘ １０１’
ｃｍ−２で打ち込む【第１図（Ａ） ］ 。
Ｐ埋込み領域３３を形成し、その上にＮ型シリコンのエ
ピタキシャル層３４を約２１Ｌｍ成長させ、さらに窒化
膜（図示せず）をパターニングして部分的に分離酸化膜
３５を２１Ｌｍ以上形成する。続いて、その窒化膜を除
去した後、マスク材３Ｂを塗布し、パターニングによっ
て開口部を設け、ポロンイオンを濃度Ｉ Ｘ １０１’
ｃｍ−２で打ち込む【第１図（Ａ） ］ 。
次に、マスク材３Ｂを除去し、熱処理を行うことで打ち
込まれたポロンイオンを拡散させ、厚さ０．２〜０．８
１ＬｍのＰ型ベース領域３７を形成する。
込まれたポロンイオンを拡散させ、厚さ０．２〜０．８
１ＬｍのＰ型ベース領域３７を形成する。
続いて、その上に厚さ３０００〜５０００人のポリシリ
コン３８を堆積させる［同図（Ｂ） ］ 。
コン３８を堆積させる［同図（Ｂ） ］ 。
次に、ポリシリコン３８にＮ型不純物を拡散させてパタ
ーニングを行い、第一拡散源としてのポリシリコン３８
およびポリシリコン４０を形成する。続いて、酸化を行
うと、ポリシリコン３８および４θ上には厚い酸化膜４
１および４２が形成され、単結晶であるベース領域３７
上には薄い酸化膜が形成される。ただし、酸化膜４１の
厚さは、後述するように、不活性ベース領域とエミッタ
領域との間隔を決定するものである【同図（Ｃ） ］
。
ーニングを行い、第一拡散源としてのポリシリコン３８
およびポリシリコン４０を形成する。続いて、酸化を行
うと、ポリシリコン３８および４θ上には厚い酸化膜４
１および４２が形成され、単結晶であるベース領域３７
上には薄い酸化膜が形成される。ただし、酸化膜４１の
厚さは、後述するように、不活性ベース領域とエミッタ
領域との間隔を決定するものである【同図（Ｃ） ］
。
次に、リアクティブ・イオン・エツチング（以下、ＲＩ
Ｅとする。）によってベース領域３７上の薄い酸化膜を
除去する［同図（Ｄ） ］ 。
Ｅとする。）によってベース領域３７上の薄い酸化膜を
除去する［同図（Ｄ） ］ 。
次に、ポリシリコン４３を厚さ４０００〜７０００人堆
積させ、そこにポロンイオンを注入し拡散する［同図（
Ｅ） ］ 。
積させ、そこにポロンイオンを注入し拡散する［同図（
Ｅ） ］ 。
次に、ポリシリコン４３をエッチバックする［同図（Ｆ
） ］ 。
） ］ 。
次に、エッチバックされたポリシリコン４３は第二拡散
源であり、これをパターニングした後、熱酸化を行う、
この時の熱処理によって、Ｎ型不純物を含有するポリシ
リコン３９および４０からＮ型不純物が拡散し、Ｎ十エ
ミッタ領域４４およびＮ十領域４５が形成され、Ｐ型不
純物（ポロン）を含有するポリシリコン４３からポロン
が拡散して、不活性ベース領域４Ｂが形成される。ただ
し、不活性ベース領域４６の不純物濃度は、ベース領域
３７の不純物濃度（ここでは、〜１Ｇ１８ ｃｍ−３）
より高濃度（ここでは、 〜５ Ｘ １０１９ｃｍ−３
）である、また、この熱酸化によってポリシリコン４３
上に酸化膜４７が形成される［同図（Ｇ） ］ 。
源であり、これをパターニングした後、熱酸化を行う、
この時の熱処理によって、Ｎ型不純物を含有するポリシ
リコン３９および４０からＮ型不純物が拡散し、Ｎ十エ
ミッタ領域４４およびＮ十領域４５が形成され、Ｐ型不
純物（ポロン）を含有するポリシリコン４３からポロン
が拡散して、不活性ベース領域４Ｂが形成される。ただ
し、不活性ベース領域４６の不純物濃度は、ベース領域
３７の不純物濃度（ここでは、〜１Ｇ１８ ｃｍ−３）
より高濃度（ここでは、 〜５ Ｘ １０１９ｃｍ−３
）である、また、この熱酸化によってポリシリコン４３
上に酸化膜４７が形成される［同図（Ｇ） ］ 。
最後に、パターニングにより酸化膜４１，４２．４７に
開口部が設けられ、エミッタ電極金属４８、ベース電極
金属４８およびコレクタ電極金属５０が各々蒸着される
［同図（Ｈ）］。
開口部が設けられ、エミッタ電極金属４８、ベース電極
金属４８およびコレクタ電極金属５０が各々蒸着される
［同図（Ｈ）］。
このように１本実施例によって製造されるバイポーラト
ランジスタは、エミッタ領域４４と不活性ベース領域４
Ｂとの間隔を酸化膜４１の厚さによって決定することが
できる。
ランジスタは、エミッタ領域４４と不活性ベース領域４
Ｂとの間隔を酸化膜４１の厚さによって決定することが
できる。
なお、本実施例に示されたトランジスタの導電型を逆転
させたものの製造方法は、本実施例から極めて容易に想
到するものである。
させたものの製造方法は、本実施例から極めて容易に想
到するものである。
［発明の効果］
以上詳細に説明したように、本発明による半導体装置の
製造方法は、絶縁層の厚さによって、主電極領域と制御
電極領域の不活性領域との間隔が自己整合的に決定され
るために、半導体装置全体を小型化することができると
ともに、制御電極領域の抵抗が低くなり、装置の特性が
向上する。
製造方法は、絶縁層の厚さによって、主電極領域と制御
電極領域の不活性領域との間隔が自己整合的に決定され
るために、半導体装置全体を小型化することができると
ともに、制御電極領域の抵抗が低くなり、装置の特性が
向上する。
また、不活性領域と主電極領域とが接合を形成していな
いので接合容量を小さくすることができる。
いので接合容量を小さくすることができる。
したがって、半導体装置の高集積化および高性能化を達
成できる。
成できる。
第１図（Ａ）〜（Ｈ）は１本発明による半導体装置の製
造方法の一実施例を示す製造工程図、第２図（Ａ）〜（
Ｃ）は、従来の半導体装置の製造方法を示す概略的工程
図である。 ３１・・・基板 ３４・・・エピタキシャル層 ３７・Φ・ベース領域 ３８・・・ポリシリコン（第一拡散源）４１・・・酸化
膜 ４３・・・ポリシリコン（第二拡散源）４４・争・エミ
ッタ領域 ４６・・・不活性ベース領域 代理人 弁理士 山 下 穣 平 第１図 （Ｄ）
造方法の一実施例を示す製造工程図、第２図（Ａ）〜（
Ｃ）は、従来の半導体装置の製造方法を示す概略的工程
図である。 ３１・・・基板 ３４・・・エピタキシャル層 ３７・Φ・ベース領域 ３８・・・ポリシリコン（第一拡散源）４１・・・酸化
膜 ４３・・・ポリシリコン（第二拡散源）４４・争・エミ
ッタ領域 ４６・・・不活性ベース領域 代理人 弁理士 山 下 穣 平 第１図 （Ｄ）
Claims (1)
- （１）制御電極領域と主電極領域とを少なくとも有する
半導体装置の製造方法において、 一導電型半導体層上に、反対導電型不純 物を含む第一拡散源と、該第一拡散源の側面に絶縁層を
介して接し前記一導電型の不純物を含む第二拡散源と、
を形成し、 前記第一拡散源から該不純物を前記一導 電型半導体層へ拡散させることで一方の主電極領域を形
成し、前記第二拡散源から該不純物を前記一導電型半導
体層へ拡散させることで該一導電型半導体層より高濃度
の不活性制御電極領域を形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3741185A JPS61198674A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3741185A JPS61198674A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198674A true JPS61198674A (ja) | 1986-09-03 |
Family
ID=12496776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3741185A Pending JPS61198674A (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395664A (ja) * | 1986-10-13 | 1988-04-26 | Hitachi Ltd | 半導体装置の製造方法 |
-
1985
- 1985-02-28 JP JP3741185A patent/JPS61198674A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6395664A (ja) * | 1986-10-13 | 1988-04-26 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02125623A (ja) | 自己整合トランジスタの製造方法 | |
| JPH0831478B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| JPS61198674A (ja) | 半導体装置の製造方法 | |
| JPH07106337A (ja) | 半導体装置およびその製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JPS61198673A (ja) | 半導体装置の製造方法 | |
| KR100274604B1 (ko) | 반도체장치제조방법 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0536716A (ja) | 半導体装置およびその製造方法 | |
| KR100422360B1 (ko) | 바이폴라트랜지스터및그의제조방법 | |
| KR0137580B1 (ko) | 자기정렬 쌍극자 트랜지스터의 제조방법 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPH0571191B2 (ja) | ||
| JPH0350739A (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS61280670A (ja) | 半導体装置の製造方法 | |
| JPH01144679A (ja) | 半導体装置の製造方法 | |
| JPH0240921A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS63138764A (ja) | 半導体集積回路およびその製造方法 | |
| JPH06188258A (ja) | 半導体装置の製造方法 | |
| JPH04234132A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS61237466A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH03198347A (ja) | 半導体装置の製造方法 |