JPH06188258A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06188258A JPH06188258A JP33761492A JP33761492A JPH06188258A JP H06188258 A JPH06188258 A JP H06188258A JP 33761492 A JP33761492 A JP 33761492A JP 33761492 A JP33761492 A JP 33761492A JP H06188258 A JPH06188258 A JP H06188258A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- impurity concentration
- semiconductor device
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 接合リーク不良のないＬＤＤ構造を有する半
導体装置の製造方法を提供する。 【構成】 半導体基板１にゲート酸化膜２を形成した後
ゲート電極３を形成する工程と、低不純物濃度をイオン
注入してｎ- 型ソース領域４およびｎ- 型ドレイン領域
５を形成する工程と、ＣＶＤ酸化膜を形成した後エッチ
バックしてスペーサ６，７を形成する工程と、陽極酸化
法を用いて多孔質の陽極酸化膜８を形成する工程と、高
不純物濃度をイオン注入してｎ+ 型ソース領域９および
ｎ+ 型ドレイン領域10を形成する工程と、から構成する
ことにより、基板内の転位ループの発生を抑制した半導
体装置の製造を可能にする。
導体装置の製造方法を提供する。 【構成】 半導体基板１にゲート酸化膜２を形成した後
ゲート電極３を形成する工程と、低不純物濃度をイオン
注入してｎ- 型ソース領域４およびｎ- 型ドレイン領域
５を形成する工程と、ＣＶＤ酸化膜を形成した後エッチ
バックしてスペーサ６，７を形成する工程と、陽極酸化
法を用いて多孔質の陽極酸化膜８を形成する工程と、高
不純物濃度をイオン注入してｎ+ 型ソース領域９および
ｎ+ 型ドレイン領域10を形成する工程と、から構成する
ことにより、基板内の転位ループの発生を抑制した半導
体装置の製造を可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に接合リーク不良のないＬＤＤ（Lightly Do
ped Drain ) 構造を有する半導体装置の製造方法に関す
る。
に係り、特に接合リーク不良のないＬＤＤ（Lightly Do
ped Drain ) 構造を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】ＬＤＤ構造は、トランジスタが微細化し
た場合に問題となる熱電子（ホットキャリア）による信
頼性悪化を防止する点で有効である。ＬＤＤ・ＭＯＳの
一般的製造方法は、ｐ型半導体基板（以下、単に基板と
いう）上に設けられたゲート酸化膜上に多結晶シリコン
でゲート電極を形成した後、低不純物濃度のソース領
域，ドレイン領域をイオン注入によって形成し、通常Si
O2でゲート電極側面にスペーサ（サイドウォール）を形
成して、再びイオン注入で高不純物濃度のソース・ドレ
イン領域を形成する。
た場合に問題となる熱電子（ホットキャリア）による信
頼性悪化を防止する点で有効である。ＬＤＤ・ＭＯＳの
一般的製造方法は、ｐ型半導体基板（以下、単に基板と
いう）上に設けられたゲート酸化膜上に多結晶シリコン
でゲート電極を形成した後、低不純物濃度のソース領
域，ドレイン領域をイオン注入によって形成し、通常Si
O2でゲート電極側面にスペーサ（サイドウォール）を形
成して、再びイオン注入で高不純物濃度のソース・ドレ
イン領域を形成する。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
たような従来法で形成されるＬＤＤ構造のスペーサは、
直接基板の上面に接しているためにその部分に応力を発
生することになる。その上、このような応力が発生した
状態の低不純物濃度のソース・ドレイン領域にゲート酸
化膜を通して高不純物濃度をイオン注入する際に、ゲー
ト酸化膜中の酸素原子が基板中に入って転位ループを形
成し、ソース・ドレイン領域と基板との間に接合リーク
不良が発生するという問題に発展する。
たような従来法で形成されるＬＤＤ構造のスペーサは、
直接基板の上面に接しているためにその部分に応力を発
生することになる。その上、このような応力が発生した
状態の低不純物濃度のソース・ドレイン領域にゲート酸
化膜を通して高不純物濃度をイオン注入する際に、ゲー
ト酸化膜中の酸素原子が基板中に入って転位ループを形
成し、ソース・ドレイン領域と基板との間に接合リーク
不良が発生するという問題に発展する。
【０００４】本発明は、上記のような従来技術の有する
課題を解決した半導体装置の製造方法を提供することを
目的とする。
課題を解決した半導体装置の製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明は、半導体基板に
ゲート酸化膜を形成した後ゲート電極を形成する工程
と、低不純物濃度をイオン注入してｎ- 型ソース・ドレ
イン領域を形成する工程と、ＣＶＤ酸化膜を形成した後
エッチバックしてスペーサを形成する工程と、陽極酸化
法を用いて多孔質の陽極酸化膜を形成する工程と、高不
純物濃度をイオン注入してｎ+ 型ソース・ドレイン領域
を形成する工程と、からなることを特徴とする半導体装
置の製造方法である。
ゲート酸化膜を形成した後ゲート電極を形成する工程
と、低不純物濃度をイオン注入してｎ- 型ソース・ドレ
イン領域を形成する工程と、ＣＶＤ酸化膜を形成した後
エッチバックしてスペーサを形成する工程と、陽極酸化
法を用いて多孔質の陽極酸化膜を形成する工程と、高不
純物濃度をイオン注入してｎ+ 型ソース・ドレイン領域
を形成する工程と、からなることを特徴とする半導体装
置の製造方法である。
【０００６】
【作 用】本発明によれば、ｎ+ 型ソース・ドレイン領
域を形成する際の高不純物濃度のイオン注入の前に、基
板上の酸化膜を陽極酸化法により多孔質の酸化膜に形成
するようにしたので、基板中へ跳ね返される酸素原子を
少なくして、基板内の転位ループの発生を抑制すること
ができる。
域を形成する際の高不純物濃度のイオン注入の前に、基
板上の酸化膜を陽極酸化法により多孔質の酸化膜に形成
するようにしたので、基板中へ跳ね返される酸素原子を
少なくして、基板内の転位ループの発生を抑制すること
ができる。
【０００７】
【実施例】以下に、本発明の実施例を図１の製造工程に
基づいて説明する。 図１(a) に示すように、ｐ型半導体基板１上にゲー
ト酸化膜２を形成し、その上に低圧ＣＶＤ法により厚さ
3500Åの多結晶シリコン層を形成し、POCl3 の熱拡散法
により多結晶シリコン層をｎ型化する。そして、生成さ
れたＰＳＧ膜をエッチングしてｎ型多結晶シリコン層を
形成し、フォトパターニング・エッチングしてゲート電
極３を形成し、このゲート電極３をマスクにして低不純
物濃度のＰ + をイオン注入することにより、ＬＤＤ構造
のｎ- 型ソース領域４およびｎ- 型ドレイン領域５を形
成する。 次に、ＣＶＤ法により約3000Åの厚さのSiO2層を形
成し、異方性エッチバックによって、図１(b) に示すよ
うに、ゲート電極３の両側にサイドウォールとしてのス
ペーサ６，７を形成する。 ついで、陽極酸化法により、図１(c) に示すよう
に、ゲート電極３およびｎ - 型ソース領域４，ｎ- 型ド
レイン領域５上に膜厚が約200 Åの多孔質の陽極酸化膜
８を形成する。
基づいて説明する。 図１(a) に示すように、ｐ型半導体基板１上にゲー
ト酸化膜２を形成し、その上に低圧ＣＶＤ法により厚さ
3500Åの多結晶シリコン層を形成し、POCl3 の熱拡散法
により多結晶シリコン層をｎ型化する。そして、生成さ
れたＰＳＧ膜をエッチングしてｎ型多結晶シリコン層を
形成し、フォトパターニング・エッチングしてゲート電
極３を形成し、このゲート電極３をマスクにして低不純
物濃度のＰ + をイオン注入することにより、ＬＤＤ構造
のｎ- 型ソース領域４およびｎ- 型ドレイン領域５を形
成する。 次に、ＣＶＤ法により約3000Åの厚さのSiO2層を形
成し、異方性エッチバックによって、図１(b) に示すよ
うに、ゲート電極３の両側にサイドウォールとしてのス
ペーサ６，７を形成する。 ついで、陽極酸化法により、図１(c) に示すよう
に、ゲート電極３およびｎ - 型ソース領域４，ｎ- 型ド
レイン領域５上に膜厚が約200 Åの多孔質の陽極酸化膜
８を形成する。
【０００８】なお、この陽極酸化においては、基板１を
陽極とし、Ptを対向電極とした。また電解液としてはエ
チレングリコール (HOCH2CH2OH) を溶媒とし、硝酸アン
モニウム (NH4NO3) を少量加えたものを使用した。 その後、図１(d) に示すように、陽極酸化膜８およ
びスペーサ６，７をマスクにして高不純物濃度のAs+ を
イオン注入することにより、ｎ+ 型ソース領域９および
ｎ+ 型ドレイン領域10を形成する。さらに、熱処理を施
して、ｎ+ 型ソース領域９およびｎ+ 型ドレイン領域10
を活性化する。
陽極とし、Ptを対向電極とした。また電解液としてはエ
チレングリコール (HOCH2CH2OH) を溶媒とし、硝酸アン
モニウム (NH4NO3) を少量加えたものを使用した。 その後、図１(d) に示すように、陽極酸化膜８およ
びスペーサ６，７をマスクにして高不純物濃度のAs+ を
イオン注入することにより、ｎ+ 型ソース領域９および
ｎ+ 型ドレイン領域10を形成する。さらに、熱処理を施
して、ｎ+ 型ソース領域９およびｎ+ 型ドレイン領域10
を活性化する。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
スペーサ形成後に陽極酸化法により多孔質の陽極酸化膜
を形成するようにしたので、ｎ+ 型ソース・ドレイン領
域形成のための高不純物濃度のイオン注入時に基板中へ
跳ね返される酸素原子を少なくして基板内の転位ループ
の発生を抑制することができ、ｎ+ 型ソースおよびｎ+
型ドレインと基板間の接合リーク不良のない高品質の半
導体装置を製造することが可能である。
スペーサ形成後に陽極酸化法により多孔質の陽極酸化膜
を形成するようにしたので、ｎ+ 型ソース・ドレイン領
域形成のための高不純物濃度のイオン注入時に基板中へ
跳ね返される酸素原子を少なくして基板内の転位ループ
の発生を抑制することができ、ｎ+ 型ソースおよびｎ+
型ドレインと基板間の接合リーク不良のない高品質の半
導体装置を製造することが可能である。
【図１】本発明の実施例を示す工程図である。
１ ｐ型半導体基板（基板） ２ ゲート酸化膜 ３ ゲート電極 ４ ｎ- 型ソース領域 ５ ｎ- 型ドレイン領域 ６，７ スペーサ ８ 陽極酸化膜 ９ ｎ+ 型ソース領域 10 ｎ+ 型ドレイン領域
Claims (1)
- 【請求項１】 半導体基板にゲート酸化膜を形成した
後ゲート電極を形成する工程と、低不純物濃度をイオン
注入してｎ- 型ソース・ドレイン領域を形成する工程
と、ＣＶＤ酸化膜を形成した後エッチバックしてスペー
サを形成する工程と、陽極酸化法を用いて多孔質の陽極
酸化膜を形成する工程と、高不純物濃度をイオン注入し
てｎ+ 型ソース・ドレイン領域を形成する工程と、から
なることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33761492A JPH06188258A (ja) | 1992-12-17 | 1992-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33761492A JPH06188258A (ja) | 1992-12-17 | 1992-12-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188258A true JPH06188258A (ja) | 1994-07-08 |
Family
ID=18310312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33761492A Pending JPH06188258A (ja) | 1992-12-17 | 1992-12-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338821B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 게이트전극 형성방법 |
-
1992
- 1992-12-17 JP JP33761492A patent/JPH06188258A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338821B1 (ko) * | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체장치의 게이트전극 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| JPH10163491A (ja) | 半導体素子の製造方法 | |
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| KR100218299B1 (ko) | 트랜지스터 제조방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10189968A (ja) | Ｍｏｓ素子の製造方法 | |
| JPH06188258A (ja) | 半導体装置の製造方法 | |
| JP3344162B2 (ja) | 電界効果型半導体装置の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| JPH03297147A (ja) | 半導体装置の製造方法 | |
| JP3366709B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| KR100276123B1 (ko) | 반도체소자및그것의실리사이드형성방법 | |
| KR920009894B1 (ko) | 고압 반도체 소자의 제조방법 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH06188257A (ja) | 半導体装置の製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| KR20010059856A (ko) | 모스 트랜지스터의 제조 방법 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH0964361A (ja) | 半導体装置の製造方法 |