KR100338821B1 - 반도체장치의 게이트전극 형성방법 - Google Patents
반도체장치의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR100338821B1 KR100338821B1 KR1019990067136A KR19990067136A KR100338821B1 KR 100338821 B1 KR100338821 B1 KR 100338821B1 KR 1019990067136 A KR1019990067136 A KR 1019990067136A KR 19990067136 A KR19990067136 A KR 19990067136A KR 100338821 B1 KR100338821 B1 KR 100338821B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate electrode
- thickness
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 22
- 239000010937 tungsten Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 238000002048 anodisation reaction Methods 0.000 claims description 13
- 239000012670 alkaline solution Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 12
- -1 tungsten nitride Chemical class 0.000 claims description 9
- 239000010407 anodic oxide Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002848 electrochemical method Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 238000003860 storage Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000003513 alkali Substances 0.000 abstract description 2
- 239000007943 implant Substances 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 230000000593 degrading effect Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은, 반도체장치의 게이트전극 형성방법에 관한 것으로서, 특히, 반도체기판에 폴리실리콘층/장벽층/텅스텐층을 적층한 후 하드마스크로 식각하여 게이트전극을 형성한 후에 알카리용액이 저장된 용액저장조에 워킹전극 웨이퍼를 양극에 설치하고 카운터전극웨이퍼를 음극에 설치하여 전원을 공급하므로 워킹전극 웨이퍼에 산소이온을 공급하여 게이트전극을 열화시키는 것 없이 LDD영역에 양극산화막을 형성하는 매우 유용하고 효과적인 발명이다. 또한, 매우 균일한 두께를 갖는 산화막 형성이 가능하므로 에치중에 발생한 게이트산화막의 특성저하를 개선할 수 있어서, 후속공정에서 임플랜트공정을 실시한 후에 매우 균일한 도핑구조를 얻을 수 있는 장점을 지닌다.
Description
본 발명은 텅스텐/장벽층/폴리실리콘층으로 된 게이트전극의 구조에 관한 것으로서, 특히, 알카리용액이 저장된 용액저장조에 워킹전극 웨이퍼를 양극에 설치하고 카운터전극웨이퍼를 음극에 설치한 후 전원을 공급하여 워킹전극 웨이퍼에 산소이온을 공급하므로 게이트전극을 열화시키는 것 없이 양극산화막으로 LDD영역을 형성하도록 하는 반도체장치의 게이트전극 형성방법에 관한 것이다.
일반적으로, 모스형 트랜지스터에서 사용되는 게이트전극의 구조는 초기에는 폴리실리콘층을 주로 사용하였으나, 그 후에 전기적인 구동력을 향상시키기 위하여 텅스텐실리사이드층 또는 티타늄실리사이드층과 폴리실리콘층을 적층시킨 금속폴리사이드 게이트전극 구조를 주로 이용하고 있다.
최근에는 소자의 고집적화에 따른 신호 처리 속도를 개선하기 위하여 텅스텐 /장벽층/폴리실리콘층으로 된 새로운 구조의 게이트전극을 사용하는 추세에 있으며 이러한 구조의 게이트전극은 반도체기판의 LDD영역에 이온주입할 때, 프로젝티드 영역(Projected Range)을 확보하기 위하여 LDD산화옥시데이션(Oxidation)을 진행하게 된다.
도 1은 종래의 선택적 산화를 이용한 텅스텐/장벽층/폴리실리콘층으로 구성된 게이트전극의 구조를 보인 도면으로서, 반도체기판(1)상에 게이트산화막(7), 폴리실리콘층(3), 장벽층(Barrier Layer)(4) 및 텅스텐층(5)을 적층하도록 한다.
그리고, 게이트전극이 형성될 부위에 하드마스크(6)를 적층한 후에 마스킹식각으로 워드라인(Word Line)인 게이트전극을 형성하도록 한다.
계속하여 게이트산화막의 신뢰성 확보를 통하여 핫캐리어특성(Hot Carrier Effect) 및 숏 채널이펙트(Short Channel Effect) 특성을 개선하고 차후 LDD영역에 이온을 주입할 때, 균일한 프로젝티드 영역을 확보하기 위하여 선택적 산화공정을 통하여 게이트전극의 LDD영역이 형성될 부위에 선택적산화막(7)을 형성하도록 한다.
그런데, 상기한 구조를 갖는 게이트전극은, 텅스텐층이 산화에 매우 민감하여 선택적산화를 통하여 텅스텐은 산화되지 않고 실리콘층과 반도체기판측만 산화시키게 된다.
그러나, 이러한 선택적산화방법은, 산화시 공급하여 주는 수소와 산소의 분압과 그 양에 매우 민감하게 변화하며 800℃이상의 고온에서 공정이 이루어지므로 공정 마아진(Margin) 측면에서 취약하며 선택적산화를 실시하는 동안에 넣어주는 과량의 수소가 게이트산화막의 특성을 열화시키는 원인이 되는 문제를 지닌다.
또한, 폴리실리콘층과 반도체기판의 산화속도가 차이점을 지니고 있어서, 균일한 두께의 산화막이 반도체기판에 형성되는 것이 매우 어려우므로 차후 임플랜테이션을 위한 균일한 두께의 산화막 형성을 제대로 형성하지 못하는 문제점을 지니고 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판에 폴리실리콘층/장벽층/텅스텐층을 적층한 후 하드마스크로써 식각하여 게이트전극을 형성한 후에 알카리용액이 저장된 용액저장조에 워킹 전극웨이퍼를 양극에 설치하고 카운터전극웨이퍼를 음극에 설치하여 전원을 공급하므로 워킹전극 웨이퍼에 산소이온을 공급하여 게이트전극을 열화시키는 것 없이 양극산화막으로 LDD산화막을 형성하는 것이 목적이다.
도 1은 종래의 선택적 산화를 이용한 게이트전극의 구조를 보인 도면이고,
도 2 내지 도 5는 본 발명에 따른 게이트전극 형성방법을 순차적으로 보인 도면이며,
도 6은 본 발명에 따른 전기화학적분해방식을 이용한 게이트전극의 형성방법을 순차적으로 보인 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 반도체기판 15 : 게이트산화막
20 : 폴리실리콘층 25 : 장벽층
30 : 텅스텐층 35 : 하드마스크
40 : 양극산화막 50 : 용액저장조
55 : 알칼리용액 60 : 전원
70 : 전압측정기
이러한 목적은 반도체기판 상에 게이트산화막, 도핑된 폴리실리콘층, 장벽층 및 텅스텐층을 적층하는 단계와; 상기 결과물 상에 패터닝하여 워드라인을 형성하는 단계와; 상기 결과물에 전기화학적인 방법으로 LDD영역 및 도핑된 폴리실리콘층 측벽에 양극산화막을 형성하는 단계를 포함하여 이루어진 반도체장치의 게이트전극 형성방법을 제공함으로써 달성된다.
그리고, 상기 도핑된 폴리실리콘층의 증착온도는 400 ∼ 580℃ 이고, 증착 두께는 500 ∼ 1500Å인 것이 바람직하다.
상기 장벽층(Barrier Layer)은, 텅스텐나이트라이드층(WN) 혹은 티타늄나이트라이드층(TiN)인 것이 바람직하다.
상기 장벽층은, 인-시튜(In-Situ)공정으로 PVD증착법(Physical Vapor Deposition)을 통하여 30 ∼ 120Å의 두께로 증착하도록 한다.
상기 텅스텐층은 PVD증착법을 통하여 300 ∼ 1500Å의 두께로 증착하는 것이바람직 하다.
상기 워드라인(Word Line)을 형성하기 전 혹은 후에 어닐링공정(Annealing Process)을 500 ∼ 800℃의 온도범위에서 10 ∼ 60분간 진행하도록 한다.
상기 양극산화막을 형성할 때, 워킹전극웨이퍼는 전원에 대하여 양극으로 연결하고, 카운터전극웨이퍼는 베어 웨이퍼(Bare Wafer)를 음극으로 연결한 후 알칼리용액에 담궈서 전원을 공급하여 산소 및 수소를 발생하여 반도체기판의 LDD영역에 양극산화막을 형성하도록 한다.
그리고, 상기 알칼리용액의 온도는, 35 ∼ 110℃의 온도범위인 것이 바람직 하다.
상기 전원의 전류밀도는 1㎂/㎠ ∼ 1A/㎠범위인 것이 바람직하다.
상기 양극산화막의 적층 두께는 20 ∼ 100Å의 범위로 형성하도록 한다.
상기 양극산화막의 적층 두께는 전압측정기(Voltmeter)를 사용하여 모니터링 하면서 조절하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.
도 2에 도시된 바와 같이, 반도체기판(10)상에 게이트산화막(15), 도핑된 폴리실리콘층(20)을 적층한 후, 계속하여 장벽층(25) 및 텅스텐층(30)을 적층하도록 한다.
이 때, 상기 도핑된 폴리실리콘층(20)의 증착온도는, 400 ∼ 580℃ 이고, 증착 두께는 500 ∼ 1500Å인 것이 바람직 하다.
상기 장벽층(25)은, 텅스텐나이트라이드층 혹은 티타늄나이트라이드층인 것이 바람직하고, 상기 장벽층(25)은, PVD증착법을 통하여 30 ∼ 120Å의 두께로 증착하도록 한다.
상기 텅스텐층(30)은 인-시튜공정으로 PVD증착법을 통하여 300 ∼ 1500Å의 두께로 증착하도록 한다.
그리고, 도 3 및 도 4에 도시된 바와 같이, 상기 결과물 상에 게이트전극이 형성될 부위에 하드마스크(35)를 적층한 후 식각으로 워드라인을 형성하도록 한다.
상기 워드라인을 형성하기 전 혹은 후에 어닐링공정을 500 ∼ 800℃의 온도범위에서 10 ∼ 60분간 진행하도록 한다.
그리고, 도 5에 도시된 바와 같이, 상기 결과물에 전기화학적인 방법으로 LDD영역에 양극산화막(40)을 형성하도록 한다.
상기 양극산화막(40)을 형성할 때, 도 6에 도시된 바와 같이, 워킹전극웨이퍼(A)는 전원(60)에 대하여 양극으로 연결하고, 카운터전극웨이퍼(B)는 베어 웨이퍼를 음극으로 연결한 후 알칼리용액(55)에 담궈서 전원(60)을 공급하여 산소 및 수소이온을 통하여 발생하므로 상기 워킹전극 웨이퍼(A)의 트랜지스터 LDD영역에 양극산화막 (40)을 형성하는 것이 바람직 하다.
도 6에서와 같이, 화살표와 같은 방향으로 전류를 공급하게 되면, 워킹전극 웨이퍼(A) 에서는 알칼리용액 내에 있는 산소이온이 이동하여 LDD영역에 양극산화막(40)을 형성하게 된다.
그리고, 즉, 텅스텐층(30)과 반응하여 텅스텐산화물, 실리콘과 반응하여 실리콘산화물을 형성하게 된다.
반면에, 카운터전극 웨이퍼(Bare Wafer)(B)에서는 알칼리용액 내의 수소이온등이 전극 표면에서 공급되는 전자와 반응하여 수소가스가 형성된다. 적층되는 양극산화막(40)의 두께는, 거의 전류공급시간과 직선적으로 성장한다.
상기 알칼리용액(55)의 온도는, 35 ∼ 110℃의 온도범위에서 사용하고, 상기 전원(60)의 전류밀도는 1㎂/㎠ ∼ 1A/㎠범위인 것이 바람직하다.
상기 양극산화막(40)의 두께는 20 ∼ 100Å의 범위로 형성하는 것이 바람직하다.
상기 양극산화막(40)의 적층 두께는 전압측정기(Voltmeter)(70)를 사용하여 모니터링하면서 워킹전극 웨이퍼(A) 및 카운터전극 웨이퍼(B)에서 측정되는 전압을 조절하는 것이 바람직 하다.
상기 전압측정기(70)를 통하여 측정되는 전압과 양극산화막(40)의 적층 두께는 거의 직선적인 관계를 갖는다. 즉, 두 전극 사이의 전압을 측정하고, 모니터링하므로 두께를 조절할 수 있다.
한편, 공급하던 전류를 0.3 ∼ 60분 범위의 시간동안 차단하게 되면, 텅스텐층(30)과 장벽층(25)에 형성된 양극산화막은 불안정하여 다시 알칼리용액에 녹아서 제거되므로 도 5에 도시된 바와 같은 상태로 양극산화막(40)이 형성되어지게 된다.
상기한 바와 같이, 본 발명에 따른 반도체장치의 게이트전극 형성방법을 이용하게 되면, 반도체기판에 폴리실리콘층/장벽층/텅스텐층을 적층한 후 하드마스크로 식각하여 게이트전극을 형성한 후에 알카리용액이 저장된 용액저장조에 워킹전극 웨이퍼를 양극에 설치하고 카운터전극웨이퍼를 음극에 설치하여 전원을 공급하므로 워킹전극 웨이퍼에 산소이온을 공급하여 게이트전극을 열화시키는 것 없이 반도체기판의 LDD영역에 양극산화막을 형성하는 매우 유용하고 효과적인 발명이다.
또한, 매우 균일한 두께를 갖는 산화막 형성이 가능하므로 에치중에 발생한 게이트산화막의 특성저하를 개선할 수 있어서, 후속공정에서 임플란트공정을 실시한 후 매우 균일한 도핑프로파일(Dopping Profile)을 얻을 수 있는 장점을 지닌다.
Claims (12)
- 반도체기판 상에 게이트산화막, 도핑된 폴리실리콘층, 장벽층 및 텅스텐층을 적층하는 단계와;상기 텅스텐층, 장벽층 및 도핑된 폴리실리콘층을 패터닝하여 워드라인을 형성하는 단계와;상기 결과물에 전기화학적인 방법으로 LDD영역 및 도핑된 폴리실리콘층 측벽에 양극산화막을 형성하는 단계를 포함하여 이루어진 반도체장치의 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 도핑된 폴리실리콘층의 증착온도는, 400 ∼ 580℃ 이고, 증착 두께는 500 ∼ 1500Å인 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 장벽층은, 텅스텐나이트라이드층 혹은 티타늄나이트라이드층인 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 장벽층은, PVD증착법을 통하여 30 ∼ 120Å의 두께로 증착하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 텅스텐층은, 인-시튜공정으로 PVD증착법을 통하여 300 ∼ 1500Å의 두께로 증착하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 워드라인을 형성하기 전 혹은 후에 어닐링공정을 500 ∼ 800℃의 온도범위에서 10 ∼ 60분간 진행하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 양극산화막을 형성할 때, 워킹전극웨이퍼는 전원에 대하여 양극으로 연결하고, 카운터전극웨이퍼는 베어 웨이퍼를 음극으로 연결한 후, 알칼리용액에 담궈서 전원을 공급하여 산소 및 수소이온을 통하여 발생하여 형성하여 양극산화막을 형성하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 7 항에 있어서, 상기 알칼리용액의 온도는, 35 ∼ 110℃의 온도범위인 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 7 항에 있어서, 상기 전원의 전류밀도는 1㎂/㎠ ∼ 1A/㎠범위인 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항에 있어서, 상기 양극산화막의 두께는 20 ∼ 100Å의 범위로 형성하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항 또는 제 10 항에 있어서, 상기 양극산화막의 적층 두께는 전압측정기를 사용하여 모니터링하면서 조절하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
- 제 1 항 또는 제 7 항에 있어서, 상기 양극산화막을 형성한 후 0.3 ∼ 60분 동안 전류의 공급을 차단하여 장벽층과 폴리실리콘층에 형성된 불안정한 산화층을제거하는 것을 특징으로 하는 반도체장치의 게이트전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067136A KR100338821B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 게이트전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067136A KR100338821B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 게이트전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010059615A KR20010059615A (ko) | 2001-07-06 |
| KR100338821B1 true KR100338821B1 (ko) | 2002-05-31 |
Family
ID=19634254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067136A KR100338821B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체장치의 게이트전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338821B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881716B1 (ko) * | 2007-07-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590292A (ja) * | 1991-09-30 | 1993-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
| JPH06188258A (ja) * | 1992-12-17 | 1994-07-08 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH07235542A (ja) * | 1993-12-28 | 1995-09-05 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1999
- 1999-12-30 KR KR1019990067136A patent/KR100338821B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590292A (ja) * | 1991-09-30 | 1993-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
| JPH06188258A (ja) * | 1992-12-17 | 1994-07-08 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH07235542A (ja) * | 1993-12-28 | 1995-09-05 | Toshiba Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010059615A (ko) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100549949B1 (ko) | 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조 | |
| KR100427469B1 (ko) | 반도체 장치의 제조 방법 | |
| US6605521B2 (en) | Method of forming an oxide film on a gate side wall of a gate structure | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US6972232B2 (en) | Method of manufacturing a semiconductor device | |
| KR20050094474A (ko) | 반도체 소자 제조 방법 | |
| US7060610B2 (en) | Method for forming contact in semiconductor device | |
| US6759296B2 (en) | Method of manufacturing a flash memory cell | |
| KR100345364B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR100338821B1 (ko) | 반도체장치의 게이트전극 형성방법 | |
| US6777279B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| KR100743618B1 (ko) | 반도체 소자의 게이트 및 그 제조방법 | |
| KR100444492B1 (ko) | 반도체소자의 제조 방법 | |
| US6841461B2 (en) | Method for forming gate electrode of semiconductor device | |
| KR100315043B1 (ko) | 알루미늄산화막 재질의 게이트 절연막을 갖는 반도체소자의 제조방법 | |
| KR20060133700A (ko) | 반도체 소자의 제조방법 | |
| KR100252890B1 (ko) | 반도체 소자의 이중게이트 형성방법 | |
| KR19980065682A (ko) | 반도체장치의 형성과정에서의 게이트 산화막 형성방법 | |
| KR20030093713A (ko) | 듀얼 게이트산화막의 형성 방법 | |
| KR100465633B1 (ko) | 반도체소자의 랜딩 플러그 형성방법 | |
| US7393750B2 (en) | Method for manufacturing a semiconductor device | |
| KR100345370B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050067443A (ko) | 반도체 소자의 이중 게이트 산화막 제조방법 | |
| KR20010008591A (ko) | 반도체장치의 게이트전극 제조방법 | |
| KR20000003841A (ko) | 커패시터의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |