JPS61136267A - バイポ−ラ半導体装置 - Google Patents
バイポ−ラ半導体装置Info
- Publication number
- JPS61136267A JPS61136267A JP25870484A JP25870484A JPS61136267A JP S61136267 A JPS61136267 A JP S61136267A JP 25870484 A JP25870484 A JP 25870484A JP 25870484 A JP25870484 A JP 25870484A JP S61136267 A JPS61136267 A JP S61136267A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- silicon substrate
- polycrystalline silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、極めて浅いエミッタ接合を有するバイポーラ
半導体装置に関する。
半導体装置に関する。
における断面図を示す。
まず第４図（ａｌに示すように、あらかじめベース拡散
層１２が設けられた、単結晶のシリコン基板１１ｔ−酸
化して得られた、絶縁膜１３を選択的に開口して、この
開口部のシリコン基板１１面および絶縁ａｌａ上に、エ
ミッタを形成する不純物を含む多結晶シリコン膜１４を
形成する。
層１２が設けられた、単結晶のシリコン基板１１ｔ−酸
化して得られた、絶縁膜１３を選択的に開口して、この
開口部のシリコン基板１１面および絶縁ａｌａ上に、エ
ミッタを形成する不純物を含む多結晶シリコン膜１４を
形成する。
次に第４図（ｂｌに示すように、多結晶シリコン膜１４
を拡散源として、熱処理によって、前記開口部シリコン
基板１１面にエミッタ拡散層１５ｆ：形成することによ
り、図示した構造のバイポーラトランジスタを得ていた
。
を拡散源として、熱処理によって、前記開口部シリコン
基板１１面にエミッタ拡散層１５ｆ：形成することによ
り、図示した構造のバイポーラトランジスタを得ていた
。
かかる従来のバイポーラ半導体装置においては、第４図
＋ｆｉ＋に示すように、ａ、ａ’部とｂ部の多結晶シリ
コン［１４の膜厚の差（この差は絶縁膜１３の膜厚と同
一）により、拡散源の総量が異なるため％ ａ、 ａ
’下部のベース争エミンタの接合はｂ下部の接合より深
くなり、エミッタ・コレクタ間の耐圧の減少および、ｉ
エミッタ嘩コレクタ間リークが起きやすくなり、さらに
はパンチスルーが起シやすくなるとか、エミッタ・ベー
ス接合の容量が増えるなどの問題点があった。
＋ｆｉ＋に示すように、ａ、ａ’部とｂ部の多結晶シリ
コン［１４の膜厚の差（この差は絶縁膜１３の膜厚と同
一）により、拡散源の総量が異なるため％ ａ、 ａ
’下部のベース争エミンタの接合はｂ下部の接合より深
くなり、エミッタ・コレクタ間の耐圧の減少および、ｉ
エミッタ嘩コレクタ間リークが起きやすくなり、さらに
はパンチスルーが起シやすくなるとか、エミッタ・ベー
ス接合の容量が増えるなどの問題点があった。
従って、本発明の目的は、上記問題点全解決することに
より、ベース・エミッタ接合が前記エミッタ開口部のシ
リコン基板面に対して、平行な形状を有し、エミッタ・
コレクタ間の耐圧の低下。
より、ベース・エミッタ接合が前記エミッタ開口部のシ
リコン基板面に対して、平行な形状を有し、エミッタ・
コレクタ間の耐圧の低下。
エミッタ・コレクタ間のリーク電流及ヒハンチスルーの
発生を防止し、さらにはエミッタΦベース接合の容量を
減少させたところの、バイポーラ半導体ｔｊＷを提供す
ることにある。
発生を防止し、さらにはエミッタΦベース接合の容量を
減少させたところの、バイポーラ半導体ｔｊＷを提供す
ることにある。
本発明のバイポーラ半導体装置は、単結晶のシリコン基
板上に絶縁膜が設けられ、該絶縁膜に選択的にエミッタ
開口部が設けられ、かつ該エミッタ開口部の前記シリコ
ン基板に接するように前記絶縁膜の膜厚より薄い多結晶
シリコン膜が埋設された構造を有し、該埋設された多結
晶シリコン膜の膜厚の不均一性が該エミッタ開口部の前
記シリコン基板面に対して２０％以内であることからな
っている。
板上に絶縁膜が設けられ、該絶縁膜に選択的にエミッタ
開口部が設けられ、かつ該エミッタ開口部の前記シリコ
ン基板に接するように前記絶縁膜の膜厚より薄い多結晶
シリコン膜が埋設された構造を有し、該埋設された多結
晶シリコン膜の膜厚の不均一性が該エミッタ開口部の前
記シリコン基板面に対して２０％以内であることからな
っている。
本発明では、前記絶縁膜のエミッタ開口部に埋設された
不純物の拡散源となる多結晶シリコン膜の膜厚が、シリ
コン基板面に対して、はぼ均一であるため、エミッタ開
口部単位Ｉｌｉｉｌｉｇ当りの不純物総量が均一となり
、開口部におけるシリコン基板面に対して、平行なベー
ス・エミッタ接合が形成され、エミッタ・コレクタ間耐
圧の向上およびエミッタ・コレクタ間リーク電流の減少
などが図られる。
不純物の拡散源となる多結晶シリコン膜の膜厚が、シリ
コン基板面に対して、はぼ均一であるため、エミッタ開
口部単位Ｉｌｉｉｌｉｇ当りの不純物総量が均一となり
、開口部におけるシリコン基板面に対して、平行なベー
ス・エミッタ接合が形成され、エミッタ・コレクタ間耐
圧の向上およびエミッタ・コレクタ間リーク電流の減少
などが図られる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す断面図である。
本実施例は、単結晶のシリコン基板２１上に絶縁膜２３
が設けられ、この絶縁膜２３に選択的にエミッタ開口部
２６が設けられ、かつこのエミッタ開口部２６のシリコ
ン基板２１に接するように絶縁膜２３の膜厚より薄い多
結晶シリコン膜２４が埋設された構造を有し、この埋設
された多結晶シリコン＠２４の膜厚の不均一性が、この
エミッタ開口部２６のシリコン基板２１面に対して２０
チ以内であることからなっている。
が設けられ、この絶縁膜２３に選択的にエミッタ開口部
２６が設けられ、かつこのエミッタ開口部２６のシリコ
ン基板２１に接するように絶縁膜２３の膜厚より薄い多
結晶シリコン膜２４が埋設された構造を有し、この埋設
された多結晶シリコン＠２４の膜厚の不均一性が、この
エミッタ開口部２６のシリコン基板２１面に対して２０
チ以内であることからなっている。
第２図１ａｌ〜（ＣＩは、本実施例の製造方法の一例を
説明するための主要製造工程における断面図である。
説明するための主要製造工程における断面図である。
まず第２図ｉａ）に示すように、あらかじめベース拡散
層２２が設けられた単結晶のシリコン基板２１を熱酸化
して形成された、厚さ２０００ Ａの絶縁ｗ７Ｘ２３ｔ
−写真蝕刻技術を用いて、選択的にエミッタ開口部２６
を設け、多結晶シリコン膜２４を１０００人の厚さに成
長させる。
層２２が設けられた単結晶のシリコン基板２１を熱酸化
して形成された、厚さ２０００ Ａの絶縁ｗ７Ｘ２３ｔ
−写真蝕刻技術を用いて、選択的にエミッタ開口部２６
を設け、多結晶シリコン膜２４を１０００人の厚さに成
長させる。
次に第２図１ｂ）に示すように１液化酸化膜をスピンコ
ードした後、多結晶シリコン膜２４と前記液化酸化膜の
エツチングレートが等しくなるようにガス条件を設定し
、ドライエツチングを行ない、エミッタ開口部２６のみ
、多結晶シリコン膜２４が埋設された構造を得る。
ードした後、多結晶シリコン膜２４と前記液化酸化膜の
エツチングレートが等しくなるようにガス条件を設定し
、ドライエツチングを行ない、エミッタ開口部２６のみ
、多結晶シリコン膜２４が埋設された構造を得る。
次に、第２図＋Ｃ１に示すように、写真技術を利用して
、不要の所はレジスト膜２７で機いエミッタとなる所だ
け、選択的に例えば砒素々どのエミッタ不純物をイオン
注入する。注入の際、エネルギーは、多結晶シリコン膜
２４中に不純物イオン濃度のピークがくるように設定す
る。
、不要の所はレジスト膜２７で機いエミッタとなる所だ
け、選択的に例えば砒素々どのエミッタ不純物をイオン
注入する。注入の際、エネルギーは、多結晶シリコン膜
２４中に不純物イオン濃度のピークがくるように設定す
る。
欠に９００８〜１０００℃程度の熱処理を行なうと、第
１図に示すような、エミッタ開口部２６のシリコン基板
面に対して平行な、エミッタ・ベース接合を有するエミ
ッタ拡散層２５が形成され本実施例が得られる。
１図に示すような、エミッタ開口部２６のシリコン基板
面に対して平行な、エミッタ・ベース接合を有するエミ
ッタ拡散層２５が形成され本実施例が得られる。
第３図は本実施例の構造において、エミッタ開口部に埋
設した多結晶シリコン膜の膜厚の不均一性とトランジス
タのエミッタ・コレクタ間耐圧特性との関係を示す特性
図である。
設した多結晶シリコン膜の膜厚の不均一性とトランジス
タのエミッタ・コレクタ間耐圧特性との関係を示す特性
図である。
この特性図は、上記実施例の構造を有するトランジスタ
について、始めに上記第２図（ｂ）の説明で述べた多結
晶シリコン膜のドライエツチングのガス条件を調整して
、そのガス条件とエミッタ開口部に埋設される多結晶シ
リコン膜の不均一性を求めておき、次に１枚のウェハー
上に上記実施例の構ｑｔ−有するトランジスタが１万個
設けられたトランジスタアレイについて、上記ドライエ
ツチング条件で処理し、その場合におけるエミッタ・コ
レクタ間耐圧不良に基づくエミッタ・コレクタ間第３図
によると、多結晶シリコン膜の不均一性が２０％以内で
あれば、十分なアレイ歩留りが得られることがわかる。
について、始めに上記第２図（ｂ）の説明で述べた多結
晶シリコン膜のドライエツチングのガス条件を調整して
、そのガス条件とエミッタ開口部に埋設される多結晶シ
リコン膜の不均一性を求めておき、次に１枚のウェハー
上に上記実施例の構ｑｔ−有するトランジスタが１万個
設けられたトランジスタアレイについて、上記ドライエ
ツチング条件で処理し、その場合におけるエミッタ・コ
レクタ間耐圧不良に基づくエミッタ・コレクタ間第３図
によると、多結晶シリコン膜の不均一性が２０％以内で
あれば、十分なアレイ歩留りが得られることがわかる。
以上、詳細説明したとおり、本発明のバイポーラ半導体
装置は、上記の手段にょシ、エミッタ・ベース接合面が
シリコン基板面とほぼ平行に形成されるので、エミッタ
・コレクタ間耐圧の向上とエミッタ・コレクタ間のリー
ク電流を防止を図ることができる。さらにパンチスルー
も起きにくくな＃）％かつエミッタ・ベース接合の容量
も減少し、結果として装置の特性と歩留りの向上に舒与
する。
装置は、上記の手段にょシ、エミッタ・ベース接合面が
シリコン基板面とほぼ平行に形成されるので、エミッタ
・コレクタ間耐圧の向上とエミッタ・コレクタ間のリー
ク電流を防止を図ることができる。さらにパンチスルー
も起きにくくな＃）％かつエミッタ・ベース接合の容量
も減少し、結果として装置の特性と歩留りの向上に舒与
する。
第１図は本発明の一実施例を示す断面図、第２図１ａｌ
〜（Ｃ１はその製造方法を説明するだめの主要製造工程
における断面図、第３図はその多結晶シリコン膜の膜厚
の不均一性とエミッタ・コレクタ間耐圧特性との関係を
示す特性図、第４図ｉａ１． ｆｂｌは従来のバイポー
ラ半導体装置の一例の主要製造工程における断面図であ
る。 ２１・・・・・・シリコン基板、２２・・・・・・ベー
ス拡散層、２３・・・・・・絶縁膜、２４・・・・・・
多結晶シリコン膜、２５・・・・・・エミッタ拡散層、
２６・・・・・・エミッタ開口部、２７・・・・・・レ
ジスト膜。
〜（Ｃ１はその製造方法を説明するだめの主要製造工程
における断面図、第３図はその多結晶シリコン膜の膜厚
の不均一性とエミッタ・コレクタ間耐圧特性との関係を
示す特性図、第４図ｉａ１． ｆｂｌは従来のバイポー
ラ半導体装置の一例の主要製造工程における断面図であ
る。 ２１・・・・・・シリコン基板、２２・・・・・・ベー
ス拡散層、２３・・・・・・絶縁膜、２４・・・・・・
多結晶シリコン膜、２５・・・・・・エミッタ拡散層、
２６・・・・・・エミッタ開口部、２７・・・・・・レ
ジスト膜。
Claims (1)
- 単結晶のシリコン基板上に絶縁膜が設けられ、該絶縁
膜に選択的にエミッタ開口部が設けられ、かつ該エミッ
タ開口部の前記シリコン基板に接するように前記絶縁膜
の膜厚より薄い多結晶シリコン膜が埋設された構造を有
し、該埋設された多結晶シリコン膜の膜厚の不均一性が
該エミッタ開口部の前記シリコン基板面に対して２０％
以内であることを特徴とするバイポーラ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25870484A JPS61136267A (ja) | 1984-12-07 | 1984-12-07 | バイポ−ラ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25870484A JPS61136267A (ja) | 1984-12-07 | 1984-12-07 | バイポ−ラ半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61136267A true JPS61136267A (ja) | 1986-06-24 |
Family
ID=17323939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25870484A Pending JPS61136267A (ja) | 1984-12-07 | 1984-12-07 | バイポ−ラ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61136267A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106664A (ja) * | 1985-11-05 | 1987-05-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0346543A1 (en) * | 1988-06-15 | 1989-12-20 | BRITISH TELECOMMUNICATIONS public limited company | Bipolar transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565459A (en) * | 1978-11-10 | 1980-05-16 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5680162A (en) * | 1979-12-03 | 1981-07-01 | Ibm | Method of manufacturing pnp transistor |
| JPS57180162A (en) * | 1981-04-30 | 1982-11-06 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
-
1984
- 1984-12-07 JP JP25870484A patent/JPS61136267A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565459A (en) * | 1978-11-10 | 1980-05-16 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5680162A (en) * | 1979-12-03 | 1981-07-01 | Ibm | Method of manufacturing pnp transistor |
| JPS57180162A (en) * | 1981-04-30 | 1982-11-06 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106664A (ja) * | 1985-11-05 | 1987-05-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0346543A1 (en) * | 1988-06-15 | 1989-12-20 | BRITISH TELECOMMUNICATIONS public limited company | Bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4431460A (en) | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer | |
| EP0137906A1 (en) | Method for fabricating vertical NPN and lateral PNP transistors in the same semiconductor body | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JP2001326353A (ja) | 半導体装置 | |
| JPH055372B2 (ja) | ||
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63292674A (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JP3053831B2 (ja) | 半導体装置およびその製造方法 | |
| KR0149434B1 (ko) | 쌍극자 트랜지스터 및 그 제조방법 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH01144679A (ja) | 半導体装置の製造方法 | |
| JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JPH0234935A (ja) | バイポーラトランジスタ | |
| JPH0817181B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04321232A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0661238A (ja) | 半導体装置 |