JPS59152665A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS59152665A JPS59152665A JP2716983A JP2716983A JPS59152665A JP S59152665 A JPS59152665 A JP S59152665A JP 2716983 A JP2716983 A JP 2716983A JP 2716983 A JP2716983 A JP 2716983A JP S59152665 A JPS59152665 A JP S59152665A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- forming
- junction
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 10
- 239000011574 phosphorus Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 239000012298 atmosphere Substances 0.000 abstract description 5
- 239000011261 inert gas Substances 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- -1 arsenic ions Chemical class 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置とその製造方法に関し、特にバイポ
ーラ・トランジスタを含む半導体装置とその製造方法に
関する。
ーラ・トランジスタを含む半導体装置とその製造方法に
関する。
現在、半導体集積回路装置（以下■０と言う）は高速度
化高密度化が要求されており、このため接合容量の低減
および素子面積の縮小を行う必要□があり、この手段と
して接合深さを浅くする方法がとられている。一方、接
合深さが浅くなると、電流□増幅率（以下ｈｉ’ａと記
す）の制御が難しくな夛、異常なコレクターエミッタ間
のリーク電流が発生し易くなる。
化高密度化が要求されており、このため接合容量の低減
および素子面積の縮小を行う必要□があり、この手段と
して接合深さを浅くする方法がとられている。一方、接
合深さが浅くなると、電流□増幅率（以下ｈｉ’ａと記
す）の制御が難しくな夛、異常なコレクターエミッタ間
のリーク電流が発生し易くなる。
第１図は従来のバイポーラ・トランジスタの一例の断面
図、第２図は第１図に示すトランジスタの不純物の濃度
分布の一例を示す分布曲線図であるＯ Ｎ型シリコン基板１にホウ素を低エネルギーでイオン注
入して浅いＰ型ベース領域２を形成し、次に、シリコン
酸化膜３に窓をあけておいてリンを高温で熱拡散させて
Ｎ型エミッタ領域４を形成する。引続いて、所望のｈＦ
Ｅを得るために不活性ガス雰囲気中で熱処理してエミ、
り領域４の深さを調節する。その結果、不純物の濃度分
布は第２図に示すような分布をなる。
図、第２図は第１図に示すトランジスタの不純物の濃度
分布の一例を示す分布曲線図であるＯ Ｎ型シリコン基板１にホウ素を低エネルギーでイオン注
入して浅いＰ型ベース領域２を形成し、次に、シリコン
酸化膜３に窓をあけておいてリンを高温で熱拡散させて
Ｎ型エミッタ領域４を形成する。引続いて、所望のｈＦ
Ｅを得るために不活性ガス雰囲気中で熱処理してエミ、
り領域４の深さを調節する。その結果、不純物の濃度分
布は第２図に示すような分布をなる。
第２図に示すように、エミッタ抵抗４の不純物は少数キ
ャリアの注入効率を高め、エミッタ抵抗を小さくするた
めに、リンを高温で熱拡散して、高濃度（１０２１原子
／、ｄ）にドープしている。この場合、シリコン格子の
歪が太きく、エミ１．夕・ベース接合表面の再結合電流
も太きくなり実効的ベース幅を通常よりも狭くしなけれ
ばならなくなる。このことにより接合部にパイプが発生
して異常なコレクタ・エミッタ間のリーク電流が発生し
易くなる。また、リンは拡散係数が大きいので接合深さ
の微小調節が困難であｐ１安定して所望のｈＦＦｌが得
られないという欠点がおった。
ャリアの注入効率を高め、エミッタ抵抗を小さくするた
めに、リンを高温で熱拡散して、高濃度（１０２１原子
／、ｄ）にドープしている。この場合、シリコン格子の
歪が太きく、エミ１．夕・ベース接合表面の再結合電流
も太きくなり実効的ベース幅を通常よりも狭くしなけれ
ばならなくなる。このことにより接合部にパイプが発生
して異常なコレクタ・エミッタ間のリーク電流が発生し
易くなる。また、リンは拡散係数が大きいので接合深さ
の微小調節が困難であｐ１安定して所望のｈＦＦｌが得
られないという欠点がおった。
本発明は上記欠点を除去し、コレクタ・エミッタ間の異
常リーク電流の発生がなく、安定して所望の電流増幅率
が得られるトランジスタを含む半導体装置とその製造方
法を提供するものである。
常リーク電流の発生がなく、安定して所望の電流増幅率
が得られるトランジスタを含む半導体装置とその製造方
法を提供するものである。
本発明の半導体装置は、バイポーラ・トランジスタを含
む半導体装置において、前記トランジスタのエミッタ領
域が低不純物濃度のエミッタ第１領域と高不純物濃度の
エミ、り第２領域とから成シ、該エミッタ第１領域は前
記エミッタ領域の周辺領域に存在してベース領域とＰＮ
接合を形成していることを特徴とする。
む半導体装置において、前記トランジスタのエミッタ領
域が低不純物濃度のエミッタ第１領域と高不純物濃度の
エミ、り第２領域とから成シ、該エミッタ第１領域は前
記エミッタ領域の周辺領域に存在してベース領域とＰＮ
接合を形成していることを特徴とする。
本−発明の半導体装置の製造方法の第１は、半導体基板
にＰ型ベース領域を形成する工程と、ヒ素を低濃度に導
入して前記ベース領域とＰＮ接合を形成するエミ、り第
１領域を形成する工程と、前記ＰＮ接合の近傍に前記エ
ミッタ第１領域が残るようにリンを浅くかつ高濃度に導
入してエミｆｌり第２領域を形成する工程とを含んで構
成される。
にＰ型ベース領域を形成する工程と、ヒ素を低濃度に導
入して前記ベース領域とＰＮ接合を形成するエミ、り第
１領域を形成する工程と、前記ＰＮ接合の近傍に前記エ
ミッタ第１領域が残るようにリンを浅くかつ高濃度に導
入してエミｆｌり第２領域を形成する工程とを含んで構
成される。
本発明の半導体装置の製造′方法の第２は、半導体基板
にＰ″型ペース領域を形成する工程と、ヒ素を低濃度に
導入１７て前記ベース領域とＰＮ接合を作るエミ、り第
１領域を形成する工程と、°前記エミ、り第１領域の上
に多結晶シリコン膜を形成する工程と、前記ＰＮ接合の
近傍に前記エミッタ第１領域が残るように前記多結晶シ
リコン膜を介してリンを浅くかつ高濃度に導入してエミ
、り第′２領域を形成する工程とを含んで構成される。
にＰ″型ペース領域を形成する工程と、ヒ素を低濃度に
導入１７て前記ベース領域とＰＮ接合を作るエミ、り第
１領域を形成する工程と、°前記エミ、り第１領域の上
に多結晶シリコン膜を形成する工程と、前記ＰＮ接合の
近傍に前記エミッタ第１領域が残るように前記多結晶シ
リコン膜を介してリンを浅くかつ高濃度に導入してエミ
、り第′２領域を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第３図は本発明の半導体装置め一実施例の断面図、第４
図は第３図に示す一実施例の不純物濃度分布を示す分布
曲線図である。
図は第３図に示す一実施例の不純物濃度分布を示す分布
曲線図である。
Ｎ型シリコン基板１１をコＹクタとし、これにＰをベー
ス領域１２を設ける。Ｐ型ベース領域内に形成されるＮ
型エミ、り領域１４は低不純物濃度のエミ、り第１領域
１４ａと高不純物濃度のエミ、り第２領域１４ｂとから
成り、エミッタ第１領域１４はエミ、り領域の周辺領域
に存在してベース領域１２とＰＮ接合１５を形成する。
ス領域１２を設ける。Ｐ型ベース領域内に形成されるＮ
型エミ、り領域１４は低不純物濃度のエミ、り第１領域
１４ａと高不純物濃度のエミ、り第２領域１４ｂとから
成り、エミッタ第１領域１４はエミ、り領域の周辺領域
に存在してベース領域１２とＰＮ接合１５を形成する。
不純物濃度分布は第４図に示すような形にする。
茨に、第３図を用いて本発明の半導体装置の製・遣方法
の第１の方・法を説明する。
の第１の方・法を説明する。
Ｎ型シリコン基板１１にホウ素を導入してＰ型ベース領
域１２を形成する。表面にシリコン酸化膜１３を設け、
エミッタ形成用窓をあける。ヒ素を低エネルギーでイオ
ン注入して低濃度のエミッタ第１領域１４ａを形成する
。所望のｈＦＢを得るために不活性ガス雰囲気中で熱処
理を行い、第１領域１４ａの深さを調節する。
域１２を形成する。表面にシリコン酸化膜１３を設け、
エミッタ形成用窓をあける。ヒ素を低エネルギーでイオ
ン注入して低濃度のエミッタ第１領域１４ａを形成する
。所望のｈＦＢを得るために不活性ガス雰囲気中で熱処
理を行い、第１領域１４ａの深さを調節する。
次に、リンを熱拡散し、不活性ガス雰囲気中で熱処理を
行いエミッタ第２ 鍬１４ ｂの深さは、ＰＮ接合１５
の近傍に第１領域１４ａが存在するように熱処理時に調
節をする。
行いエミッタ第２ 鍬１４ ｂの深さは、ＰＮ接合１５
の近傍に第１領域１４ａが存在するように熱処理時に調
節をする。
第４図に示すように、エミ、り第１領域１４ａは１０１
９原子／−の低濃度に形成されているから、シリコン格
子の歪は小さく、エミ、り番ベース接合１５の表面の再
結合電流は微小であＬｈｒＢはほぼベース幅により決定
されるので、第１図で説明したように、ベース幅を特に
狭くする必要がない。従って、コレクタΦエミ、り間に
通ずるパイプも形成されにくく、異常なリーク電流が発
生することが極めて少なくなる。また、ヒ素の拡散係数
はリンに比較して小さいから、エミッタ接合深さの微小
調節が容易であり、従ってベース幅の調節が容易となり
、所望のｈＦＥを安定して得ることができる。従って、
製造歩留も高めることができる。
９原子／−の低濃度に形成されているから、シリコン格
子の歪は小さく、エミ、り番ベース接合１５の表面の再
結合電流は微小であＬｈｒＢはほぼベース幅により決定
されるので、第１図で説明したように、ベース幅を特に
狭くする必要がない。従って、コレクタΦエミ、り間に
通ずるパイプも形成されにくく、異常なリーク電流が発
生することが極めて少なくなる。また、ヒ素の拡散係数
はリンに比較して小さいから、エミッタ接合深さの微小
調節が容易であり、従ってベース幅の調節が容易となり
、所望のｈＦＥを安定して得ることができる。従って、
製造歩留も高めることができる。
次に本発明の半導体装置の製造方法の第２の方法につい
て説明する。
て説明する。
第５図（ａ）〜（ｅ）は本発明の半導体装置の製造方法
の第２の方法の実施例を説明するための工程順に示した
断面図である。
の第２の方法の実施例を説明するための工程順に示した
断面図である。
まず、第５図（ａ）に示すように、Ｎ型シリコン基板１
１にＰ型ベース領域１２を形成し、表面をシリコン酸化
膜１３で覆い、エミッタ形成用窓あけする。イオン注入
法でヒ素を低濃度に導入してエミ、り第１領域１４ａを
形成する。
１にＰ型ベース領域１２を形成し、表面をシリコン酸化
膜１３で覆い、エミッタ形成用窓あけする。イオン注入
法でヒ素を低濃度に導入してエミ、り第１領域１４ａを
形成する。
次に、第５図（ｂ）に示すように、エミッタ第１領域１
４ａの上を多結晶シリコン膜１６で覆う。
４ａの上を多結晶シリコン膜１６で覆う。
次に、第５図（Ｃ）に示すように、多結晶シリコン膜１
６を介してリンを熱拡散して高濃度のエミッタ第２領域
を形成する。このとき、ＰＮ接合１５の近傍にエミッタ
第１領域１４ａが存在するように調節することは第３図
で説明したのと同様である０ 多結晶シリコン膜を介した不純物拡散層の深さが一様で
なく％ｈＦＥの制御が難しく、コレクタ・エミッタ間の
異常リーク電流の原因になり、従来は使用することに難
点があるとされて来たが、本発明の構造にすることによ
りこの難点は解決される０ 上記実施例では、ヒ素の導入はシリコン酸化膜の窓あ、
け後に行ったが、窓おけ前に薄い酸化膜を介してイオン
注入してヒ素を導入することもできる。
６を介してリンを熱拡散して高濃度のエミッタ第２領域
を形成する。このとき、ＰＮ接合１５の近傍にエミッタ
第１領域１４ａが存在するように調節することは第３図
で説明したのと同様である０ 多結晶シリコン膜を介した不純物拡散層の深さが一様で
なく％ｈＦＥの制御が難しく、コレクタ・エミッタ間の
異常リーク電流の原因になり、従来は使用することに難
点があるとされて来たが、本発明の構造にすることによ
りこの難点は解決される０ 上記実施例では、ヒ素の導入はシリコン酸化膜の窓あ、
け後に行ったが、窓おけ前に薄い酸化膜を介してイオン
注入してヒ素を導入することもできる。
以上詳細に説明したように１本発明によれば、コレクタ
・エミッタ間の異常リーク電流の発生がなく、１安定し
た所望のｌｌｐｇ′（ｆ−有するバイポーラ・トランジ
スタを含む半導体装置が得られるのでその効果は太きい
。
・エミッタ間の異常リーク電流の発生がなく、１安定し
た所望のｌｌｐｇ′（ｆ−有するバイポーラ・トランジ
スタを含む半導体装置が得られるのでその効果は太きい
。
第１図は従来のバイポーラ・トランジスタの一例の断面
図、第２図は第１図に示すトランジスタの不純物濃度分
布の一例を示す分布曲線図、第３図は本発明の半導体装
置の一実施例の断面図、第４図は第３図に示す一実施例
の不純物濃度分布を示す分布曲線因、第５図（ａ）〜（
Ｃ）は本発明の半導体装置の製造方法の第２の方法の実
施例を説明するための工程順に示した断面図である。 １．１１・・・・・・Ｎ型シリコン基板、２．１２・・
・・・・Ｐ型ベース領域、３．１３・旧・・シリコン酸
化膜、４．１４・・・・・・Ｎ２！ｉ！！エミ、り領域
、１４ａ・・・・・・エミッタ第１領域、１４ｂ・・・
・・・エミ、り第２領域、５１５・・・・・・Ｐ Ｎ接
合、１６・・・・・・多結晶シリコン膜。 代理人 弁理士 内 原 晋 （ｂ）８ 不趣４４１Ｊ膚を屓し々炉３ノー ／θ ／６ １０ ／／７ ８４図 ５図
図、第２図は第１図に示すトランジスタの不純物濃度分
布の一例を示す分布曲線図、第３図は本発明の半導体装
置の一実施例の断面図、第４図は第３図に示す一実施例
の不純物濃度分布を示す分布曲線因、第５図（ａ）〜（
Ｃ）は本発明の半導体装置の製造方法の第２の方法の実
施例を説明するための工程順に示した断面図である。 １．１１・・・・・・Ｎ型シリコン基板、２．１２・・
・・・・Ｐ型ベース領域、３．１３・旧・・シリコン酸
化膜、４．１４・・・・・・Ｎ２！ｉ！！エミ、り領域
、１４ａ・・・・・・エミッタ第１領域、１４ｂ・・・
・・・エミ、り第２領域、５１５・・・・・・Ｐ Ｎ接
合、１６・・・・・・多結晶シリコン膜。 代理人 弁理士 内 原 晋 （ｂ）８ 不趣４４１Ｊ膚を屓し々炉３ノー ／θ ／６ １０ ／／７ ８４図 ５図
Claims (1)
- 【特許請求の範囲】 ＜１） バイポーラ・ト・ランジスタを含む半導体装
置において、前記トランジスタのエミッタ領域が低不純
物濃度のエミッタ第１領域と高不純物濃度のエミッタ第
２領域とから成り、該エミッタ第１領域は前記エミ、り
領域の周辺領域に存在してベース領域とＰＮ接合を形成
していることを特徴とする半導体装置。 （２） 半導体基板にＰ型べ〜ス領域を形成する工程
と、ヒ素を低濃度に導入して前記ベース領域とＰＮ接合
を形成するエミッタ第１領域を形成する工程と、前記Ｐ
Ｎ接合の近傍に前記エミッタ第１領域が残るようにリン
を浅くかつ高濃度に導入してエミッタ第２領域を形成す
る工程とを含むＯとを特徴とする半導体装置の製造方法
。 （３）半導体基板にＰ型ベース領域を形成する工程と、
ヒ素を低濃度に導入して前記ベース領域とＰＮ接合を作
るエミ、り第１領域を形成する工程と、前記エミッタ第
１領績の上に多結晶シリコン膜を形成する工程と、前記
ＰＮ接合の近傍に前記エミッタ第１領域が残るように前
記多結晶シリコン膜を介してリンを浅くかつ高濃度に導
入してエミッタ第２領域を形成する工程とを含むことを
特徴とする＃−導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2716983A JPS59152665A (ja) | 1983-02-21 | 1983-02-21 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2716983A JPS59152665A (ja) | 1983-02-21 | 1983-02-21 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59152665A true JPS59152665A (ja) | 1984-08-31 |
Family
ID=12213552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2716983A Pending JPS59152665A (ja) | 1983-02-21 | 1983-02-21 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152665A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294855A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | 半導体装置の製造方法 |
| KR960036118A (ko) * | 1995-03-27 | 1996-10-28 | 알베르트 발도르프. 롤프 옴케 | 바이폴라 실리콘 트랜지스터 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164874A (ja) * | 1974-12-03 | 1976-06-04 | Nippon Electric Co | Handotaisochi |
| JPS51140489A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Method of fabricating semiconductor device |
| JPS52127179A (en) * | 1976-04-19 | 1977-10-25 | Nec Corp | Manufacturing method of semiconductor device |
| JPS5396666A (en) * | 1977-02-04 | 1978-08-24 | Hitachi Ltd | Manufacture of semiconductor device with pn junction |
| JPS53130981A (en) * | 1977-04-20 | 1978-11-15 | Nec Corp | Manufacture for semiconductor device |
| JPS5583260A (en) * | 1978-12-20 | 1980-06-23 | Toshiba Corp | Semiconductor device and method of fabricating the same |
| JPS56134762A (en) * | 1980-03-25 | 1981-10-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing of bipolar semiconductor device |
| JPS574157A (en) * | 1980-06-09 | 1982-01-09 | Sony Corp | Semiconductor device |
| JPS5776870A (en) * | 1980-10-30 | 1982-05-14 | Toshiba Corp | Semiconductor integrated circuit |
-
1983
- 1983-02-21 JP JP2716983A patent/JPS59152665A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164874A (ja) * | 1974-12-03 | 1976-06-04 | Nippon Electric Co | Handotaisochi |
| JPS51140489A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Method of fabricating semiconductor device |
| JPS52127179A (en) * | 1976-04-19 | 1977-10-25 | Nec Corp | Manufacturing method of semiconductor device |
| JPS5396666A (en) * | 1977-02-04 | 1978-08-24 | Hitachi Ltd | Manufacture of semiconductor device with pn junction |
| JPS53130981A (en) * | 1977-04-20 | 1978-11-15 | Nec Corp | Manufacture for semiconductor device |
| JPS5583260A (en) * | 1978-12-20 | 1980-06-23 | Toshiba Corp | Semiconductor device and method of fabricating the same |
| JPS56134762A (en) * | 1980-03-25 | 1981-10-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing of bipolar semiconductor device |
| JPS574157A (en) * | 1980-06-09 | 1982-01-09 | Sony Corp | Semiconductor device |
| JPS5776870A (en) * | 1980-10-30 | 1982-05-14 | Toshiba Corp | Semiconductor integrated circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294855A (ja) * | 1985-06-21 | 1986-12-25 | Nec Corp | 半導体装置の製造方法 |
| JPH0466102B2 (ja) * | 1985-06-21 | 1992-10-22 | Nippon Electric Co | |
| KR960036118A (ko) * | 1995-03-27 | 1996-10-28 | 알베르트 발도르프. 롤프 옴케 | 바이폴라 실리콘 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4357622A (en) | Complementary transistor structure | |
| US4523370A (en) | Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US4485552A (en) | Complementary transistor structure and method for manufacture | |
| JPS62113471A (ja) | バイポ−ラトランジスタに浅く、大量にド−プされた外因性ベ−ス領域を形成する方法 | |
| JPS59152665A (ja) | 半導体装置とその製造方法 | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPH08274111A (ja) | バイポーラシリコントランジスタとその製造方法 | |
| JPS6330787B2 (ja) | ||
| JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
| JPS60213019A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH06252158A (ja) | 半導体装置 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPS6294924A (ja) | 半導体装置の製造方法 | |
| JPH0834214B2 (ja) | 半導体装置の製造方法 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH04176129A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60102731A (ja) | 半導体装置の製造方法 | |
| JPH09181088A (ja) | バイポーラトランジスタの製造方法 | |
| JPH04213834A (ja) | バイポーラ集積回路の製造方法 | |
| JPH01144679A (ja) | 半導体装置の製造方法 | |
| JPH04328833A (ja) | 半導体集積回路装置の製造方法 |