JPS62272567A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明　′ ［産業上の利用分野コ この発明は、半導体技術さらには半導体集積回路装置に
適用して特に有効な技術に関するもので、例えば半導体
集積回路装置におけるバイポーラトランジスタの形成に
利用して有効な技術に関する。

［従来の技術］ バイポーラ集積回路においては、Ｎ”型埋込層の上にエ
ピタキシャル層を成長させ、このエピタキシャル層にベ
ース領域を、またベース領域の表面にエミッタ領域を形
成した縦型トランジスタが主流である。近年、この種の
縦型トランジスタの高性能化のため開発されている技術
にあっては、ベース領域及びエミッタ領域がますます浅
拡散化される傾向にある。

例えば、ベース領域を浅くシ、かつエミッタ領域を不純
物をドープした多結晶シリコン層からの拡散によって形
成する技術が、日経マグロウヒル社発行、「日経エレク
トロニクス４１９７３年３月２６日号、第８４〜１０５
頁に示されている。

［発明が解決しようとする問題点］ バイポーラトランジスタにおいては、ベース・エミッタ
間が逆バイアスされてブレークダウンを起こすと、ｈｒ
ｔ　（遮断周波数）が劣化してしまう。特に、エミッタ
領域の浅拡散化が進むと、ベース２とエミッタ３の構造
を示す第４図におけるｘ−ｘ’線及びＹ−Ｙ″線に沿っ
た濃度勾配を示す第５図（Ａ）、（Ｂ）からも分かるよ
うに、エミッタ領域３の底部よりも表面側の方がエミッ
タ及びベースの不純物濃度がそれぞれ高いためＰＮ接合
の空乏層の幅が狭くなり、空乏層内の電界強度が高くな
る。そのため、エミッタ・ベース間ブレークダウン時に
、エミッタ界面近くで強電界集中が起こり、これによっ
てホットエレクトロンが発生し、トランジスタのｈｒＥ
が劣化するという問題点があることが本発明者によって
明らかにされた。

しかも、エミッタ及びベース領域の浅拡散化に伴ってベ
ース幅も狭くなる傾向にあるが、ベース幅が狭くなると
ベース・コレクタ（Ｎ＋型埋込層）接合部の空乏層がエ
ミッタ領域まで達し、いわゆるパンチスルーと呼ばれる
リーク電流が流れてしまう。そのため、ベース幅が狭く
なるとベース不純物濃度を高くして空乏層の拡がりを抑
える必要が生じる。しかるに、べｉス濃度を高くすると
、エミッタ・ベース接合部の空乏層が狭くなり、ますま
す上述した強電界集中が起き易くなって、トランジスタ
のｈＦＥが劣化するおそれが大きくなる。

この発明の目的は、半導体領域が浅拡散化されてもエミ
ッタ領域の界面近くでの強電界集中を生じに＜＜シて、
トランジスタのｈＦＥ等の劣化を防止し、耐久性及び信
頼性を向上させることができるような半導体技術を提供
することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明らかに
なるであろう。

）問題点を解決するための手段］ ！ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ベース領域上に形成された比較的不純物濃度
の高いエミッタ領域の周囲の少なくとも界面近くに、こ
れよりも不純物濃度の低い同一導電型の緩衝用半導体領
域を設けるものである。

［作用］ 上記した手段によれば、エミッタ周囲の緩衝用半導体領
域によって、ベース・エミッタ接合部の空乏層の拡がり
が大きくなって、エミッタ領域の界面近くでの強電界集
中を生じに＜＜シて、トランジスタのｈｒＥ等の劣化を
防止し、耐久性及び信頼性を向上させるという上記目的
を達成することができる。

［実施例］ 第１図には、本発明に係るバイポーラトランジスタのベ
ース・エミッタ部の構造の一実施例が示されている。

この実施例では、コレクタ領域としての埋込層（図示省
略）の上に成長されたＮ−型エピタキシャル層のような
半導体基体１の主面上に、真性ベース領域２ａと外部ベ
ース領域２ｂとからなるグラフトベース構造のＰ型ベー
ス領域が形成されている。そして、このベース領域の真
性ベース領域２ａ上に、Ｎ１型エミッタ領域３が形成さ
れ、さらに、このＮ＋型エミッタ領域３の周囲にはこれ
ト同−導電型で、それよりも不純物濃度が低くかつ浅い
Ｎ−型半導体領域４が形成された構造にされている。こ
のような二重エミッタ構造は高濃度エミッタ領域３の形
成前に、第１図に破、５ｆＩＡで示すごとく、これより
ひと回り大きなＮ−型半導体領域を形成してから、その
内側にＮ型不純物を高濃度に導入することにより容易に
形成することができる。

上記のごとくエミッタ領域３の周囲に低濃度半導体領域
４が形成されたトランジスタにおいては。

エミッタ領域周縁部のプロファイルが、第１図における
ｚ−ｚ’線に沿った濃度勾配を示す第２図（Ａ）のよう
になる。

つまり、Ｐ型ベース領域２ａに接触するＮ型工ミッタ領
域３の界面近くの不純物濃度が低くされる。そのため、
界面近くでのベース・エミッタ接合部の空乏層の拡がり
が大きくなって、逆バイアス状態での空乏層内の電界強
度が低くされる。これによって、ブレークダウン時の界
面近くでのホットエレクトロンの発生が抑制され、トラ
ンジスタのｈｒＥの劣化が防止される。

なお、上記実施例において第２図の（Ｂ）に示すように
、緩衝領域として作用するエミッタ領域周囲の低濃度半
導体領域４は、Ｐ型ベース領域表面へのＮ型不純物導入
による形成の際のＮ型不純物のドーズ量をＰ型をＮ型に
変換させない程度に少なめにしてＰ−型半導体領域とす
るようにしてもよく、これによって、エミッタ・ベース
接合部の界面近くでの空乏層の拡がりを大きくして強電
界集中を回避することができる。

次に、上記実施例のベース・エミッタ部の構造を、５Ｅ
ＰＴ　（セレクティブ・エツチング・オブ・ポリシリコ
ン・テクノロジ）と呼ばれるトランジスタ製造技術を用
いて実現する場合の一実施例を。

第３図を用いて説明する。

なお、第３図の実施例においては、ベース及びエミッタ
領域の形成されるべき素子領域を他の素子領域から分離
するための素子分離領域１ｏ及びコレクタ領域としての
埋込層（図示省略）の形成は、公知の一般的な手法を用
いて行っているので。

省略して説明する。

埋込層の上に気相成長法により形成されたＮ−型エピタ
キシャル層１の表面には酸化シリコン膜１１と窒化シリ
コン膜１２が形成され、外部ベース領域となるべき部分
の表面の窒化シリコン膜１２が選択的に除去されて開口
部１２ａが形成される（第３図（Ａ））。

上記開口部１２ａの周囲にポリシリコン層１３を形成し
た後、ボロンのようなＰ型不純物のイオン打込みを行い
アニールすることによって、ポリシリコン層１３及びベ
ース領域となるべき部分にＰ型不純物が導入される。こ
のとき、第３図（Ｂ）に示すように、真性ベース領域２
ａとなるべき部分には、窒化シリコン膜１２及び酸化シ
リコン膜１１を介してボロンが打ち込まれるため、外部
ベース領域２ｂとなる部分よりも真性ベース領域部分の
２ａの方が浅く打ち込みが行われる。

次に、外部ベース領域２ｂの表面の酸化シリコン膜１１
を選択的に除去した後、その表面に再びボロンを浅くか
つ高濃度に導入する。それから、ＣＶＤ法により全面的
にノンドープポリシリコン層１４を形成した後、熱処理
を行う。すると、真性ベース領域２ａ及び外部ベース領
域２ｂの不純物が活性化され、かつ拡散してベース領域
が成長するとともに、外部ベース領域２ｂ及び一層目の
ポリシリコン層１３内のボロンがその上のノンドープポ
リシリコン層１４に向かって、第３図（Ｃ）に破線Ｂで
示すように拡散する。

上記ポリシリコン層１４に対し、ヒドラジンのようなエ
ツチング液を用いてエツチングを行うと。

ボロンが拡散されていないポリシリコン部分のみ選択的
に除去されて開口部１５が形成される。ここで、上記ポ
リシリコン層１４をイオン打込みマスクとして、リンも
しくはひ素のようなＮ型不純物のイオン打込みを行うと
、開口部１５の内側の基板表面にのみＮ型不純物が導入
され、Ｎ−型半導体領域１６が形成される（第３図（Ｄ
））。

次に、ベース引出し電極としてのポリシリコン層１４の
表面に、熱酸化によって酸化シリコン膜１７を形成した
後、この酸化シリコンＩＩ！１１７をマスクとしてエツ
チングを行って基板表面の窒化シリコン膜１２及び酸化
シリコン膜１１に開口部１８を形成する。すると、ポリ
シリコン層１４の酸化によって形成される酸化シリコン
膜１７は元のポリシリコン層１４よりも膨張するため、
開口部１８は、前記ポリシリコンの開口部１５よりもひ
と回り小さくなる。そこで、この開口部１８の内側およ
びその周縁にかけて、ポリシリコンＪ８１９を形成した
後、Ｎ型不純物を打ち込んで熱拡散させると、真性ベー
ス領域２ａの表面にこれよりもひと回り小さなＮ型エミ
ッタ領域３が形成される（第３図（Ｅ））。このとき、
エミッタ領域３の周囲に前記Ｎ−型半導体領域１６の周
縁部が緩衝用低濃度半導体領域４として残り、第１図に
示されているようなエミッタ・ベース構造と同一の構造
が得られる。

なお、上記実施例では５ＥＰＴ技術を応用してエミッタ
領域３の周囲に、強電界集中を防止するための緩衝用低
濃度半導体領域４を形成しているが、緩衝用低濃度半導
体領域４の形成の仕方は。

それに限定されるものではない。例えば、エミッタ形成
用開口部を基板表面の絶縁膜（１１，１２）に形成して
この開口部より不純物を導入して、その後緩衝用低濃度
半導体領域４となるべきＮ−型半導体領域１６を形成し
た後、全面的に酸化シリコン膜のような絶縁膜を被着し
、エッチバックを行って開口部の内側にいわゆるサイド
ウオールと呼ばれる絶縁物を残して開口面積を減少させ
、それからその開口部から基板表面へＮ型不純物を導入
させてひと回り小さなエミッタ領域を形成してその周囲
に緩衝用低濃度半導体領域４を残すようにしてもよい。

以上説明したように、上記実施例では、ベース領域上に
形成された比較的不純物濃度の高いエミッタ領域の周囲
の少なくとも界面近くにこれよりも不純物濃度の低い緩
衝用半導体領域を設けるようにしたので、エミッタ周囲
の緩衝用半導体領域によって、ベース・エミッタ接合部
の空乏層の拡がりが大きくされるという作用により、エ
ミッタ領域の界面近くでの強電界集中が生じにくくなっ
て、トランジスタのｈｒＥ等の劣化が防止され、耐久性
及び信頼性が向上されるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
ベース領域が真性ベース領域２ａとその外側の外部ベー
ス領域２ｂとからなるグラフトベース構造のトランジス
タに適用したものについて説明したが、ベース領域がグ
ラフトベース構造でないトランジスタに対しても適用す
ることができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である縦型バイポーラトラ
ンジスタに適用した場合について説明したが、この発明
はそれに限定されるものでなく横型トランジスタやバイ
ポーラトランジスタ以外の半導体素子の形成に利用する
ことができる・［発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、半導体領域が浅拡散化されてもエミッタ領域
の界面近くでの強電界集中が生じにくくなって、トラン
ジスタのｈｒＥ等の劣化が防止され、耐久性及び信頼性
が向上される。

【図面の簡単な説明】

第１図は、本発明に係るバイポーラトランジスタのベー
ス・エミッタ部分の構造の一実施例を示す断面図、 第２図（Ａ）、（Ｂ）はそのｚ−ｚ’線に沿った不純物
濃度勾配を示す説明図、 第３図（Ａ）〜（Ｅ）は本発明に係るバイポーラ１−ラ
ンジスタの構造を得るためのプロセスの一例を示す断面
図、 第４図は従来のバイポーラトランジスタのベース・エミ
ッタ部分の構造の一例を示す断面図、第５図（Ａ）、（
Ｂ）は第４図におけるｘ−ｘ’線及びＹ−Ｙ線に沿った
不純物濃度勾配を示す説明図である。 １・・・・半導体基体（エピタキシャル層）、２ａ・・
・・真性ベース領域、２ｂ・・・・外部ベース領域、３
・・・・エミッタ領域、４・・・・緩衝用低濃度半導体
領域、１１・・・・酸化シリコン膜、１２・・・・窒化
シリコン膜、１３．１４・・・・ポリシリコン層、１５
．１８・・・・開口部、１７・・・・酸化シリコン膜、
１９・・・・エミッタ用ポリシリコン層。 第　　１　　図 第　　２　　図 （Ａ） 第　　３　　図 （Ｃ） 第　　３　　図 （Ｅ） 第　　４　　図 第　　５　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基体の主面に該半導体基体とは異なる導電型
   の埋込層がバイポーラトランジスタのコレクタ領域とし
   て形成され、かつその上にエピタキシャル層が形成され
   ているとともに、このエピタキシャル層にはベース領域
   が、またこのベース領域の表面の一部にはエミッタ領域
   となる拡散層がそれぞれ形成されてなる半導体装置にお
   いて、上記エミッタ領域の周囲の少なくとも表面近傍に
   はこれと同一の導電型でエミッタ領域よりも不純物濃度
   の低い半導体領域もしくはベース領域と同一の導電型で
   それよりも不純物濃度の低い半導体領域が形成されてな
   ることを特徴とする半導体装置。 ２、上記低濃度半導体領域は、周囲のベース領域表面に
   接触されるように形成された電極層を基準にして形成さ
   れていると共に、上記エミッタ領域は、上記電極層の表
   面に形成された絶縁膜を基準にして形成されてなること
   を特徴とする特許請求の範囲第１項記載の半導体装置。