JPH0521444A - バイポーラトランジスタの構造及び製造方法 - Google Patents
バイポーラトランジスタの構造及び製造方法Info
- Publication number
- JPH0521444A JPH0521444A JP17352191A JP17352191A JPH0521444A JP H0521444 A JPH0521444 A JP H0521444A JP 17352191 A JP17352191 A JP 17352191A JP 17352191 A JP17352191 A JP 17352191A JP H0521444 A JPH0521444 A JP H0521444A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- conductivity type
- mesa
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 バイポーラトランジスタに於いて、カーク効
果を生ずることなくベース／コレクタ間の接合容量を低
減し、特性を高速化すること。 【構成】 ベースがメサ領域内に完全に包含される形状
とし、メサ内でベースに隣接する部分のコレクタ領域は
比較的高濃度としておく。メサ側面にベースと同導電型
の不純物をイオン注入してメサ側面に隣接するコレクタ
領域の不純物を補償し、これを比較的低濃度に変える。
真性ベース領域に隣接するコレクタ領域は比較的高濃度
のまま残されるのでカーク効果を招来することがなく、
Ｂ／Ｃ接合を形成する他の部分は低不純物濃度であるか
ら接合容量が小となり、高速化が達成される。
果を生ずることなくベース／コレクタ間の接合容量を低
減し、特性を高速化すること。 【構成】 ベースがメサ領域内に完全に包含される形状
とし、メサ内でベースに隣接する部分のコレクタ領域は
比較的高濃度としておく。メサ側面にベースと同導電型
の不純物をイオン注入してメサ側面に隣接するコレクタ
領域の不純物を補償し、これを比較的低濃度に変える。
真性ベース領域に隣接するコレクタ領域は比較的高濃度
のまま残されるのでカーク効果を招来することがなく、
Ｂ／Ｃ接合を形成する他の部分は低不純物濃度であるか
ら接合容量が小となり、高速化が達成される。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の構造に関わり、特にベース／コレクタ間の接合容量を
低減した構造に関わる。
の構造に関わり、特にベース／コレクタ間の接合容量を
低減した構造に関わる。
【０００２】バイポーラトランジスタの動作を高速化す
る基本的な方策の一つはベース／コレクタ(Ｂ／Ｃ)間の
接合容量を減ずることであり、そのためにコレクタ領域
の不純物濃度を低くするのは一般的に行われていること
である。しかしながら、コレクタの不純物濃度の低下は
コレクタ抵抗を増加させるだけでなく、カーク効果によ
るスイッチング速度の低下をもたらすおそれがあること
も近年知られるに至っている。
る基本的な方策の一つはベース／コレクタ(Ｂ／Ｃ)間の
接合容量を減ずることであり、そのためにコレクタ領域
の不純物濃度を低くするのは一般的に行われていること
である。しかしながら、コレクタの不純物濃度の低下は
コレクタ抵抗を増加させるだけでなく、カーク効果によ
るスイッチング速度の低下をもたらすおそれがあること
も近年知られるに至っている。
【０００３】カーク効果とは、真性ベース領域とｐｎ接
合を形成するコレクタ領域が低不純物濃度であると、エ
ミッタ電流を増した時に空間電荷効果によって該コレク
タ領域の導電型が反転する現象を指すものであるが、そ
れによって実行的なベース幅が増加し、トランジスタの
動作速度が低下することになる。
合を形成するコレクタ領域が低不純物濃度であると、エ
ミッタ電流を増した時に空間電荷効果によって該コレク
タ領域の導電型が反転する現象を指すものであるが、そ
れによって実行的なベース幅が増加し、トランジスタの
動作速度が低下することになる。
【０００４】このような事態はコレクタの不純物濃度が
高ければ生じないが、既に述べたように、高不純物濃度
はＢ／Ｃ間の接合容量の増加をもたらすものである。接
合容量の増加を極力抑え且つカーク効果も抑制するに
は、コレクタの高濃度化を真性ベース領域に隣接する部
分に限定し、残余のコレクタ領域は低濃度として接合容
量を低減せしめるのが有効である。
高ければ生じないが、既に述べたように、高不純物濃度
はＢ／Ｃ間の接合容量の増加をもたらすものである。接
合容量の増加を極力抑え且つカーク効果も抑制するに
は、コレクタの高濃度化を真性ベース領域に隣接する部
分に限定し、残余のコレクタ領域は低濃度として接合容
量を低減せしめるのが有効である。
【０００５】この趣旨に基づいてトランジスタを設計
し、特性解析を行った報告に、後藤他「２次元プロセス
デバイスシミュレーションによる高濃度コレクタ層を有
するバイポーラトランジスタの特性解析とその応用」,
電子情報通信学会研究会予稿集(SDM90-98/VLD90-49,199
0)や T.H.Ning,"The Technology Trends inSub-0.5μmB
ipolar",Extended Abstracts of the 22nd(1990 Intern
ational)Conference onSolid State Devices and Mater
ials(Sendai,1990) などがある。
し、特性解析を行った報告に、後藤他「２次元プロセス
デバイスシミュレーションによる高濃度コレクタ層を有
するバイポーラトランジスタの特性解析とその応用」,
電子情報通信学会研究会予稿集(SDM90-98/VLD90-49,199
0)や T.H.Ning,"The Technology Trends inSub-0.5μmB
ipolar",Extended Abstracts of the 22nd(1990 Intern
ational)Conference onSolid State Devices and Mater
ials(Sendai,1990) などがある。
【０００６】また、半導体素子の動作について論ずる場
合には、不純物濃度という表記はドナー濃度ＮD とアク
セプタ濃度ＮA が補償し合った結果即ち｜ＮD−ＮA｜を
意味するのが通常であり、本明細書でもこの意味で用い
られる。
合には、不純物濃度という表記はドナー濃度ＮD とアク
セプタ濃度ＮA が補償し合った結果即ち｜ＮD−ＮA｜を
意味するのが通常であり、本明細書でもこの意味で用い
られる。
【０００７】
【従来の技術と発明が解決しようとする課題】図６は上
記後藤等の報告に記載されたもので、トランジスタの構
造は同図に示される通り、ベース領域とｐｎ接合を形成
するコレクタ領域の中、エミッタ下方に位置する部分の
みをｎ+ とし、その他はｎ- としたものである。この形
状はデバイスシミュレーションのために設定されたもの
で、製造方法としては自己整合型のイオン注入による形
成を想定している。
記後藤等の報告に記載されたもので、トランジスタの構
造は同図に示される通り、ベース領域とｐｎ接合を形成
するコレクタ領域の中、エミッタ下方に位置する部分の
みをｎ+ とし、その他はｎ- としたものである。この形
状はデバイスシミュレーションのために設定されたもの
で、製造方法としては自己整合型のイオン注入による形
成を想定している。
【０００８】かかる構造のバイポーラトランジスタの製
造に於いて、選択イオン注入によって真性ベース直下の
コレクタに高濃度領域を形成しようとする場合には、次
のような問題がある。
造に於いて、選択イオン注入によって真性ベース直下の
コレクタに高濃度領域を形成しようとする場合には、次
のような問題がある。
【０００９】先ず、該高濃度領域形成の選択注入マスク
を専用のものとして形成する場合には、リソグラフィ工
程が増えるだけでなく、注入が深いため厚いマスクが必
要となり、パターン精度の低下をもたらす。
を専用のものとして形成する場合には、リソグラフィ工
程が増えるだけでなく、注入が深いため厚いマスクが必
要となり、パターン精度の低下をもたらす。
【００１０】また、この高濃度領域はエミッタ領域の下
方に設けられるので、エミッタ形成用のマスクを利用し
て選択注入を行えばリソグラフィ工程が増えることはな
いが、エミッタ窓のように比較的小面積の開口から深く
イオン注入すると、注入角の分布(現行装置で±３°)の
ため、ベース幅が不均一になったりＥ／Ｃ間にリーク電
流が発生することがある。
方に設けられるので、エミッタ形成用のマスクを利用し
て選択注入を行えばリソグラフィ工程が増えることはな
いが、エミッタ窓のように比較的小面積の開口から深く
イオン注入すると、注入角の分布(現行装置で±３°)の
ため、ベース幅が不均一になったりＥ／Ｃ間にリーク電
流が発生することがある。
【００１１】本発明の目的は、バイポーラトランジスタ
の真性ベース領域に隣接するコレクタ領域を限定的に高
濃度化する手段として、リソグラフィ工程を増加させる
ことがなく、ベース幅の不均一化やリーク電流発生をも
たらすこともない処理工程を提供することであり、更に
本発明の他の目的は、上記処理に適応した素子構造を提
供することである。
の真性ベース領域に隣接するコレクタ領域を限定的に高
濃度化する手段として、リソグラフィ工程を増加させる
ことがなく、ベース幅の不均一化やリーク電流発生をも
たらすこともない処理工程を提供することであり、更に
本発明の他の目的は、上記処理に適応した素子構造を提
供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明のバイポーラトランジスタはエミッタおよび
ベースが半導体基板表面のメサ領域内に設けられ、ベー
スとコレクタによるｐｎ接合面が該メサ領域の側面と交
わる構造を持ち、該ベースの該メサ側面に隣接する領域
は該ベースの真性ベース領域より高不純物濃度であり、
該真性ベース領域とｐｎ接合を形成する部分のコレクタ
領域は、該高不純物濃度ベース領域とｐｎ接合を形成す
る部分のコレクタ領域より高不純物濃度となっている。
め、本発明のバイポーラトランジスタはエミッタおよび
ベースが半導体基板表面のメサ領域内に設けられ、ベー
スとコレクタによるｐｎ接合面が該メサ領域の側面と交
わる構造を持ち、該ベースの該メサ側面に隣接する領域
は該ベースの真性ベース領域より高不純物濃度であり、
該真性ベース領域とｐｎ接合を形成する部分のコレクタ
領域は、該高不純物濃度ベース領域とｐｎ接合を形成す
る部分のコレクタ領域より高不純物濃度となっている。
【００１３】本発明の実施態様に於いて、該高不純物濃
度領域の不純物濃度は２×1016cm-3以上であり、該低不
純物濃度領域の不純物濃度は１×1016cm-3以下である。
また、本発明のバイポーラトランジスタの製造方法には
一方の導電型の半導体基板表面に、頂部に他方の導電型
領域を有するメサ領域を形成する工程と、斜めイオン注
入によって該メサ領域の側壁隣接部に他方の導電型の不
純物を導入する工程が包含される。
度領域の不純物濃度は２×1016cm-3以上であり、該低不
純物濃度領域の不純物濃度は１×1016cm-3以下である。
また、本発明のバイポーラトランジスタの製造方法には
一方の導電型の半導体基板表面に、頂部に他方の導電型
領域を有するメサ領域を形成する工程と、斜めイオン注
入によって該メサ領域の側壁隣接部に他方の導電型の不
純物を導入する工程が包含される。
【００１４】このメサ領域は、一方導電型の半導体基板
の表面に一方導電型の高濃度層と他方導電型の表面層を
形成した後、メサエッチングを施すことによって形成す
ることが可能であり、更に、この積層構造の形成はイオ
ン注入またはエピタキシャル成長によって行われる。
の表面に一方導電型の高濃度層と他方導電型の表面層を
形成した後、メサエッチングを施すことによって形成す
ることが可能であり、更に、この積層構造の形成はイオ
ン注入またはエピタキシャル成長によって行われる。
【００１５】
【作用】トランジスタの動作に於いてベースとして有効
に動作する領域(真性ベース)を想定し、これとｐｎ接合
を形成する部分のみコレクタの濃度を高めれば、カーク
効果の発生を抑制すると共にＢ／Ｃ接合容量も比較的小
に留め得ることは既に述べた通りである。本発明の製造
方法によれば、予め高く設定されたコレクタ領域の不純
物濃度を、真性ベースに隣接する領域を残して低減する
ことができるので上記効果と同等の効果が得られる。ま
た、本発明のトランジスタの構造は、該濃度低減処理に
適したものである。
に動作する領域(真性ベース)を想定し、これとｐｎ接合
を形成する部分のみコレクタの濃度を高めれば、カーク
効果の発生を抑制すると共にＢ／Ｃ接合容量も比較的小
に留め得ることは既に述べた通りである。本発明の製造
方法によれば、予め高く設定されたコレクタ領域の不純
物濃度を、真性ベースに隣接する領域を残して低減する
ことができるので上記効果と同等の効果が得られる。ま
た、本発明のトランジスタの構造は、該濃度低減処理に
適したものである。
【００１６】これを、本発明の原理的構成を示す図１を
参照しながらを詳しく説明する。同図(a)に示す如く、
ｎ型領域11を含む基板表面にメサが形成され、その頂部
にはｐ型領域12が設けられた半導体基板10に、ｐ型不純
物を斜め方向からイオン注入する。図中、６はメサエッ
チングとイオン注入に於いてマスクとなるレジストであ
る。
参照しながらを詳しく説明する。同図(a)に示す如く、
ｎ型領域11を含む基板表面にメサが形成され、その頂部
にはｐ型領域12が設けられた半導体基板10に、ｐ型不純
物を斜め方向からイオン注入する。図中、６はメサエッ
チングとイオン注入に於いてマスクとなるレジストであ
る。
【００１７】メサ内でｐｎ接合を形成するｎ型領域のメ
サ側壁に隣接する領域11' は不純物濃度が補償されて低
濃度(ｎ-)となり、反対にｐ型領域のメサ側壁に隣接す
る領域12'は高不純物濃度(ｐ+)となる。
サ側壁に隣接する領域11' は不純物濃度が補償されて低
濃度(ｎ-)となり、反対にｐ型領域のメサ側壁に隣接す
る領域12'は高不純物濃度(ｐ+)となる。
【００１８】この処理を施した後、絶縁膜形成、エミッ
タ拡散、ポリＳｉ層形成などの処理を行って、同図(b)
に示すように、エミッタ３、ベース２、コレクタ１から
成るトランジスタを形成する。このトランジスタに於い
て、エミッタ直下のコレクタ領域は比較的高濃度(ｎ)で
あるためカーク効果の発現は抑制されると共に、ｐｎ接
合を形成するその他のコレクタ領域は比較的低濃度
(ｎ-)であることから、Ｂ／Ｃの接合容量は比較的小で
ある状態が実現している。なお、４はベース接続用の低
抵抗ポリＳｉ、５は酸化膜である。
タ拡散、ポリＳｉ層形成などの処理を行って、同図(b)
に示すように、エミッタ３、ベース２、コレクタ１から
成るトランジスタを形成する。このトランジスタに於い
て、エミッタ直下のコレクタ領域は比較的高濃度(ｎ)で
あるためカーク効果の発現は抑制されると共に、ｐｎ接
合を形成するその他のコレクタ領域は比較的低濃度
(ｎ-)であることから、Ｂ／Ｃの接合容量は比較的小で
ある状態が実現している。なお、４はベース接続用の低
抵抗ポリＳｉ、５は酸化膜である。
【００１９】この図の構造であれば、Ｂ／Ｃ接合はメサ
内に限定されているため小面積であり、それだけでも接
合容量の低減に若干の効果があるが、カーク効果に無関
係な領域を低濃度とすることで、より効果的に接合容量
の低減を実現している。なお、トランジスタを構成する
各領域の導電型や注入する不純物の導電型を全て反対に
した場合にも同様の効果が得られること、単一基板に複
数のトランジスタを形成する場合に必要なアイソレーシ
ョン構造が周知の技術によって形成されることは、当業
者には自明のことである。
内に限定されているため小面積であり、それだけでも接
合容量の低減に若干の効果があるが、カーク効果に無関
係な領域を低濃度とすることで、より効果的に接合容量
の低減を実現している。なお、トランジスタを構成する
各領域の導電型や注入する不純物の導電型を全て反対に
した場合にも同様の効果が得られること、単一基板に複
数のトランジスタを形成する場合に必要なアイソレーシ
ョン構造が周知の技術によって形成されることは、当業
者には自明のことである。
【００２０】コレクタ領域の不純物濃度がどの程度高け
ればカーク効果防止に有効かという点については、前記
T.H.Ning の報告にこれを1017cm-3以上とすべき旨の記
載があるが、前記後藤等の報告に記されたデータによれ
ば、これが２×1016cm-3以上あれば相応の効果が認めら
れる。また、低濃度化して接合容量を低減する部分の不
純物濃度は1016cm-3以下であれば有効である。
ればカーク効果防止に有効かという点については、前記
T.H.Ning の報告にこれを1017cm-3以上とすべき旨の記
載があるが、前記後藤等の報告に記されたデータによれ
ば、これが２×1016cm-3以上あれば相応の効果が認めら
れる。また、低濃度化して接合容量を低減する部分の不
純物濃度は1016cm-3以下であれば有効である。
【００２１】
【実施例】図２(a)〜(c)は本発明の第１の実施例の製造
工程を模式的に示す断面図である。以下、この図面が参
照される。
工程を模式的に示す断面図である。以下、この図面が参
照される。
【００２２】図(a)に示されるように、ｎ+ 層を持つＳ
ｉ基板10上にｎ- 層10'をエピタキシャル成長させ、ボ
ロン(Ｂ)と砒素(Ａｓ)をイオン注入してｐ層12とｎ層11
を形成する。このｎ層形成のためのイオン注入は不純物
濃度が２×1016cm-3以上になるように加速電圧とドーズ
量を調整して行う。ｎ層の下方にｎ- 層10'が残されて
いるのは素子特性改善のためであるが、これを残すこと
は必ずしも必要ではない。
ｉ基板10上にｎ- 層10'をエピタキシャル成長させ、ボ
ロン(Ｂ)と砒素(Ａｓ)をイオン注入してｐ層12とｎ層11
を形成する。このｎ層形成のためのイオン注入は不純物
濃度が２×1016cm-3以上になるように加速電圧とドーズ
量を調整して行う。ｎ層の下方にｎ- 層10'が残されて
いるのは素子特性改善のためであるが、これを残すこと
は必ずしも必要ではない。
【００２３】次にフォトリソグラフィにより基板表面に
エッチングマスクであるレジスト16を設ける。材料は他
に酸化膜、窒化膜などが使用される。このマスクを用い
てＳｉ基板にメサエッチングを施し、図２(b)のように
メサ16を形成する。エッチングの深さはｐ層13の除去が
一応の目安となるが、後に絶縁膜を熱酸化によって形成
するのであれば、現段階ではｐ層が残っていても差し支
えなく、最終的に絶縁膜下に残留しなければ良い。絶縁
膜をＣＶＤで形成する場合は、このエッチングによって
ｐ層を完全に除去することが必要である。
エッチングマスクであるレジスト16を設ける。材料は他
に酸化膜、窒化膜などが使用される。このマスクを用い
てＳｉ基板にメサエッチングを施し、図２(b)のように
メサ16を形成する。エッチングの深さはｐ層13の除去が
一応の目安となるが、後に絶縁膜を熱酸化によって形成
するのであれば、現段階ではｐ層が残っていても差し支
えなく、最終的に絶縁膜下に残留しなければ良い。絶縁
膜をＣＶＤで形成する場合は、このエッチングによって
ｐ層を完全に除去することが必要である。
【００２４】続いてマスク15を残したままボロンイオン
を斜め方向から注入すると、図(b)に示す如く、ｐ層に
は不純物濃度が上昇したｐ+領域12' が、ｎ層には不純
物濃度が低下したｎ- 領域11' が夫々形成される。この
時の注入条件は、メサ側面に隣接するｎ型領域の不純物
濃度が、ｐ型に反転しない範囲で十分に補償されるよう
設定する。イオン注入処理後の該ｎ- 領域12' の不純物
濃度は１×1016cm-3以下となることが望ましい。また、
注入方向の傾きは基板主面の法線方向から10°〜60°と
する。
を斜め方向から注入すると、図(b)に示す如く、ｐ層に
は不純物濃度が上昇したｐ+領域12' が、ｎ層には不純
物濃度が低下したｎ- 領域11' が夫々形成される。この
時の注入条件は、メサ側面に隣接するｎ型領域の不純物
濃度が、ｐ型に反転しない範囲で十分に補償されるよう
設定する。イオン注入処理後の該ｎ- 領域12' の不純物
濃度は１×1016cm-3以下となることが望ましい。また、
注入方向の傾きは基板主面の法線方向から10°〜60°と
する。
【００２５】レジスト16を除去し、図(c)に示すように
絶縁層16をＣＶＤ法で形成し、その上にベースコンタク
ト形成用のポリＳｉ層14を選択的に形成する。このポリ
Ｓｉ層はｐ型高濃度であって、これに含まれる不純物が
前記ｐ+ 領域12' に拡散して不純物濃度をより高め、コ
ンタクト抵抗を減少させる。外部ベースの不純物高濃度
化について付言すれば、前記の斜めイオン注入によって
外部ベースの不純物濃度が高められるが、それによるベ
ース抵抗の低下もトランジスタの特性改善に寄与してい
る。
絶縁層16をＣＶＤ法で形成し、その上にベースコンタク
ト形成用のポリＳｉ層14を選択的に形成する。このポリ
Ｓｉ層はｐ型高濃度であって、これに含まれる不純物が
前記ｐ+ 領域12' に拡散して不純物濃度をより高め、コ
ンタクト抵抗を減少させる。外部ベースの不純物高濃度
化について付言すれば、前記の斜めイオン注入によって
外部ベースの不純物濃度が高められるが、それによるベ
ース抵抗の低下もトランジスタの特性改善に寄与してい
る。
【００２６】このような処理を経て形成されるバイポー
ラトランジスタは、最終的には図３に示される構造を持
つものとなり、コレクタ１、ベース２、エミッタ３によ
ってトランジスタが構成される。図中、15は選択酸化等
で形成された酸化膜であり、21はコレクタ電極、22はベ
ース電極、23はエミッタ電極である。該図には素子間分
離構造は省略されているが、必要に応じて公知のものが
設けられる。
ラトランジスタは、最終的には図３に示される構造を持
つものとなり、コレクタ１、ベース２、エミッタ３によ
ってトランジスタが構成される。図中、15は選択酸化等
で形成された酸化膜であり、21はコレクタ電極、22はベ
ース電極、23はエミッタ電極である。該図には素子間分
離構造は省略されているが、必要に応じて公知のものが
設けられる。
【００２７】従来の構造のトランジスタでは、エミッタ
サイズが 0.4×２μｍの場合、コレクタ電流が10-4Ａ以
上でカーク効果が問題になるが、本実施例のトランジス
タではこのコレクタ電流で遮断周波数が約２５ＧＨｚ
(従来の２倍)、ｈFEが約140(従来の1.2倍)であった。
サイズが 0.4×２μｍの場合、コレクタ電流が10-4Ａ以
上でカーク効果が問題になるが、本実施例のトランジス
タではこのコレクタ電流で遮断周波数が約２５ＧＨｚ
(従来の２倍)、ｈFEが約140(従来の1.2倍)であった。
【００２８】図４は本発明の第２の実施例の構造を示す
断面模式図である。この構造のトランジスタを形成する
には、本発明者等によって発明され、特開平1-251658と
して特許出願されたトランジスタの製造方法に、前記実
施例と同様に斜め方向のイオン注入工程を加えた処理を
行えばよい。即ち、該先行出願発明の工程をメサ形状が
形成されるまで進行させ、ベースと同導電型の不純物を
斜め方向からイオン注入してメサ基部の不純物濃度を補
償した後、再び該先行出願発明の工程を進行させるので
ある。
断面模式図である。この構造のトランジスタを形成する
には、本発明者等によって発明され、特開平1-251658と
して特許出願されたトランジスタの製造方法に、前記実
施例と同様に斜め方向のイオン注入工程を加えた処理を
行えばよい。即ち、該先行出願発明の工程をメサ形状が
形成されるまで進行させ、ベースと同導電型の不純物を
斜め方向からイオン注入してメサ基部の不純物濃度を補
償した後、再び該先行出願発明の工程を進行させるので
ある。
【００２９】前記先行出願発明はベース接続抵抗が低く
形成されるという利点を備えるものであるが、図４の構
造を持つ本発明のトランジスタは、この利点に加えて本
願発明の効果であるカーク効果を抑制しながらＢ／Ｃ接
合容量を低減させるという利点も併せ備えることにな
る。なお、図３及び図４に於いて符号は共通に用いられ
ている。
形成されるという利点を備えるものであるが、図４の構
造を持つ本発明のトランジスタは、この利点に加えて本
願発明の効果であるカーク効果を抑制しながらＢ／Ｃ接
合容量を低減させるという利点も併せ備えることにな
る。なお、図３及び図４に於いて符号は共通に用いられ
ている。
【００３０】本実施例の構造を実現する過程には、メサ
形成後に選択酸化を行って酸化膜15を形成する工程が含
まれるので、メサエッチングでｐ型層を完全に除去する
ことは不要であり、選択酸化によって酸化膜下のｐ型層
が消滅するように処理条件を調整するのが好適である。
形成後に選択酸化を行って酸化膜15を形成する工程が含
まれるので、メサエッチングでｐ型層を完全に除去する
ことは不要であり、選択酸化によって酸化膜下のｐ型層
が消滅するように処理条件を調整するのが好適である。
【００３１】図５は本発明の第３の実施例のトランジス
タの構造を示す断面模式図である。このトランジスタの
ベース直下部分のコレクタの構造は、図３のトランジス
タと同じであって、斜めイオン注入によって形成され
る。また、この部分にｎ+ 領域を持たないトランジスタ
であって、コレクタ引き出し領域がエミッタとほゞ同じ
高さとなっているトランジスタの構造或いはその製造方
法は公知であるが、本実施例のトランジスタも、この製
造工程に斜めイオン注入工程を加えた製造方法によって
形成することが出来る。
タの構造を示す断面模式図である。このトランジスタの
ベース直下部分のコレクタの構造は、図３のトランジス
タと同じであって、斜めイオン注入によって形成され
る。また、この部分にｎ+ 領域を持たないトランジスタ
であって、コレクタ引き出し領域がエミッタとほゞ同じ
高さとなっているトランジスタの構造或いはその製造方
法は公知であるが、本実施例のトランジスタも、この製
造工程に斜めイオン注入工程を加えた製造方法によって
形成することが出来る。
【００３２】図４の構造のトランジスタと図５の構造の
トランジスタを比較すると、図５のものは、コレクタ引
き出し用のｎ+ 領域の形成にイオン注入工程が余分に必
要であるが、表面の平坦性では勝っている。図５に於い
ても符号は図４と共通である。
トランジスタを比較すると、図５のものは、コレクタ引
き出し用のｎ+ 領域の形成にイオン注入工程が余分に必
要であるが、表面の平坦性では勝っている。図５に於い
ても符号は図４と共通である。
【００３３】
【発明の効果】本発明のトランジスタの製造方法では、
斜め方向のイオン注入によってコレクタの不純物濃度を
選択的に低減し、Ｂ／Ｃの接合容量を低減すると共に、
カーク効果に関わる部分のコレクタ領域では必要な不純
物濃度が確保されるので、エミッタ電流が増加した時に
も実行ベース幅の増加が起こることはなく、接合容量の
低減による高周波特性の向上が実現することになる。
斜め方向のイオン注入によってコレクタの不純物濃度を
選択的に低減し、Ｂ／Ｃの接合容量を低減すると共に、
カーク効果に関わる部分のコレクタ領域では必要な不純
物濃度が確保されるので、エミッタ電流が増加した時に
も実行ベース幅の増加が起こることはなく、接合容量の
低減による高周波特性の向上が実現することになる。
【００３４】また本発明のトランジスタは、要所をメサ
形状とすることによって前記斜め方向のイオン注入が効
果的に行われるものとなっている。
形状とすることによって前記斜め方向のイオン注入が効
果的に行われるものとなっている。
【図１】 本発明の基本的製造方法と素子構造を示す模
式図
式図
【図２】 第１の実施例の製造工程を示す断面模式図
【図３】 第１の実施例の素子構造を示す断面模式図
【図４】 第２の実施例の素子構造を示す断面模式図
【図５】 第３の実施例の素子構造を示す断面模式図
【図６】 文献に開示されたトランジスタの図
１ コレクタ
２ ベース
３ エミッタ
４ ポリＳｉ
５ 酸化膜
６ レジスト
10 基板
11 ｎ層
11' ｎ- 領域
12 ｐ層
12' ｐ+ 領域
14 ポリＳｉ
15 酸化膜
16 レジスト
21 コレクタ電極
22 ベース電極
23 エミッタ電極
Claims (6)
- 【請求項１】 エミッタおよびベースが半導体基板表面
のメサ領域内に設けられ、ベースとコレクタによるｐｎ
接合面が該メサ領域の側面と交わる構造を持つバイポー
ラトランジスタを包含し、 該ベースの該メサ側面に隣接する領域は該ベースの真性
ベース領域より高不純物濃度であり、 該真性ベース領域とｐｎ接合を形成する部分のコレクタ
領域は、該高不純物濃度ベース領域とｐｎ接合を形成す
る部分のコレクタ領域より低不純物濃度であることを特
徴とするバイポーラ型半導体装置。 - 【請求項２】 請求項１のバイポーラ型半導体装置であ
って、該コレクタの該高不純物濃度領域の不純物濃度は
２×1016cm-3以上であり、該コレクタの該低不純物濃度
領域の不純物濃度は１×1016cm-3以下であることを特徴
とするバイポーラ型半導体装置。 - 【請求項３】 一方の導電型の半導体基板表面に、頂部
に他方の導電型領域を有するメサ領域を形成する工程、
及び斜めイオン注入によって該メサ領域の側壁隣接部に
他方の導電型の不純物を導入する工程を包含することを
特徴とするバイポーラ型半導体装置の製造方法。 - 【請求項４】 表面近傍領域が一方の導電型である半導
体基板に、該基板表面に隣接する他方の導電型層と、該
他方導電型層に隣接し且つ一方導電型の不純物濃度が高
められた高濃度層とを形成する工程、 該他方導電型層及び該高濃度層が形成された半導体基板
にメサエッチングを施して、該他方導電型層及び該高濃
度層を包有するメサ領域を形成する工程、及び斜めイオ
ン注入によって該メサ領域の側壁隣接部に他方の導電型
の不純物を導入する工程を包含することを特徴とするバ
イポーラ型半導体装置の製造方法。 - 【請求項５】 請求項４の半導体装置の製造方法であっ
て、該他方導電型層の形成は他方導電型不純物のイオン
注入によって行い、該高濃度層の形成は一方導電型不純
物のイオン注入によって行うことを特徴とするバイポー
ラ型半導体装置の製造方法。 - 【請求項６】 請求項４の半導体装置の製造方法であっ
て、該高濃度層及び該他方導電型層を、夫々相当する不
純物をドープして行うエピタキシャル成長によって形成
することを特徴とするバイポーラ型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17352191A JPH0521444A (ja) | 1991-07-15 | 1991-07-15 | バイポーラトランジスタの構造及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17352191A JPH0521444A (ja) | 1991-07-15 | 1991-07-15 | バイポーラトランジスタの構造及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521444A true JPH0521444A (ja) | 1993-01-29 |
Family
ID=15962072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17352191A Withdrawn JPH0521444A (ja) | 1991-07-15 | 1991-07-15 | バイポーラトランジスタの構造及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5540247A (en) * | 1993-12-08 | 1996-07-30 | Dainippon Screen Mfg. Co., Ltd. | Immersion-type apparatus for processing substrates |
| WO2004008542A1 (de) * | 2002-07-16 | 2004-01-22 | Infineon Technologies Ag | Bipolarer hochfrequenztransistor und verfahren zur herstellung desselben |
-
1991
- 1991-07-15 JP JP17352191A patent/JPH0521444A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5540247A (en) * | 1993-12-08 | 1996-07-30 | Dainippon Screen Mfg. Co., Ltd. | Immersion-type apparatus for processing substrates |
| WO2004008542A1 (de) * | 2002-07-16 | 2004-01-22 | Infineon Technologies Ag | Bipolarer hochfrequenztransistor und verfahren zur herstellung desselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931408A (en) | Method of fabricating a short-channel low voltage DMOS transistor | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09504411A (ja) | セルフアラインｃｍｏｓプロセス | |
| US4966858A (en) | Method of fabricating a lateral semiconductor structure including field plates for self-alignment | |
| KR0134887B1 (ko) | 쌍극성 트랜지스터 및 그 제조방법 | |
| US7038249B2 (en) | Horizontal current bipolar transistor and fabrication method | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| KR20030047274A (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| US5096842A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| KR0154304B1 (ko) | Bicmos장치의 제조방법 | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| US6255716B1 (en) | Bipolar junction transistors having base electrode extensions | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| JPH04260335A (ja) | 電界効果トランジスタの製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPH0521444A (ja) | バイポーラトランジスタの構造及び製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| US7084484B2 (en) | Semiconductor integrated circuit | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| US5925923A (en) | Merged single polysilicon bipolar NPN transistor | |
| US20050118772A1 (en) | Method for fabricating a vertical bipolar junction transistor | |
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JP3278493B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07106337A (ja) | 半導体装置およびその製造方法 | |
| KR0161200B1 (ko) | 바이폴러 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |