JP3211349B2 - 半導体装置、およびその製造方法 - Google Patents
半導体装置、およびその製造方法Info
- Publication number
- JP3211349B2 JP3211349B2 JP08532292A JP8532292A JP3211349B2 JP 3211349 B2 JP3211349 B2 JP 3211349B2 JP 08532292 A JP08532292 A JP 08532292A JP 8532292 A JP8532292 A JP 8532292A JP 3211349 B2 JP3211349 B2 JP 3211349B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- emitter
- semiconductor device
- layer
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、シリコン半導体に不純
物を導入して複数の拡散層を形成する半導体装置の製造
方法に関し、特に、拡散層の距離を精度良く制御する方
法に関するものである。
物を導入して複数の拡散層を形成する半導体装置の製造
方法に関し、特に、拡散層の距離を精度良く制御する方
法に関するものである。
【０００２】
【従来の技術】バイポーラトランジスタ等のｐｎ接合を
有するシリコン半導体装置において、ｐ型、あるいはｎ
型の拡散層を所定の深さに、所定の厚さで形成すること
は半導体装置の性能を確保し、動作させる上で重要な技
術である。例えば、図３に示すようなｎ−ｐ−ｎ型のバ
イポーラトランジスタ２０は、ｎ型の半導体基板２１を
コレクタ層として、そのコレクタ層２１上ににボロン
（Ｂ）を熱拡散してｐ型のベース層２２を形成してい
る。さらに、このベース層２２中に、燐（Ｐ）を熱拡散
してｎ型の拡散層２３を形成し、エミッタ層としてい
る。ｎ型およびｐ型の拡散層の順序が異なるｐ−ｎ−ｐ
型であっても同様であるが、このようなバイポーラトラ
ンジスタを動作させるために、最も重要な条件に、エミ
ッタ層２３からベース層２２に注入されたキャリアがコ
レクタ層２１に到達できるように、ベース層２２を薄く
形成することがある。すなわち、エミッタ層２３の直下
で、コレクタ層２１との距離を規定するベース層２２の
厚さを十分に薄くなるように半導体装置を製造する必要
がある。
有するシリコン半導体装置において、ｐ型、あるいはｎ
型の拡散層を所定の深さに、所定の厚さで形成すること
は半導体装置の性能を確保し、動作させる上で重要な技
術である。例えば、図３に示すようなｎ−ｐ−ｎ型のバ
イポーラトランジスタ２０は、ｎ型の半導体基板２１を
コレクタ層として、そのコレクタ層２１上ににボロン
（Ｂ）を熱拡散してｐ型のベース層２２を形成してい
る。さらに、このベース層２２中に、燐（Ｐ）を熱拡散
してｎ型の拡散層２３を形成し、エミッタ層としてい
る。ｎ型およびｐ型の拡散層の順序が異なるｐ−ｎ−ｐ
型であっても同様であるが、このようなバイポーラトラ
ンジスタを動作させるために、最も重要な条件に、エミ
ッタ層２３からベース層２２に注入されたキャリアがコ
レクタ層２１に到達できるように、ベース層２２を薄く
形成することがある。すなわち、エミッタ層２３の直下
で、コレクタ層２１との距離を規定するベース層２２の
厚さを十分に薄くなるように半導体装置を製造する必要
がある。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
２重拡散構造のバイポーラトランジスタにおいて、Ｂの
ベース層２２を拡散形成した後、Ｐを用いてエミッタ層
２３を拡散形成すると、エミッタ層２３の直下のみ、ベ
ース層２２の境界面２４、すなわちベース層２２とコレ
クタ層２１との境界面が通常より深く形成される「エミ
ッタプッシュ効果」２５と呼ばれる現象が発生する。こ
の現象は、S.M.Hu,T.H.YeuによりJ.Appl.Phys.,40,4615
(1969)に報告されており、また、宮崎等により昭和４５
年春季応用物理学会予稿,31p-F-6にも報告されている。
２重拡散構造のバイポーラトランジスタにおいて、Ｂの
ベース層２２を拡散形成した後、Ｐを用いてエミッタ層
２３を拡散形成すると、エミッタ層２３の直下のみ、ベ
ース層２２の境界面２４、すなわちベース層２２とコレ
クタ層２１との境界面が通常より深く形成される「エミ
ッタプッシュ効果」２５と呼ばれる現象が発生する。こ
の現象は、S.M.Hu,T.H.YeuによりJ.Appl.Phys.,40,4615
(1969)に報告されており、また、宮崎等により昭和４５
年春季応用物理学会予稿,31p-F-6にも報告されている。
【０００４】図４に、エミッタプッシュ効果の検証例を
示してある。この半導体装置においては、Ｂによりベー
ス層を拡散形成した後、ＰＯＣｌ3 を用いて、液相にて
エミッタ層を拡散形成している。図４は、このような半
導体装置の深さ方向に対する不純物の濃度分布をイオン
マイクロアナライザ（ＩＭＡ）にて分析し、その結果を
示してある。この図において、実線４、５は、ＰＯＣｌ
3 のＰドープによりエミッタ層を拡散形成した場合の
Ｂ、Ｐの深さ方向の濃度分布を示す。また、破線３は、
Ｐドープ無しで、エミッタ層を拡散形成する場合と同様
の熱履歴を経た場合のＢの深さ方向の分布を示す。本図
にて判るように、Ｐをドープしてエミッタ層を拡散形成
すると、Ｂによるベース層の濃度分布は、深い方向に移
動しており、エミッタプッシュ効果によるＢの押し込み
６は、顕著である。この押し込み量６は、Ｂによるベー
ス層の境界面を１０16ａｔｏｍｓ／ｃｍ2 で規定する
と、約０．３μｍ程度となる。
示してある。この半導体装置においては、Ｂによりベー
ス層を拡散形成した後、ＰＯＣｌ3 を用いて、液相にて
エミッタ層を拡散形成している。図４は、このような半
導体装置の深さ方向に対する不純物の濃度分布をイオン
マイクロアナライザ（ＩＭＡ）にて分析し、その結果を
示してある。この図において、実線４、５は、ＰＯＣｌ
3 のＰドープによりエミッタ層を拡散形成した場合の
Ｂ、Ｐの深さ方向の濃度分布を示す。また、破線３は、
Ｐドープ無しで、エミッタ層を拡散形成する場合と同様
の熱履歴を経た場合のＢの深さ方向の分布を示す。本図
にて判るように、Ｐをドープしてエミッタ層を拡散形成
すると、Ｂによるベース層の濃度分布は、深い方向に移
動しており、エミッタプッシュ効果によるＢの押し込み
６は、顕著である。この押し込み量６は、Ｂによるベー
ス層の境界面を１０16ａｔｏｍｓ／ｃｍ2 で規定する
と、約０．３μｍ程度となる。
【０００５】上述したようなｎ+ ｐｎ接合を有するバイ
ポーラトランジスタにおいて、エミッタ層からコレクタ
層へのキャリアの注入効率を確保するには、ベース層を
薄くする必要がある。従って、エミッタプッシュ効果に
より、エミッタ層直下のベース層の厚みが厚くなること
は、トランジスタの性能を確保する上において問題であ
る。ｎ+ のエミッタ層を砒素（Ａｓ）を用いて形成する
ことにより、エミッタプッシュ効果を防止できることが
判明している（宮崎等により昭和４５年春季応用物理学
会予稿,31p-F-6）。しかしながら、Ａｓは拡散速度が遅
く、深い拡散層の形成が難しいなどから、高耐圧ＩＣな
どのプロセスにおいては、Ｐを用いてエミッタ層を形成
することが望ましい場合も多く、現状でも、Ｐによる拡
散層を形成する半導体装置は多い。
ポーラトランジスタにおいて、エミッタ層からコレクタ
層へのキャリアの注入効率を確保するには、ベース層を
薄くする必要がある。従って、エミッタプッシュ効果に
より、エミッタ層直下のベース層の厚みが厚くなること
は、トランジスタの性能を確保する上において問題であ
る。ｎ+ のエミッタ層を砒素（Ａｓ）を用いて形成する
ことにより、エミッタプッシュ効果を防止できることが
判明している（宮崎等により昭和４５年春季応用物理学
会予稿,31p-F-6）。しかしながら、Ａｓは拡散速度が遅
く、深い拡散層の形成が難しいなどから、高耐圧ＩＣな
どのプロセスにおいては、Ｐを用いてエミッタ層を形成
することが望ましい場合も多く、現状でも、Ｐによる拡
散層を形成する半導体装置は多い。
【０００６】そこで、本発明においては、上記の問題に
鑑みて、種々の条件下でエミッタプッシュ効果の程度を
検証し、エミッタプッシュ効果を制御可能な条件を基
に、Ｐを用いたエミッタ層を有する半導体装置において
も、ベース幅を薄くすることが可能な半導体装置および
その製造方法を提供することを目的としている。
鑑みて、種々の条件下でエミッタプッシュ効果の程度を
検証し、エミッタプッシュ効果を制御可能な条件を基
に、Ｐを用いたエミッタ層を有する半導体装置において
も、ベース幅を薄くすることが可能な半導体装置および
その製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めには、Ｂのベース層を拡散形成した後に、Ｐをイオン
注入により高濃度に導入し、エミッタ層を拡散形成する
ことが有効であることを見出した。すなわち、本発明
は、シリコン半導体基板上に形成されたボロンを含むｐ
型拡散層内に燐をイオン注入した後、熱処理を施して深
さ方向に単調減少する濃度分布を持つｎ型拡散層を得る
半導体装置の製造方法であって、ｎ型拡散層の高濃度領
域側の濃度が熱処理温度における真性キャリア密度より
高くなるような高濃度でイオン注入を施すことを特徴と
している。
めには、Ｂのベース層を拡散形成した後に、Ｐをイオン
注入により高濃度に導入し、エミッタ層を拡散形成する
ことが有効であることを見出した。すなわち、本発明
は、シリコン半導体基板上に形成されたボロンを含むｐ
型拡散層内に燐をイオン注入した後、熱処理を施して深
さ方向に単調減少する濃度分布を持つｎ型拡散層を得る
半導体装置の製造方法であって、ｎ型拡散層の高濃度領
域側の濃度が熱処理温度における真性キャリア密度より
高くなるような高濃度でイオン注入を施すことを特徴と
している。
【０００８】また、熱処理温度が略１１００°Ｃであ
り、高濃度領域の燐総量が略１０１５ａｔｏｍｓ／ｃｍ
２ 以上であるが有効である。
り、高濃度領域の燐総量が略１０１５ａｔｏｍｓ／ｃｍ
２ 以上であるが有効である。
【０００９】
【００１０】
【作用】このように、Ｂにより拡散形成されたｐ型拡散
層上に、Ｐを熱処理温度での真性キャリア密度以上の濃
度領域が形成されるように高濃度でイオン注入すると、
ｐ型拡散層の拡散境界面においてプッシュ効果が抑制さ
れることが判った。そして、ｐ型拡散層を形成する熱処
理温度として１１００°Ｃを採用する場合は、高濃度領
域のＰの総量を１０１５ａｔｏｍｓ／ｃｍ２ 以上とす
ると、プッシュ効果は殆ど見られず、逆に、ｐ型拡散層
の拡散境界面の拡散速度が減少される傾向が見られる。
層上に、Ｐを熱処理温度での真性キャリア密度以上の濃
度領域が形成されるように高濃度でイオン注入すると、
ｐ型拡散層の拡散境界面においてプッシュ効果が抑制さ
れることが判った。そして、ｐ型拡散層を形成する熱処
理温度として１１００°Ｃを採用する場合は、高濃度領
域のＰの総量を１０１５ａｔｏｍｓ／ｃｍ２ 以上とす
ると、プッシュ効果は殆ど見られず、逆に、ｐ型拡散層
の拡散境界面の拡散速度が減少される傾向が見られる。
【００１１】従って、このような製造方法により半導体
装置を製造することにより、ｎ型拡散層直下のｐ型拡散
層の拡散境界面の深さが他の拡散境界面の深さよりも浅
い半導体装置を製造することができる。このような半導
体装置においては、エミッタ層からコレクタ層へのキャ
リアの注入効率を確保することが可能となる。また、プ
ッシュ効果によるベース層の境界面の変動を防止するこ
とができるので、拡散層の接合面を精密に制御すること
が可能となる。このように、本発明に係る製造方法によ
り、性能の良いバイポーラトランジスタ等の半導体装置
を提供することができる。
装置を製造することにより、ｎ型拡散層直下のｐ型拡散
層の拡散境界面の深さが他の拡散境界面の深さよりも浅
い半導体装置を製造することができる。このような半導
体装置においては、エミッタ層からコレクタ層へのキャ
リアの注入効率を確保することが可能となる。また、プ
ッシュ効果によるベース層の境界面の変動を防止するこ
とができるので、拡散層の接合面を精密に制御すること
が可能となる。このように、本発明に係る製造方法によ
り、性能の良いバイポーラトランジスタ等の半導体装置
を提供することができる。
【００１２】
【実施例】以下に図面を参照して本発明の実施例を説明
する。
する。
【００１３】図１に、本発明の実施例の半導体装置にお
けるＰおよびＢの深さ方向の濃度分布を示してある。本
例の半導体装置は、図３に基づき先に説明した半導体装
置と同様のバイポーラトランジスタである。先ず、ｎ型
のコレクタ層２１の表面に初期酸化膜を５０ｎｍ形成
し、Ｂイオンを加速電圧３５ｋＶにて３×１０14ａｔｏ
ｍｓ／ｃｍ2 ドーズする。そして、窒素雰囲気下、１１
００°Ｃにて４００分のベース拡散処理を行い、ベース
層２２を形成する。その後、Ｐを９０ｋＶでイオン注入
し、酸素雰囲気下、１１００°Ｃにて２０分のエミッタ
拡散処理を行い、エミッタ層２３を形成する。この際、
イオン注入するドーズ量を変化させ、エミッタ拡散処理
を行った後の不純物の深さ方向の濃度分布をイオンマイ
クロアナライザ（ＩＭＡ）にて測定し、図１に示す。な
お、ＩＭＡ分析する時の一次イオンの帯電を避けるた
め、半導体装置の表面の酸化膜は、希釈ふっ酸による化
学エッチングを施し、除去している。
けるＰおよびＢの深さ方向の濃度分布を示してある。本
例の半導体装置は、図３に基づき先に説明した半導体装
置と同様のバイポーラトランジスタである。先ず、ｎ型
のコレクタ層２１の表面に初期酸化膜を５０ｎｍ形成
し、Ｂイオンを加速電圧３５ｋＶにて３×１０14ａｔｏ
ｍｓ／ｃｍ2 ドーズする。そして、窒素雰囲気下、１１
００°Ｃにて４００分のベース拡散処理を行い、ベース
層２２を形成する。その後、Ｐを９０ｋＶでイオン注入
し、酸素雰囲気下、１１００°Ｃにて２０分のエミッタ
拡散処理を行い、エミッタ層２３を形成する。この際、
イオン注入するドーズ量を変化させ、エミッタ拡散処理
を行った後の不純物の深さ方向の濃度分布をイオンマイ
クロアナライザ（ＩＭＡ）にて測定し、図１に示す。な
お、ＩＭＡ分析する時の一次イオンの帯電を避けるた
め、半導体装置の表面の酸化膜は、希釈ふっ酸による化
学エッチングを施し、除去している。
【００１４】このようにして測定した不純物の濃度分布
を比較するために、Ｂにおいては、１０16ａｔｏｍｓ／
ｃｍ3 の濃度で規定し、その濃度の深さを拡散深さとす
る。
を比較するために、Ｂにおいては、１０16ａｔｏｍｓ／
ｃｍ3 の濃度で規定し、その濃度の深さを拡散深さとす
る。
【００１５】また、比較するために、Ｐのイオン注入を
行わずに、エミッタ拡散処理と同じ熱処理を行った半導
体装置のＢの深さ方向の濃度分布を測定し、図１に破線
７で示す。
行わずに、エミッタ拡散処理と同じ熱処理を行った半導
体装置のＢの深さ方向の濃度分布を測定し、図１に破線
７で示す。
【００１６】図１の実線８および８’は、Ｐを２×１０
15ａｔｏｍｓ／ｃｍ2 イオン注入した後エミッタ拡散処
理を行った半導体装置のＢおよびＰの深さ方向の濃度分
布を示している。また、１点鎖線９、９’は、Ｐを５×
１０15ａｔｏｍｓ／ｃｍ2 イオン注入した後、２点鎖線
１０、１０’は、Ｐを２×１０16ａｔｏｍｓ／ｃｍ2イ
オン注入した後、エミッタ拡散処理を行った半導体装置
のＢおよびＰの深さ方向の濃度分布を示してある。
15ａｔｏｍｓ／ｃｍ2 イオン注入した後エミッタ拡散処
理を行った半導体装置のＢおよびＰの深さ方向の濃度分
布を示している。また、１点鎖線９、９’は、Ｐを５×
１０15ａｔｏｍｓ／ｃｍ2 イオン注入した後、２点鎖線
１０、１０’は、Ｐを２×１０16ａｔｏｍｓ／ｃｍ2イ
オン注入した後、エミッタ拡散処理を行った半導体装置
のＢおよびＰの深さ方向の濃度分布を示してある。
【００１７】本図にて判るように、ドーズ量（イオン注
入量）が２×１０15ａｔｏｍｓ／ｃｍ2 の装置において
は、実線８に示すようにＢの拡散深さが、Ｐのイオン注
入を行わなかった装置に比べ深く、エミッタプッシュ効
果が見られる。これに対し、Ｐのドーズ量を増やすと、
鎖線９、１０に示すように、Ｐのイオン注入を行わなか
った装置に比べ浅く、エミッタプッシュ効果と逆の現象
が見られる。そして、ドーズ量が増加するに連れて、Ｂ
の拡散深さは浅くなる傾向が見られる。
入量）が２×１０15ａｔｏｍｓ／ｃｍ2 の装置において
は、実線８に示すようにＢの拡散深さが、Ｐのイオン注
入を行わなかった装置に比べ深く、エミッタプッシュ効
果が見られる。これに対し、Ｐのドーズ量を増やすと、
鎖線９、１０に示すように、Ｐのイオン注入を行わなか
った装置に比べ浅く、エミッタプッシュ効果と逆の現象
が見られる。そして、ドーズ量が増加するに連れて、Ｂ
の拡散深さは浅くなる傾向が見られる。
【００１８】エミッタ層のＰの濃度は、ドーズ量を増加
させるに連れて濃度が高くなり、その濃度を以下の表に
示す真性キャリア密度ｎi と比較して見る。
させるに連れて濃度が高くなり、その濃度を以下の表に
示す真性キャリア密度ｎi と比較して見る。
【００１９】
【表１】
【００２０】その結果、本例に示した装置（実線８’、
鎖線９’、１０’）においては、エミッタ層は、Ｐの濃
度が、１１００°Ｃにおける真性キャリア密度（ｎi ＝
１．２×１０19／ｃｍ3 ）以上となっている領域を有し
ていることが判る。
鎖線９’、１０’）においては、エミッタ層は、Ｐの濃
度が、１１００°Ｃにおける真性キャリア密度（ｎi ＝
１．２×１０19／ｃｍ3 ）以上となっている領域を有し
ていることが判る。
【００２１】図２に、１１００°Ｃにおける真性キャリ
ア密度（ｎi ＝１．２×１０19／ｃｍ3 ）以上である領
域１２のＰの総量Ｓと、Ｂの拡散深さとの関係を実線１
３に示してある。本図にて判るように、真性キャリア密
度以上の領域のＰの総量Ｓが増加するに連れて、Ｂの拡
散深さは減少し、エミッタプッシュ効果による押し込み
深さも減少する。そして、Ｐの総量Ｓが１０15ａｔｏｍ
ｓ／ｃｍ2 近傍にて、Ｂの押し込み深さは殆ど無くな
り、エミッタプッシュ効果は見られなくなる。さらに、
Ｐの総量Ｓを上昇させると、従来報告されている現象と
は逆に、Ｂの押し込み深さは負の値をとる。すなわち、
Ｐの総量Ｓが１０15ａｔｏｍｓ／ｃｍ2 を越えると、Ｂ
の拡散深さは、Ｐをイオン注入しなかった半導体装置と
比較し、浅くなる。上記の結果より、イオン注入により
Ｐをシリコン基板中に直接導入し、その濃度をエミッタ
拡散処理における温度の真性キャリア密度以上とするこ
とで、Ｐのイオン注入領域におけるＢの拡散係数を小さ
くでき、深さ方向へのＢの供給を抑えることが可能であ
ることが判る。
ア密度（ｎi ＝１．２×１０19／ｃｍ3 ）以上である領
域１２のＰの総量Ｓと、Ｂの拡散深さとの関係を実線１
３に示してある。本図にて判るように、真性キャリア密
度以上の領域のＰの総量Ｓが増加するに連れて、Ｂの拡
散深さは減少し、エミッタプッシュ効果による押し込み
深さも減少する。そして、Ｐの総量Ｓが１０15ａｔｏｍ
ｓ／ｃｍ2 近傍にて、Ｂの押し込み深さは殆ど無くな
り、エミッタプッシュ効果は見られなくなる。さらに、
Ｐの総量Ｓを上昇させると、従来報告されている現象と
は逆に、Ｂの押し込み深さは負の値をとる。すなわち、
Ｐの総量Ｓが１０15ａｔｏｍｓ／ｃｍ2 を越えると、Ｂ
の拡散深さは、Ｐをイオン注入しなかった半導体装置と
比較し、浅くなる。上記の結果より、イオン注入により
Ｐをシリコン基板中に直接導入し、その濃度をエミッタ
拡散処理における温度の真性キャリア密度以上とするこ
とで、Ｐのイオン注入領域におけるＢの拡散係数を小さ
くでき、深さ方向へのＢの供給を抑えることが可能であ
ることが判る。
【００２２】従って、イオン注入を用いてＰを導入し、
所定の濃度としてエミッタ拡散処理を行うことにより、
従来報告されていたエミッタプッシュ効果を抑制するこ
とが可能である。そして、バイポーラトランジスタなど
において、エミッタ層からのキャリアの注入効率を向上
できない原因となっていたエミッタプッシュ効果による
ベース層の押し込みを排除することができ、Ｐを用いて
キャリア注入効率の良い半導体装置を実現することがで
きる。また、この製造方法により、エミッタプッシュ効
果を抑制して、ｐｎ接合面を精密に制御することができ
る。このため、バイポーラトランジスタに限らず、種々
の半導体装置を精度良く製造することが可能となり、性
能の向上、小形精密な半導体装置の実現など多くの方面
に寄与することができる。
所定の濃度としてエミッタ拡散処理を行うことにより、
従来報告されていたエミッタプッシュ効果を抑制するこ
とが可能である。そして、バイポーラトランジスタなど
において、エミッタ層からのキャリアの注入効率を向上
できない原因となっていたエミッタプッシュ効果による
ベース層の押し込みを排除することができ、Ｐを用いて
キャリア注入効率の良い半導体装置を実現することがで
きる。また、この製造方法により、エミッタプッシュ効
果を抑制して、ｐｎ接合面を精密に制御することができ
る。このため、バイポーラトランジスタに限らず、種々
の半導体装置を精度良く製造することが可能となり、性
能の向上、小形精密な半導体装置の実現など多くの方面
に寄与することができる。
【００２３】さらに、本実施例において、イオン注入の
濃度を上げることにより、従来報告されていたエミッタ
プッシュ効果と逆のベース層の拡散距離が低減される効
果が見出されている。従って、例えばバイポーラトラン
ジスタにおいては、ベース層の厚みを、従来制御可能で
あった値よりさらに薄くすることも可能であり、注入効
率の向上された半導体装置を実現することもできる。こ
のように、本例に示すＰのイオン注入による濃度を所定
の値以上に制御することにより、従来の製造方法と異な
り、ベース層の厚みを自由に制御することが可能とな
る。
濃度を上げることにより、従来報告されていたエミッタ
プッシュ効果と逆のベース層の拡散距離が低減される効
果が見出されている。従って、例えばバイポーラトラン
ジスタにおいては、ベース層の厚みを、従来制御可能で
あった値よりさらに薄くすることも可能であり、注入効
率の向上された半導体装置を実現することもできる。こ
のように、本例に示すＰのイオン注入による濃度を所定
の値以上に制御することにより、従来の製造方法と異な
り、ベース層の厚みを自由に制御することが可能とな
る。
【００２４】
【発明の効果】以上において説明したように、本発明に
係る半導体装置の製造方法においては、ｎ型拡散層の高
濃度領域側の濃度が熱処理温度における真性キャリア密
度より高くなるような高濃度でイオン注入を施すことを
特徴としている。そして、この製造方法により、従来報
告されていたプッシュ効果によるベース層などのｐ型拡
散層の拡散境界面の押し込みを抑制し、拡散境界面の深
さを精密に制御することが可能であることが判る。これ
は、Ｐをイオン注入で、シリコン基板中にエミッタ処理
温度における真性キャリア密度以上の濃度とすることに
より、その高濃度の領域でＢの拡散係数が小さくなるこ
とにより説明できると考えられる。
係る半導体装置の製造方法においては、ｎ型拡散層の高
濃度領域側の濃度が熱処理温度における真性キャリア密
度より高くなるような高濃度でイオン注入を施すことを
特徴としている。そして、この製造方法により、従来報
告されていたプッシュ効果によるベース層などのｐ型拡
散層の拡散境界面の押し込みを抑制し、拡散境界面の深
さを精密に制御することが可能であることが判る。これ
は、Ｐをイオン注入で、シリコン基板中にエミッタ処理
温度における真性キャリア密度以上の濃度とすることに
より、その高濃度の領域でＢの拡散係数が小さくなるこ
とにより説明できると考えられる。
【００２５】そして、本発明においては、上記の高濃度
の領域の濃度を制御することにより、従来報告されてい
たエミッタプッシュ効果と逆に、ｐ型拡散層の拡散境界
面の拡散距離を減少させることも可能である。従って、
本発明に係る製造方法を用いることにより、ベース層の
厚さなどを精密に制御することができ、エミッタ注入効
率を向上可能であるなど、高性能、高信頼性、小形化可
能など種々の機能を有する半導体装置を実現することが
できる。
の領域の濃度を制御することにより、従来報告されてい
たエミッタプッシュ効果と逆に、ｐ型拡散層の拡散境界
面の拡散距離を減少させることも可能である。従って、
本発明に係る製造方法を用いることにより、ベース層の
厚さなどを精密に制御することができ、エミッタ注入効
率を向上可能であるなど、高性能、高信頼性、小形化可
能など種々の機能を有する半導体装置を実現することが
できる。
【図１】本発明に係る製造方法により製造された半導体
装置のＰおよびＢの深さ方向の濃度分布を示すグラフ図
である。
装置のＰおよびＢの深さ方向の濃度分布を示すグラフ図
である。
【図２】図２（ａ）は、Ｐの総量Ｓに対するＢの拡散深
さの関係を示すグラフ図である。図２（ｂ）は、総量Ｓ
の領域を示す説明図である。
さの関係を示すグラフ図である。図２（ｂ）は、総量Ｓ
の領域を示す説明図である。
【図３】２重拡散方法によりバイポーラトランジスタを
製造する過程を示す説明図である。
製造する過程を示す説明図である。
【図４】液相を用いてエミッタ拡散を行った半導体装置
において生ずるエミッタプッシュ効果を示すグラフ図で
ある。
において生ずるエミッタプッシュ効果を示すグラフ図で
ある。
３ ・・・Ｐドープなしでエミッタ拡散処理を行ったＢ
の分布 ４ ・・・Ｐドープしてエミッタ拡散処理を行ったＢの
分布 ５ ・・・液相を用いてＰドープしたエミッタ拡散処理
を行ったＰの分布 ６ ・・・エミッタプッシュ効果 ７ ・・・Ｐドープなしでエミッタ拡散処理を行ったＢ
の分布 ８、９、１０・・・Ｐドープしてエミッタ拡散処理を行
ったＢの分布 ８’、９’、１０’・・・イオン注入を用いてＰドープ
したエミッタ拡散処理を行ったＰの分布 １１・・・１１００°Ｃにおける真性キャリア密度 １２・・・Ｐの総量Ｓ １３・・・Ｐの総量に対するＢの拡散深さ
の分布 ４ ・・・Ｐドープしてエミッタ拡散処理を行ったＢの
分布 ５ ・・・液相を用いてＰドープしたエミッタ拡散処理
を行ったＰの分布 ６ ・・・エミッタプッシュ効果 ７ ・・・Ｐドープなしでエミッタ拡散処理を行ったＢ
の分布 ８、９、１０・・・Ｐドープしてエミッタ拡散処理を行
ったＢの分布 ８’、９’、１０’・・・イオン注入を用いてＰドープ
したエミッタ拡散処理を行ったＰの分布 １１・・・１１００°Ｃにおける真性キャリア密度 １２・・・Ｐの総量Ｓ １３・・・Ｐの総量に対するＢの拡散深さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西澤 正人 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 古森 敏夫 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 長野 恵 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 昭51−64874（ＪＰ，Ａ) 特開 昭47−12867（ＪＰ，Ａ) 特開 昭49−38584（ＪＰ，Ａ) 実開 平２−86130（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/265 H01L 21/331 H01L 29/73
Claims (2)
- 【請求項１】 シリコン半導体基板上に形成されたボロ
ンを含むｐ型拡散層内に燐をイオン注入した後、熱処理
を施して深さ方向に単調減少する濃度分布を持つｎ型拡
散層を得る半導体装置の製造方法において、前記ｎ型拡散層の高濃度領域側の濃度が前記熱処理温度
における真性キャリア密度より高くなるような高濃度で
前記イオン注入を施す ことを特徴とする半導体装置の製
造方法。 - 【請求項２】 請求項１において、前記熱処理温度が略
１１００°Ｃであり、前記高濃度領域の燐総量が略１０
１５ａｔｏｍｓ／ｃｍ２ 以上であることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08532292A JP3211349B2 (ja) | 1992-04-07 | 1992-04-07 | 半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08532292A JP3211349B2 (ja) | 1992-04-07 | 1992-04-07 | 半導体装置、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291171A JPH05291171A (ja) | 1993-11-05 |
| JP3211349B2 true JP3211349B2 (ja) | 2001-09-25 |
Family
ID=13855389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08532292A Expired - Fee Related JP3211349B2 (ja) | 1992-04-07 | 1992-04-07 | 半導体装置、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211349B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007010872A1 (de) * | 2007-03-06 | 2008-09-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Präzisionsbearbeitung von Substraten und dessen Verwendung |
-
1992
- 1992-04-07 JP JP08532292A patent/JP3211349B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291171A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3226613A (en) | High voltage semiconductor device | |
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4357622A (en) | Complementary transistor structure | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| CA1082373A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| US4438556A (en) | Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| EP0852394B1 (en) | Method for making very shallow junctions in silicon devices | |
| EP0365107A2 (en) | Manufacturing method for vertically conductive semiconductor devices | |
| EP0341461B1 (en) | Process for making a bipolar integrated circuit | |
| US3513035A (en) | Semiconductor device process for reducing surface recombination velocity | |
| EP0221742B1 (en) | Integrated circuit fabrication process for forming a bipolar transistor having extrinsic base regions | |
| US3729811A (en) | Methods of manufacturing a semiconductor device | |
| US4755487A (en) | Method for making bipolar transistors using rapid thermal annealing | |
| JP3211349B2 (ja) | 半導体装置、およびその製造方法 | |
| EP0974165B1 (en) | Semiconductor device with a bipolar transistor, and method of manufacturing such a device | |
| JP3001362B2 (ja) | 半導体装置の製造方法 | |
| JP2527628B2 (ja) | 半導体装置の製造方法 | |
| KR0154307B1 (ko) | 반도체장치의 제조방법 | |
| KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH07273127A (ja) | 半導体装置 | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JPH05121345A (ja) | 半導体装置の製造方法 | |
| JPH0330305B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |