JPS6330787B2 - - Google Patents
Info
- Publication number
- JPS6330787B2 JPS6330787B2 JP52056719A JP5671977A JPS6330787B2 JP S6330787 B2 JPS6330787 B2 JP S6330787B2 JP 52056719 A JP52056719 A JP 52056719A JP 5671977 A JP5671977 A JP 5671977A JP S6330787 B2 JPS6330787 B2 JP S6330787B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- film
- silicon
- opposite conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 229920005591 polysilicon Polymers 0.000 description 33
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229960002050 hydrofluoric acid Drugs 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Description
【発明の詳細な説明】
本発明は、酸化膜整合技術を用い、ポリシリコ
ン被膜を電極及び配線として使用する半導体装置
の製造方法に関するものである。
ン被膜を電極及び配線として使用する半導体装置
の製造方法に関するものである。
従来より半導体装置の集積密度を向上する方法
としてポリシリコン膜を一層目の内部配線やトラ
ンジスターの電極として使用する方法が検討され
ている。従来の製造方法、例えば特開昭51−
40866によると、半導体基板上の絶縁膜上および
この絶縁膜に隣接せる活性領域上にモノシランの
熱分解反応によりポリシリコン膜を表面全体に成
長させる。このポリシリコン膜を、シリコン窒化
膜をマスクとして選択的に酸化、分離してポリシ
リコン電極及び配線を形成する。その後、酸化膜
及びシリコン窒化膜をマスクとして不純物添加を
行ないＰ型高濃度領域及びＮ型高濃度領域を形成
することによりトランジスターの製造が行なわれ
ていた。
としてポリシリコン膜を一層目の内部配線やトラ
ンジスターの電極として使用する方法が検討され
ている。従来の製造方法、例えば特開昭51−
40866によると、半導体基板上の絶縁膜上および
この絶縁膜に隣接せる活性領域上にモノシランの
熱分解反応によりポリシリコン膜を表面全体に成
長させる。このポリシリコン膜を、シリコン窒化
膜をマスクとして選択的に酸化、分離してポリシ
リコン電極及び配線を形成する。その後、酸化膜
及びシリコン窒化膜をマスクとして不純物添加を
行ないＰ型高濃度領域及びＮ型高濃度領域を形成
することによりトランジスターの製造が行なわれ
ていた。
しかしながら上記製造方法によるとマスク目合
せのマージン及びポリシリコン膜の選択酸化時の
パターン狭化等によりＮ型高濃度領域とＰ型高濃
度領域の距離が長くなる。その上にポリシリコン
膜の選択酸化時にＰ型領域中の不純物が酸化膜中
に偏析され、表面濃度が低下する。これらのこと
によりベース抵抗が大きくなりトランジスターの
特性を悪くしている。その上にポリシリコン膜の
選択酸化時の熱工程がベースＰ型領域にも加わる
為、容易には浅い接合を作ることができない。従
来の製造方法により無理をしてコレクタ接合を浅
くすると上記の理由によりベース抵抗が大きくな
り過ぎ接合を浅くした利点が生かされないことと
なる。
せのマージン及びポリシリコン膜の選択酸化時の
パターン狭化等によりＮ型高濃度領域とＰ型高濃
度領域の距離が長くなる。その上にポリシリコン
膜の選択酸化時にＰ型領域中の不純物が酸化膜中
に偏析され、表面濃度が低下する。これらのこと
によりベース抵抗が大きくなりトランジスターの
特性を悪くしている。その上にポリシリコン膜の
選択酸化時の熱工程がベースＰ型領域にも加わる
為、容易には浅い接合を作ることができない。従
来の製造方法により無理をしてコレクタ接合を浅
くすると上記の理由によりベース抵抗が大きくな
り過ぎ接合を浅くした利点が生かされないことと
なる。
本発明の目的は上記の欠点を除去し、ポリシリ
コン膜を使用した利点を生かした上で容易に浅い
接合を持つたトランジスターを製造する方法を提
供することにある。
コン膜を使用した利点を生かした上で容易に浅い
接合を持つたトランジスターを製造する方法を提
供することにある。
本発明の原理はポリシリコン膜を成長した後
に、拡散又はイオン注入等によりＰ型不純物の高
濃度領域を形成し、その後にシリコン窒化膜をマ
スクとしてポリシリコン膜を選択的に酸化し、し
かる後に、イオン注入を用いてポリシリコン膜及
び酸化膜を通してシリコン基板に選択的に不純物
を添加してベースＰ型不純物領域を形成すること
にある。
に、拡散又はイオン注入等によりＰ型不純物の高
濃度領域を形成し、その後にシリコン窒化膜をマ
スクとしてポリシリコン膜を選択的に酸化し、し
かる後に、イオン注入を用いてポリシリコン膜及
び酸化膜を通してシリコン基板に選択的に不純物
を添加してベースＰ型不純物領域を形成すること
にある。
本発明の特徴は、一導電型の半導体基板のフイ
ールド絶縁膜に隣接する活性領域上にシリコン膜
を被着させる工程と、前記活性領域の第１の部分
に前記シリコン膜を通して逆導電型の不純物を導
入する工程と、前記第１の部分に導入された不純
物によつて形成された高濃度の第１の逆導電型領
域の端部よりもその底面が前記第１の部分から離
れた形状をもつたシリコン酸化膜を前記第１の部
分の周辺部近傍上の前記シリコン膜を選択的に酸
化することによつて形成する工程と、しかる後に
前記シリコン酸化膜の端に隣接せる前記活性領域
の第２の部分に前記シリコン膜を通して逆導電型
の不純物を導入して、前記シリコン酸化膜の底面
下を延在して前記第１の逆導電型領域に接する第
２の逆導電型領域を形成する工程と、次に前記活
性領域の第２の部分に前記シリコン膜を通して一
導電型の不純物を導入して、前記第２の逆導電型
領域内に、高濃度の前記第１の逆導電型領域に接
しない一導電型の領域を形成する工程とを有する
半導体装置の製造方法にある。
ールド絶縁膜に隣接する活性領域上にシリコン膜
を被着させる工程と、前記活性領域の第１の部分
に前記シリコン膜を通して逆導電型の不純物を導
入する工程と、前記第１の部分に導入された不純
物によつて形成された高濃度の第１の逆導電型領
域の端部よりもその底面が前記第１の部分から離
れた形状をもつたシリコン酸化膜を前記第１の部
分の周辺部近傍上の前記シリコン膜を選択的に酸
化することによつて形成する工程と、しかる後に
前記シリコン酸化膜の端に隣接せる前記活性領域
の第２の部分に前記シリコン膜を通して逆導電型
の不純物を導入して、前記シリコン酸化膜の底面
下を延在して前記第１の逆導電型領域に接する第
２の逆導電型領域を形成する工程と、次に前記活
性領域の第２の部分に前記シリコン膜を通して一
導電型の不純物を導入して、前記第２の逆導電型
領域内に、高濃度の前記第１の逆導電型領域に接
しない一導電型の領域を形成する工程とを有する
半導体装置の製造方法にある。
本発明の方法によればＰ型高濃度領域とエミツ
タＮ型高濃度領域の距離はポリシリコン膜を選択
的に酸化する為のマスクの制約を受けず、又シリ
コン窒化膜のエツチングや、ポリシリコン膜の選
択酸化時の酸化膜の食い込みの影響も受けない。
その上にＰ型不純物領域の不純物が酸化膜中に偏
析されることもない。このようにコレクタ接合深
さ及びベース抵抗はイオン注入条件のみにより任
意に決める事が可能となり、容易に浅いコレクタ
接合を作ることができる。又、エミツタ領域とな
る一導電型の領域（Ｎ型の領域）は外部ベース領
域となる高濃度の第１の逆導電型領域（P+型領
域）と接しないからそれだけ耐圧の高いものとな
る。
タＮ型高濃度領域の距離はポリシリコン膜を選択
的に酸化する為のマスクの制約を受けず、又シリ
コン窒化膜のエツチングや、ポリシリコン膜の選
択酸化時の酸化膜の食い込みの影響も受けない。
その上にＰ型不純物領域の不純物が酸化膜中に偏
析されることもない。このようにコレクタ接合深
さ及びベース抵抗はイオン注入条件のみにより任
意に決める事が可能となり、容易に浅いコレクタ
接合を作ることができる。又、エミツタ領域とな
る一導電型の領域（Ｎ型の領域）は外部ベース領
域となる高濃度の第１の逆導電型領域（P+型領
域）と接しないからそれだけ耐圧の高いものとな
る。
次に本発明を実施例により説明する。
第１図乃至第６図は本発明をNPNトランジス
ターの製造に実施した場合の主な工程における断
面図である。
ターの製造に実施した場合の主な工程における断
面図である。
Ｎ型シリコン基板１１上に熱酸化により酸化膜
１２を約500Å形成し、その上にシランとアンモ
ニアの化学反応を利用してシリコン窒化膜１１を
約1000Å成長する（第１図）。
１２を約500Å形成し、その上にシランとアンモ
ニアの化学反応を利用してシリコン窒化膜１１を
約1000Å成長する（第１図）。
このシリコン窒化膜１３をフオトレジストをマ
スクとしてCF4ガスによるプラズマエツチングに
より選択的に除去する。そしてシリコン窒化膜１
３とシリコン基板１１の高温酸化性雰囲気中での
酸化速度の差を利用してシリコン基板表面に選択
的に埋設酸化膜１２′を形成する。（第２図）。
スクとしてCF4ガスによるプラズマエツチングに
より選択的に除去する。そしてシリコン窒化膜１
３とシリコン基板１１の高温酸化性雰囲気中での
酸化速度の差を利用してシリコン基板表面に選択
的に埋設酸化膜１２′を形成する。（第２図）。
しかる後にシリコン窒化膜１３、シリコン酸化
膜１２をそれぞれ熱リン酸、バツフアードフツ酸
により除去し、シリコン基板表面にシラン
（SiH4）の熱分解反応を用いて約3000Åのポリシ
リコン被膜１４を形成する。その後にフオトレジ
スト１５をマスクとしてホウ素原子のイオン注入
を行ないＰ型高濃度不純物添加領域１６を形成す
る。この時のイオン注入条件は打込エネルギー
100KeVでドーズ量1.5×1015イオン／cm3程度のも
ので十分であり、この条件で、打込直後で、表面
層抵抗80Ω／□、P+型領域１６の接合深さはポ
リシリコン膜表面より約1μｍとなる（第３図）。
膜１２をそれぞれ熱リン酸、バツフアードフツ酸
により除去し、シリコン基板表面にシラン
（SiH4）の熱分解反応を用いて約3000Åのポリシ
リコン被膜１４を形成する。その後にフオトレジ
スト１５をマスクとしてホウ素原子のイオン注入
を行ないＰ型高濃度不純物添加領域１６を形成す
る。この時のイオン注入条件は打込エネルギー
100KeVでドーズ量1.5×1015イオン／cm3程度のも
ので十分であり、この条件で、打込直後で、表面
層抵抗80Ω／□、P+型領域１６の接合深さはポ
リシリコン膜表面より約1μｍとなる（第３図）。
次に、再びシランとアンモニアの熱化学反応に
よりシリコン窒化膜１３′を約1500Å成長させる。
このシリコン窒化膜１３′をフオトレジストをマ
スクとしてプラズマエツチングにより選択的に除
去する。その後にシリコン窒化膜１３′とポリシ
リコン膜１４の高温酸化性雰囲気中での酸化速度
の差を利用してポリシリコン膜１４を部分的にシ
リコン基板に達するシリコン酸化膜１２″に変え
る。この時ポリシリコン膜より変換したシリコン
酸化膜１２″は体積増加してポリシリコン膜１４
表面よりも約4000Å盛りあがる。このポリシリコ
ン膜１４表面より上に盛りあがつた酸化膜のみを
バツフアードフツ酸により除去し、ポリシリコン
１４表面とシリコン酸化膜表面の段差を無くす
る。又、酸化時に前記P+型領域にも熱が加わる
為、その接合深さは約1.5μｍとなる（第４図）。
よりシリコン窒化膜１３′を約1500Å成長させる。
このシリコン窒化膜１３′をフオトレジストをマ
スクとしてプラズマエツチングにより選択的に除
去する。その後にシリコン窒化膜１３′とポリシ
リコン膜１４の高温酸化性雰囲気中での酸化速度
の差を利用してポリシリコン膜１４を部分的にシ
リコン基板に達するシリコン酸化膜１２″に変え
る。この時ポリシリコン膜より変換したシリコン
酸化膜１２″は体積増加してポリシリコン膜１４
表面よりも約4000Å盛りあがる。このポリシリコ
ン膜１４表面より上に盛りあがつた酸化膜のみを
バツフアードフツ酸により除去し、ポリシリコン
１４表面とシリコン酸化膜表面の段差を無くす
る。又、酸化時に前記P+型領域にも熱が加わる
為、その接合深さは約1.5μｍとなる（第４図）。
次に、フオトレジストをマスクとしてエミツタ
領域表面１９のシリコン窒化膜をエツチングによ
り除去し、その後に再び写真食刻工程を行ない、
フオトレジスト１５′を形成する。このフオトレ
ジスト１５′をマスクとして、ポリシリコン膜１
４及び酸化膜１２″を通して、ホウ素のイオン注
入を行ないベースＰ型不純物添加領域１７を形成
する。この時の注入条件は打込エネルギー
100KeV、ドーズ量１×1014イオン／cm3程度が適
切である。この条件の時、打込まれたホウ素の分
布のピーク値はシリコン中で約0.3μｍ、酸化膜中
で約0.31μｍとほぼ同一である事により、ポリシ
リコン膜１４及び酸化膜１２″下でのシリコン基
板１１中のＰ型領域１７の接合深さもほとんど同
じとなる。そして、その接合深さはポリシリコン
膜とシリコン基板の界面より約0.3μｍとなる（第
５図）。
領域表面１９のシリコン窒化膜をエツチングによ
り除去し、その後に再び写真食刻工程を行ない、
フオトレジスト１５′を形成する。このフオトレ
ジスト１５′をマスクとして、ポリシリコン膜１
４及び酸化膜１２″を通して、ホウ素のイオン注
入を行ないベースＰ型不純物添加領域１７を形成
する。この時の注入条件は打込エネルギー
100KeV、ドーズ量１×1014イオン／cm3程度が適
切である。この条件の時、打込まれたホウ素の分
布のピーク値はシリコン中で約0.3μｍ、酸化膜中
で約0.31μｍとほぼ同一である事により、ポリシ
リコン膜１４及び酸化膜１２″下でのシリコン基
板１１中のＰ型領域１７の接合深さもほとんど同
じとなる。そして、その接合深さはポリシリコン
膜とシリコン基板の界面より約0.3μｍとなる（第
５図）。
次に、シリコン窒化膜１３′及び酸化膜１２″を
マスクとしてリン拡散を行ないｎ型高濃度不純物
添加領域即ちエミツタ領域１８を形成しトランジ
スター製造が完了する。図に示してあるように、
このエミツタ領域１８は真性ベース領域（活性ベ
ース領域）１７内のみに形成され、高濃度の外部
ベース領域（グラフトベース領域）１６には接し
ていないから、エミツタ−ベース間の耐圧がそれ
だけ高いものとなる。コレクタ部のポリシリコン
膜にはエミツタ部のリン拡散時に同時にリンが拡
散される様にする（第６図）。
マスクとしてリン拡散を行ないｎ型高濃度不純物
添加領域即ちエミツタ領域１８を形成しトランジ
スター製造が完了する。図に示してあるように、
このエミツタ領域１８は真性ベース領域（活性ベ
ース領域）１７内のみに形成され、高濃度の外部
ベース領域（グラフトベース領域）１６には接し
ていないから、エミツタ−ベース間の耐圧がそれ
だけ高いものとなる。コレクタ部のポリシリコン
膜にはエミツタ部のリン拡散時に同時にリンが拡
散される様にする（第６図）。
上記実施例の説明はNPNトランジスタについ
て行つたが、本発明の方法はPNPトランジスタ
その他の半導体装置に適用できることは勿論であ
る。
て行つたが、本発明の方法はPNPトランジスタ
その他の半導体装置に適用できることは勿論であ
る。
以上詳細に説明したように、本発明はポリシリ
コン膜を被着させ、シリコン窒化膜を利用して既
設ポリシリコン膜を選択的に酸化する前に、低抵
抗率の外部ベース領域を形成し、ポリシリコン膜
の選択酸化後にイオン注入等を用いてポリシリコ
ン膜及び酸化膜を通して半導体基板中に不純物添
加を行ない、浅い真性ベース領域を前記両膜の下
面に接して設ける半導体装置の製造方法である。
これによりポリシリコン膜を電極及び配線として
使用した利点を十分生かした上で接合が浅くベー
ス抵抗の低い高速の半導体装置を製造することが
可能である。
コン膜を被着させ、シリコン窒化膜を利用して既
設ポリシリコン膜を選択的に酸化する前に、低抵
抗率の外部ベース領域を形成し、ポリシリコン膜
の選択酸化後にイオン注入等を用いてポリシリコ
ン膜及び酸化膜を通して半導体基板中に不純物添
加を行ない、浅い真性ベース領域を前記両膜の下
面に接して設ける半導体装置の製造方法である。
これによりポリシリコン膜を電極及び配線として
使用した利点を十分生かした上で接合が浅くベー
ス抵抗の低い高速の半導体装置を製造することが
可能である。
第１図乃至第６図は本発明をNPNトランジス
タの製造に実施した場合の主な工程における断面
図である。 １１……ｎ型シリコン基板、１２，１２′，１
２″……シリコン酸化膜、１３，１３′，１３″…
…シリコン窒化膜、１４……ポリシリコン、１
５，１５′……フオトレジスト、１６……P+型領
域、１７……Ｐ型領域、１８……n+領域、１９
……エミツタポリシリコン電極表面。
タの製造に実施した場合の主な工程における断面
図である。 １１……ｎ型シリコン基板、１２，１２′，１
２″……シリコン酸化膜、１３，１３′，１３″…
…シリコン窒化膜、１４……ポリシリコン、１
５，１５′……フオトレジスト、１６……P+型領
域、１７……Ｐ型領域、１８……n+領域、１９
……エミツタポリシリコン電極表面。
Claims (1)
- １ 一導電型の半導体基板のフイールド絶縁膜に
隣接する活性領域上にシリコン膜を被着させる工
程と、前記活性領域の第１の部分に前記シリコン
膜を通して逆導電型の不純物を導入する工程と、
前記第１の部分に導入された不純物によつて形成
された高濃度の第１の逆導電型領域の端部よりも
その底面が前記第１の部分から離れた形状をもつ
たシリコン酸化膜を前記第１の部分の周辺部近傍
上の前記シリコン膜を選択的に酸化することによ
つて形成する工程と、しかる後に前記シリコン酸
化膜の端に隣接せる前記活性領域の第２の部分に
前記シリコン膜を通して逆導電型の不純物を導入
して、前記シリコン酸化膜の底面下を延在して前
記第１の逆導電型領域に接する第２の逆導電型領
域を形成する工程と、次に前記活性領域の第２の
部分に前記シリコン膜を通して一導電型の不純物
を導入して、前記第２の逆導電型領域内に、高濃
度の前記第１の逆導電型領域に接しない一導電型
の領域を形成する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5671977A JPS53141591A (en) | 1977-05-16 | 1977-05-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5671977A JPS53141591A (en) | 1977-05-16 | 1977-05-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53141591A JPS53141591A (en) | 1978-12-09 |
| JPS6330787B2 true JPS6330787B2 (ja) | 1988-06-21 |
Family
ID=13035286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5671977A Granted JPS53141591A (en) | 1977-05-16 | 1977-05-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53141591A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518387U (ja) * | 1978-07-25 | 1980-02-05 | ||
| JPS5530807A (en) * | 1978-08-25 | 1980-03-04 | Hitachi Ltd | Producing method of semiconductor device |
| JPS5763856A (en) * | 1980-10-07 | 1982-04-17 | Oki Electric Ind Co Ltd | Preparationof semiconductor element |
| JPS58106865A (ja) * | 1981-12-19 | 1983-06-25 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135705A (ja) * | 1984-07-26 | 1986-02-20 | 株式会社富士トレーラー製作所 | 整畦機の盛土装置 |
-
1977
- 1977-05-16 JP JP5671977A patent/JPS53141591A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135705A (ja) * | 1984-07-26 | 1986-02-20 | 株式会社富士トレーラー製作所 | 整畦機の盛土装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53141591A (en) | 1978-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| US4583106A (en) | Fabrication methods for high performance lateral bipolar transistors | |
| EP0137905B1 (en) | Method for making lateral bipolar transistors | |
| JPS6148784B2 (ja) | ||
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0052198B1 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
| US4151006A (en) | Method of manufacturing a semiconductor device | |
| JPS625349B2 (ja) | ||
| JPS6330787B2 (ja) | ||
| KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0358172B2 (ja) | ||
| JPS5854502B2 (ja) | 半導体装置の製造方法 | |
| JPS58206158A (ja) | 半導体装置の製造方法 | |
| JP3083542B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPH0658911B2 (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS59161067A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH03215944A (ja) | 半導体装置の製造方法 | |
| JPS59147458A (ja) | 外部ベ−スをもつバイポ−ラ型半導体装置の製造方法 | |
| JPH0817181B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02246223A (ja) | 半導体装置の製造方法 | |
| JPH0485936A (ja) | 半導体装置の製造方法 | |
| JPH06291127A (ja) | 半導体装置 |