JPS59147458A - 外部ベ−スをもつバイポ−ラ型半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、外部ベースをもつバイポーラ型半導体装置
の製造技術、特に高速化が要求される。メモリ等を量産
する」二で有効な技術に関するものである。

［背景技術］ 一般に、ランダム・アクセス・メモリのようなバイポー
ラ型半導体装置については、高集積化に加えてデバイス
の高速化が重要な技術課題となっている。この技術課題
を解決するには、１〜ランジスタの遮断周波数ｆ丁を上
げるとともに、ベース抵抗ｒｂｂ・を下げることが主と
して必要である。

このような要求に応える技術の一つとしゼ、外部ベース
をもつトランジスタ構造、すなわち、素子形成領域内に
表面からエミッタ、ベース、コレクタの順に配置され、
しかもエミッタの周囲に前記ベースよりも不純物濃度が
高くかつ深い接合をもつ外部ベース（以下、エミッタ直
下のベース部分よりも不純物濃度が高くかつ深い接合を
もつ外部ベースを単に外部ベースという。）を備えた構
造が考えられている。

この構造のものでは、エミッタ直下のベース部分とエミ
ッタ周囲の外部ベースとは、不純物濃度および接合深さ
が互いにそれぞれ異なる。したがって、それを得るには
、画部分を別個に形成することを要する。通常、イオン
打込み法によってまずエミッタ直下のベース部分を形成
し、た後、エミッタ上を覆う新たなマスクを別に形成し
て外部ベースのためのイオン打込みを行なうという方法
を　□採る。前記マスクは、イオン打込み後に除去しな
ければならない。

このように、外部ベースを備えた構造では、外部ベース
を備えないものに比べて処理の工程数も多くかつ複雑と
なる。

［発明の目的］ この発明の目的は、外部ベースをもち、高速化に適した
デバイスを、プロセスを複雑化させることなく製造しう
る技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、この明細書の記述および添伺図面から明らかになるで
あろう。

［発明の概要］ この出願におい゛て開示される発明のうち、代表的なも
のの概要を簡単に説明すれば、下記のとおりである。

すなわち、この発明にあっては、エミッタ電極の下地層
をなす特定の半導体膜、たとえば多結晶シリコンを前記
外部ベース形成りためのマスクとして用いることによっ
て、外部ベースを自己整合的に形成し工程を増加させる
ことなく外部ベースをもつバイポーラ型半導体装置を得
ることができる。前記半導体膜はエミッタの拡散源とな
りうる材料からなり、デバイスの完成後においてもデバ
イスの一部、すなわちエミッタ電極のド地層として残る
ものである。

［実施例］ 以下、この発明の一実施例を添付図面を参照しながら説
明する。

（第１図を参照して） この図は良く知られた酸化膜アイソレーションにより電
気的に分離された素子形成領域（活性領域）の断面構造
を示している。それに示すように、アイソレーションま
では従来と同様に処理される。

アイソレーションを終えた段階では、Ｐ型のシリコン半
導体基板１−の−面にＮ型のエピタキシャル成長シリコ
ン半導体層２があり、その半導体層２は側面が選択酸化
による酸化シリコン等の誘電体３によって、底面がＮ＋
型の埋込み層４と半導体基板１とのＰＮ接合によってそ
れぞれ電気的に　□分離されている。そうした半導体Ｍ
２のうち、領域２　＜”３がベース形成領域、領域２１
．）がコレクタ取出し用の領域である。

（第２図を参照して） アイソレーシミンを終えた後、熱酸化によって、Ｎ型の
エピタキシャル成長半導体層２の表面に厚さ５０〜＋０
０ｎｍ稈度の蕾いシリコン酸化膜（絶縁膜）５を形成す
る。そして、ホ１−レジス１−をマスクにして、領域２
ａにＰ型のボロンイオンを、また領域２　＋：）にＮ型
のリンイオンをそれぞれ導入するごとによって、■〕型
のベース領域６およびＮ＋型のコレクタ取出し部７をそ
れぞれ形成する。これにはイオン打込み法が適当であり
、各不純物イオンは薄いシリコン酸化膜５を通して打込
まれる。

したがって、Ｍいシリコン酸化膜５はイオン打込みによ
る物理的ダメージ防止膜として機能する。

（第３図を参照して） 次に、薄いシリコン酸化膜５に対し、通常のホトリソグ
ラフィ技術によってエミッタ拡散穴８のパターニングを
行なってから、表面全体に厚さ１００〜３５Ｏｎ、ｍ程
度多結晶シリコン９を化学的気相成長法によって堆積す
る。この堆積後、多結晶シリコン９中にエミッタ拡散用
のＮ型の不純物、たとえばヒ素イオンを導入する。そし
て、窒素雰囲気中で熱処理を行なうことによって多結晶
シリコン９からの拡散によりＮ＋型のエミッタ領域１０
を形成する。

（第４図を参照して） その後、ホトリソグラフィ技術によってエミッタ］−〇
上にのみ多結晶シリコン９を残し、残した多結晶シリコ
ン９をマスクにして、イオン打込みによりＰ型の不純物
たとえばボロンイオンをシリコン酸化＠５を通して導入
し外部ベース］−１を形成する。この外部ベース１−１
は、前述したとオ９リベース抵抗ｒｂ１．・を低減する
ためのものであるため、前記ベース６よりも高濃度に、
たとえば１桁程度高い不純物濃度にする。その結果、外
部ベース１−１の接合はベース６のそれよりも必然的に
深くなるが、外部ベース１−１とべ一人６とを別個に形
成しているので、エミッタ１−０直下のベース６部分の
接合深さを浅くすることができ、遮断周波数１′丁を高
くすることができる。なお、この外部ベース１１の形成
時に、図示しない抵抗を同時に形成する。こともできる
。

こうした後、良く知られた方法でリンシリグー１〜ガラ
ス膜等のパシベーシミン膜１−２を全面に堆積し、さら
にエミッタ、ベースおよびコレクタ取出し部の窓あけを
行ない、電極および配線をなすアルミニウムＷｉ］−３
を形成する。エミッタ６の部分のアルミニウム層１３の
下には下地層として多結晶シリコン９が介在するので、
アルミニウムが半導体層２中にくい込むことが防止でき
、エミッタ６のシャロー化に有利である。

［他の実施例］ 前記実施例では、エミッタ拡散穴８をベース６を形成し
てから窓あけしているが、それを逆の順序にすることも
できる。そうすれば、いわゆるバードヘッドの部分にお
いてエミッタ拡散穴８がたとえ拡がろうとも、ベースと
エミッタとの各拡散の起点を同一にすることができるの
で、図面上紙面に対して直交する方向にエミッタをウォ
ールド構造になしうる。

また、前記多結晶シリコン９のような、エミッタの拡散
源となりうる半導体膜をエミッタＪ−ＯＪ：。

にのみ選択的に堆積する方法として、選択的エピタキシ
ャル成長法を用いることもできる。

［効果］ この発明によれば、エミッタ拡散源および電極下地層と
しての半導体ｌＩ＠９を外部ベース１．１形成のための
マスクとして用いるようにしているので、外部ベースｔ
　１を自己整合的に形成することができ、したがって工
程を増加させることなく外部ベースをもつデバイスを得
ることができる。

以上この発明者によってなされた発明を実施例に基づき
具体的に説明したが、この発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

［利用分野］ この発明は外部ベースをもつバイポーラ型半導休装置の
製法として広範に利用できるが、特に高速化が要求され
るメモリ等の量産技術として用いることによって大きな
効果を得ることができる。

【図面の簡単な説明】

第１−図〜第４図はこの発明の一実施例を工程順に示す
断面図である。 １−・・・半導体基板、２・・・半導体層、３・・・誘
電体、４・・・埋込み層、５・・・絶縁膜（シリコン酸
化膜）、６・・・ベース、７・・・コレクタ取出し部、
８・・・エミッタ拡散力、９・・・半導体膜（多結晶シ
リコン）、］−〇・・・エミッタ、１１−・・・外部ベ
ース、１２・・・パシベーション膜、１３・・・電極お
よび配線をなす層。 第　　１　　図

Claims (1)

1. 【特許請求の範囲】 １、’ｌ′：導体基板の一面にそれとは逆導電形の半導
   体層があり、この半導体層は側面が誘電体によって、底
   面が埋込み層と前記基板とのＰＮ接合によってそれぞれ
   電気的に分離され、電気的に分離された前記半導体層の
   領域内に、表面からエミッタ、ベース、コレクタの順に
   配置され、しかも前記エミッタの周囲に前記ベースより
   も不純物濃度が高くかつ深い接合をもつ外部ベースを備
   えた１〜ランジスタを次のよ°うな（Δ）〜（Ｆ）の各
   ］１程を経て形成することを特徴とする外部ベースをも
   つバイポーラ型半導体装置の製造方法。 （Δ）前記電気的な分離のためのアイソレーション工程
   の終了後、前記半導体基板−面の半導体層の表面を被う
   絶縁膜を通してベースを形成する工程。 （’３　）　前記アイソレーション工程の終了後であっ
   て、前記ベースの形成の前あるいは後において、前記絶
   縁膜にエミッタ拡散のためのパターニングを行なう工程
   。 （Ｃ）（Ｂ）工程によってパターニングさり、たエミッ
   タ拡散穴の部分に、エミッタの拡散源となりつる半導体
   膜を堆積する工程。 （Ｄ）（Ｃ）工程における前記半導体膜を通して前記半
   導体層側に不純物を拡散させることによって、前記エミ
   ッタを形成する］二程。 （Ｅ）前記半導体膜を不純物導入に対するマスクとして
   、前記外部ベースを形成する工程。 （Ｆ）（Ｅ）工程後、前記半導体膜をエミッタ電極の一
   ド地層として各電極および配線を形成するコニ程。 ２、前記した半導体基板、半導体層および半導体膜の各
   材料はシリコンである特許請求の範囲第１項に記載の製
   造方法。 ３、前記絶縁膜はシリコン酸化膜である特許請求の範囲
   第２項に記載の製造方法。 ４、前記（Ｃ）工程において、前記半導体膜を部分的に
   堆積する方法として、化学的気相成長法によって堆積し
   たものを、ホ１〜リソグラフィ技術によって選択的にエ
   ツチングする方法を用いる特許請求の範囲第１項に記載
   の製造方法。 ５、前記（Ｃ）工程において、前記半導体膜を部分的に
   堆積する方法として、選択的エピタキシャル成長法を用
   いる特許請求の範囲第１項に記載の製造方法。 ６、前記（Ｅ）工程における外部ベースの形成は、抵抗
   形成のためのイオン打込みと同時に行なう特許請求の範
   囲第１−項に記載の製造方法。