JPS63204648A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS63204648A JPS63204648A JP3634487A JP3634487A JPS63204648A JP S63204648 A JPS63204648 A JP S63204648A JP 3634487 A JP3634487 A JP 3634487A JP 3634487 A JP3634487 A JP 3634487A JP S63204648 A JPS63204648 A JP S63204648A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- region
- transistor
- substrate
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 4
- 239000002019 doping agent Substances 0.000 abstract 3
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
従来は多結晶珪素(ポリSi)層からのベース、エミッ
タ拡散によりウォールドエミッタトランジスタ(Wal
led Emitter Transistor)を形
成する場合、同一ポリSi層からベース、エミッタ拡散
を行っていた。この場合は、とくに高い電流増幅率のト
ランジスタではコレクタ、エミッタ間のリークが起こる
ことがあった。そこで拡散源のポリSt層を2層にして
ベース、エミッタ領域を形成する両不純物をそれぞれ別
々の層内にトープし、異種不純物の存在する位置を明確
に離すことによって、上記のリークを防止するようにし
た方法を提起する。
タ拡散によりウォールドエミッタトランジスタ(Wal
led Emitter Transistor)を形
成する場合、同一ポリSi層からベース、エミッタ拡散
を行っていた。この場合は、とくに高い電流増幅率のト
ランジスタではコレクタ、エミッタ間のリークが起こる
ことがあった。そこで拡散源のポリSt層を2層にして
ベース、エミッタ領域を形成する両不純物をそれぞれ別
々の層内にトープし、異種不純物の存在する位置を明確
に離すことによって、上記のリークを防止するようにし
た方法を提起する。
本発明はバイポーラトランジスタの製造方法、とくに高
速のウォールドエミッタトランジスタの製造方法に関す
る。
速のウォールドエミッタトランジスタの製造方法に関す
る。
半導体デバイスの高速化の要求より、バイポーラトラン
ジスタにおいては活性領域(真性動作領域)以外の面積
を低減することが要求され、そのため、エミッタ領域の
2方、または3方が絶縁層の壁により画定されたウォー
ルドエミッタトランジスタが使用されている。
ジスタにおいては活性領域(真性動作領域)以外の面積
を低減することが要求され、そのため、エミッタ領域の
2方、または3方が絶縁層の壁により画定されたウォー
ルドエミッタトランジスタが使用されている。
第3図は従来例による製造工程を示す断面図である。
図において、半導体基板としてn型珪素(n −S i
)基板1を用い、この上に二酸化珪素(Si(hll
?J 2 ヲ被着し、トランジスタの活性領域を開口す
る。
)基板1を用い、この上に二酸化珪素(Si(hll
?J 2 ヲ被着し、トランジスタの活性領域を開口す
る。
気相成長(CVD)法により、開口部を覆ってn−5i
基板1上全面に厚さ1000〜3000人のポリSi層
3を成長する。
基板1上全面に厚さ1000〜3000人のポリSi層
3を成長する。
つぎに、ポリSi層3にベース形成用の不純物として硼
素イオン(B゛)を注入する。
素イオン(B゛)を注入する。
B゛注大レンジaは深さ方向のイオンの分布の中心であ
る。
る。
つぎに、基板全面にレジストを被着し、活性領域を開口
したレジストパターンの注入マスクを形成して、ポリS
t層3にエミッタ形成用の不純物として砒素イオン(A
s”)を注入する。
したレジストパターンの注入マスクを形成して、ポリS
t層3にエミッタ形成用の不純物として砒素イオン(A
s”)を注入する。
As+のレンジはbで表される。
その後レジストを除去し、窒素(N2)中で900”C
130分のエミッタドライブを行う。
130分のエミッタドライブを行う。
この加熱処理により、ポリSi層3に注入されたイオン
は活性化され、BおよびAsはSi基板1中に拡散して
ベース領域IB、エミッタ領域IEを形成する。
は活性化され、BおよびAsはSi基板1中に拡散して
ベース領域IB、エミッタ領域IEを形成する。
最後に、配線と同時にポリSi層3をパターニングして
活性領域の開口部より大きく残す。
活性領域の開口部より大きく残す。
また、製造工程中の特性のモニタを行いたい場合は、ポ
リSi層3のパターニングはエミッタドライブの前で行
えばよい。
リSi層3のパターニングはエミッタドライブの前で行
えばよい。
上記の工程において、拡散フロントは弯曲することと、
それぞれのイオンの分布の幅が大きいことから、異種拡
散源の距離(B”のレンジaとAs”のレンジbの差C
)を大きくできないことがら、第3図のようにエミッタ
ーベース接合がポリ5iF3中に形成され、リークの原
因となる場合があった。
それぞれのイオンの分布の幅が大きいことから、異種拡
散源の距離(B”のレンジaとAs”のレンジbの差C
)を大きくできないことがら、第3図のようにエミッタ
ーベース接合がポリ5iF3中に形成され、リークの原
因となる場合があった。
上記問題点の解決は、半導体基板上に一導電型多結晶珪
素層と他導電型多結晶珪素層を順次形成し、加熱処理に
よりこれらの層内の両溝電型不純物を、該半導体基板の
形成しようとするトランジスタの活性領域に拡散して−
4電型ベース領域と他導電型エミッタ領域を形成する工
程を含む本発明によるバイポーラトランジスタの製造方
法により達成される。
素層と他導電型多結晶珪素層を順次形成し、加熱処理に
よりこれらの層内の両溝電型不純物を、該半導体基板の
形成しようとするトランジスタの活性領域に拡散して−
4電型ベース領域と他導電型エミッタ領域を形成する工
程を含む本発明によるバイポーラトランジスタの製造方
法により達成される。
本発明は同一ポリSi層を異種不純物の拡散源とする代
わりに、それぞれに異種不純物をドープしたポリSi層
を2層用いることにより、それぞれの拡散源の分布幅を
狭くし、異種拡散源間の距離を大きくして、エミッター
ベース接合を基板内に形成されるように制御してリーク
の発生を抑制するものである。
わりに、それぞれに異種不純物をドープしたポリSi層
を2層用いることにより、それぞれの拡散源の分布幅を
狭くし、異種拡散源間の距離を大きくして、エミッター
ベース接合を基板内に形成されるように制御してリーク
の発生を抑制するものである。
面図である。
第1図(1)において、半導体基板としてn−3i基板
1を用い、この上に5tozJWzを被着し、トランジ
スタの活性領域を開口する。
1を用い、この上に5tozJWzを被着し、トランジ
スタの活性領域を開口する。
CVD法により、開口部を覆って基板全面に厚さ100
0〜2000人のポリSi層3Δを成長する。
0〜2000人のポリSi層3Δを成長する。
つぎに、ポリSi層3Aにベース形成用の不純物として
B゛を注入する。
B゛を注入する。
B゛の注入条件はエネルギ25 KeV 、ドーズ量I
E14〜5ε14cm−”である。
E14〜5ε14cm−”である。
第1図(2)において、CVD法により、開口部を覆っ
て基板全面に厚さ1000〜2000人のポリSi層3
Bを成長する。
て基板全面に厚さ1000〜2000人のポリSi層3
Bを成長する。
つぎに、基板全面にレジストを被着し、活性領域の開口
部より僅かに小さく開口してレジストパターン4を形成
して、これを注入マスクにしてポリSi層3Bにエミッ
タ形成用の不純物として八S゛を注入する。
部より僅かに小さく開口してレジストパターン4を形成
して、これを注入マスクにしてポリSi層3Bにエミッ
タ形成用の不純物として八S゛を注入する。
^S+の注入条件はエネルギ40 KeV 、ドーズ量
5B15〜5E16cm−2である。
5B15〜5E16cm−2である。
上記のレジストマスクの開口部を活性領域の開口部より
僅かに小さくしたのは、活性領域の界面でAsがベース
領域に入らないようにするためである。
僅かに小さくしたのは、活性領域の界面でAsがベース
領域に入らないようにするためである。
第1図(3)において、レジストを除去し、N2中で9
00℃、30分のエミッタドライブを行う。
00℃、30分のエミッタドライブを行う。
この加熱処理により、ポリSi層3^、3Bに注入され
たイオンは活性化され、Bおよび^SはSi基板1中に
拡散してベース領域IB、エミッタ領域IEを形成する
。
たイオンは活性化され、Bおよび^SはSi基板1中に
拡散してベース領域IB、エミッタ領域IEを形成する
。
最後に、配線と同時にポリSi層3A、3Bをパターニ
ングして活性領域の開口部より大きく残す。
ングして活性領域の開口部より大きく残す。
また、従来例と同様に製造工程中の特性のモニタを行い
たい場合は、ポリSi層3^、3Bのパターニングはエ
ミッタドライブの前で行えばよい。
たい場合は、ポリSi層3^、3Bのパターニングはエ
ミッタドライブの前で行えばよい。
以上の工程により、異種拡散源間の距@dを制御性よく
大きく形成することができる。
大きく形成することができる。
第2図(1)、(2)は本発明を用いたバイポーラトラ
ンジスタの断面図と平面図である。
ンジスタの断面図と平面図である。
図は、3方が絶縁層の壁で囲まれたうオールドエミッタ
トランジスタである。
トランジスタである。
図において、Si基板11上のトランジスタ形成領域に
n°型の埋込層12が形成され、埋込層12を覆って基
板全面にコレクタ領域となAn−Si層1がエピタキシ
ャル成長されている。
n°型の埋込層12が形成され、埋込層12を覆って基
板全面にコレクタ領域となAn−Si層1がエピタキシ
ャル成長されている。
この場合、n−5i層1は第1図のn−Si基板に相当
する。
する。
トランジスタの活性領域を画定するフィールド絶縁層の
Sin、層13の内側に第1図の工程により形成された
ベース領域IBおよびエミッタ領域IEと、p゛型のベ
ースコンタクト領域14が形成されている。
Sin、層13の内側に第1図の工程により形成された
ベース領域IBおよびエミッタ領域IEと、p゛型のベ
ースコンタクト領域14が形成されている。
また、n゛型の埋込層12はn+型のコレクタコンタク
ト領域15により基板表面に引き出されている。
ト領域15により基板表面に引き出されている。
基板表面に被着されたSin、層2を開口してポリ5i
iii3A、 3Bよりなる各電極が形成されている。
iii3A、 3Bよりなる各電極が形成されている。
エミッタ領域IE上にエミッタ電極Eが、p゛型のベー
スコンタクト領域14上にベース電極Bが、n゛型のコ
レクタコンタクト領域15上にコレクタ電極Cが形成さ
れている。
スコンタクト領域14上にベース電極Bが、n゛型のコ
レクタコンタクト領域15上にコレクタ電極Cが形成さ
れている。
以上詳細に説明したように本発明によれば、エミッター
ベース接合がポリSi層中に形成されることなく、リー
クの発生を抑制できる。
ベース接合がポリSi層中に形成されることなく、リー
クの発生を抑制できる。
従って、高速ウォールドエミッタトランジスタを歩留よ
く製造でき、かつその信頼性を向上することができる。
く製造でき、かつその信頼性を向上することができる。
第1図(1)〜(3)は本発明による製造工程を示す断
面図、 第2図(1)、(2)は本発明を用いたバイポーラトラ
ンジスタの断面図と平面図、 第3図は従来例による製造工程を示す断面図である。 図において、 1は半導体基板でn−3t基板、またはn−Si層、I
Bはベース領域、 1Bはエミッタ領域、 2はSin2層、 3.3^、3BはポリSi層、 11はSi基板、 12はn゛型の埋込層、 13はフィールド絶縁層のSiO□層、14はp+型の
ベースコンタクト領域、15はn0型のコレクタコンタ
クト領域p”rI 7芥元゛明の9呈ち爪ブ断面図 や1図 だ 声光明1ζr9う〉ジ°7りつ断面1図と平面1図矛2
0 ユ 暖末分IQ吋よゴ図 矛予図
面図、 第2図(1)、(2)は本発明を用いたバイポーラトラ
ンジスタの断面図と平面図、 第3図は従来例による製造工程を示す断面図である。 図において、 1は半導体基板でn−3t基板、またはn−Si層、I
Bはベース領域、 1Bはエミッタ領域、 2はSin2層、 3.3^、3BはポリSi層、 11はSi基板、 12はn゛型の埋込層、 13はフィールド絶縁層のSiO□層、14はp+型の
ベースコンタクト領域、15はn0型のコレクタコンタ
クト領域p”rI 7芥元゛明の9呈ち爪ブ断面図 や1図 だ 声光明1ζr9う〉ジ°7りつ断面1図と平面1図矛2
0 ユ 暖末分IQ吋よゴ図 矛予図
Claims (1)
- 半導体基板上に一導電型多結晶珪素層と他導電型多結
晶珪素層を順次形成し、加熱処理によりこれらの層内の
両導電型不純物を、該半導体基板の形成しようとするト
ランジスタの活性領域に拡散して一導電型ベース領域と
他導電型エミッタ領域を形成する工程を含むことを特徴
とするバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62036344A JPH0695521B2 (ja) | 1987-02-19 | 1987-02-19 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62036344A JPH0695521B2 (ja) | 1987-02-19 | 1987-02-19 | バイポ−ラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63204648A true JPS63204648A (ja) | 1988-08-24 |
JPH0695521B2 JPH0695521B2 (ja) | 1994-11-24 |
Family
ID=12467216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62036344A Expired - Lifetime JPH0695521B2 (ja) | 1987-02-19 | 1987-02-19 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0695521B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429325A (ja) * | 1989-12-21 | 1992-01-31 | Philips Gloeilampenfab:Nv | 半導体デバイス製造方法 |
US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
KR100505622B1 (ko) * | 1999-01-11 | 2005-08-04 | 삼성전자주식회사 | 바이폴라 트랜지스터의 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4874787A (ja) * | 1971-12-29 | 1973-10-08 | ||
JPS5154365A (en) * | 1974-11-06 | 1976-05-13 | Mitsubishi Electric Corp | Handotaisochino seizohoho |
-
1987
- 1987-02-19 JP JP62036344A patent/JPH0695521B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4874787A (ja) * | 1971-12-29 | 1973-10-08 | ||
JPS5154365A (en) * | 1974-11-06 | 1976-05-13 | Mitsubishi Electric Corp | Handotaisochino seizohoho |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429325A (ja) * | 1989-12-21 | 1992-01-31 | Philips Gloeilampenfab:Nv | 半導体デバイス製造方法 |
US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
KR100505622B1 (ko) * | 1999-01-11 | 2005-08-04 | 삼성전자주식회사 | 바이폴라 트랜지스터의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH0695521B2 (ja) | 1994-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
JPS62155553A (ja) | バイポ−ラ・トランジスタとcmosトランジスタの同時製造方法 | |
JPS6347963A (ja) | 集積回路とその製造方法 | |
JPS62155552A (ja) | バイポ−ラ・トランジスタとcmosトランジスタの同時製造方法 | |
KR0169266B1 (ko) | 고속 바이폴라 트랜지스터의 제조방법 | |
JPH0541385A (ja) | 半導体装置とその製造方法 | |
KR950001146B1 (ko) | 폴리실리콘 자체 정렬 바이폴라 장치 및 이의 제조 방법 | |
JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 | |
JPH10256407A (ja) | 半導体装置及びその製造方法 | |
JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
JPH0433343A (ja) | バイポーラ型半導体装置およびその製造方法 | |
KR940004257B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
JPH0621077A (ja) | 半導体装置およびその製造方法 | |
JP4213298B2 (ja) | 半導体装置の製造方法 | |
JP2892436B2 (ja) | 半導体装置の製造方法 | |
JPH0474434A (ja) | Bi―CMOS集積回路の製造方法 | |
JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
JPS5987856A (ja) | 半導体装置の製造方法 | |
JPS63226065A (ja) | 半導体装置の製造方法 | |
JPS61139057A (ja) | 半導体集積回路装置の製造方法 | |
JPH0485936A (ja) | 半導体装置の製造方法 | |
JPH0750306A (ja) | バイポーラトランジスタの製造方法 | |
JPS6346769A (ja) | 半導体装置の製造方法 |