JPH0433343A - バイポーラ型半導体装置およびその製造方法 - Google Patents

バイポーラ型半導体装置およびその製造方法

Info

Publication number
JPH0433343A
JPH0433343A JP2138320A JP13832090A JPH0433343A JP H0433343 A JPH0433343 A JP H0433343A JP 2138320 A JP2138320 A JP 2138320A JP 13832090 A JP13832090 A JP 13832090A JP H0433343 A JPH0433343 A JP H0433343A
Authority
JP
Japan
Prior art keywords
region
conductivity type
oxide film
oxidation
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2138320A
Other languages
English (en)
Inventor
Masahiko Shinosawa
正彦 篠澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2138320A priority Critical patent/JPH0433343A/ja
Priority to US07/704,369 priority patent/US5091323A/en
Publication of JPH0433343A publication Critical patent/JPH0433343A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、高集積・高速動作が可能なバイポーラ型半
導体装置およびその製造方法に関するものである。
（従来の技術） 半導体集積回路装置の用途として、特に高速動作を必要
とする分野では、一般にＥＣＬ／ＣＭＬ系のバイポーラ
型半導体集積回路装置が用いられる。
ＥＣＬ／ＣＭＬ系回路装置において、論理振幅を一定と
した場合には、回路装置を構成する素子や配線の寄生容
量およびトランジスタのベース抵抗ならびに電流利得帯
域幅積によって回路の動作速度が決定される。
寄生容量は低減することが必要であるカベ特に動作速度
への寄与が大きいトランジスタのへ一部・コレクタ闇接
合容量を低減するために、多結晶シリコンを用いてベー
ス電極を素子領域の外部に引き出し、ベース面積を縮小
する方法がある。
また、多結晶シリコン抵抗および金属配線を厚い分離酸
化膜上に形成して配線容量を低減する方法が一般に採用
される。
一方、ベース抵抗も低減する必要がある。これには、不
活性ベース層を低抵抗化すると共に可能な限りエミンク
に近接させ、また、エミツタ幅を細くしてエミッタ直下
の活性ベース層の抵抗を減少させることが考えられる。
また、電流利得帯域幅積は大きくすることが必要である
。これは、エミッタ直下およびベース接合を浅接合化す
ると共に、コレクタのエピタキシャル層を薄くすること
が有効である。
これらの事項を実現することを目的として提案された従
来技術として、特開昭６３−１０７１６７号公報に開示
された製造方法を説明する。
第４図（Ａ）〜（Ｆ）は上記製造方法を説明するための
工程断面図である。
まず第４図（Ａ）に示すように、Ｐ−型シリコン基板４
０１にＮ゛型埋込層４０２を形成した後、その上にＮ−
型エピタキシャル層を形成し、これに分離酸化膜４０３
を形成することにより、残存エピタキシャル層からなる
コレクタ領域４０４およびコレクタ取出し領域４０５を
形成する。その後、コレクタ取出し領域４０５に高濃度
のリン拡散を行って、これをＮ″頭域た後、全面に多結
晶シリコン４０６を堆積させ、その上にシリコン窒化膜
４０７ａ、４０７ｂを形成する。
次に、シリコン窒化膜４０７ａ、４０７ｂをマスクとし
て多結晶シリコン４０６の選択酸化を行い、第４図（Ｂ
）に示すように多結晶シリコン酸化膜４０８ａ、４０８
ｂ、４０８ｃを得る。これにより多結晶シリコン４０６
は、ベースの引出し電極としての多結晶シリコン４０６
ａ、４０６ｂとなる。続いて、この多結晶シリコン４０
６ａ４０６ｂ中に硼素をイオン注入する。
次に、エミッタ形成領域およびコレクタ取出し部の多結
晶シリコン酸化膜４０８ｂ、４０８ｃを第４図（Ｃ）に
示すように除去し、コレクタ領域４０４の一部表面およ
び多結晶シリコン４０６ａ。
４０６ｂの端部ならびにコレクタ取出し領域４０５の表
面を露出させる。そして、それら露出面にシリコン酸化
１１！４０９ａ、４０９ｂを形成する。この時、多結晶
シリコン４０６ａ、４０６ｂから硼素がコレクタ領域４
０４に拡散し、高濃度不活性ベース４１０が形成される
。
次に、前記多結晶シリコン酸化膜４０８ｂを除去した部
分（以下酸化膜除去部分という）からシリコン酸化膜４
０９ａを通して硼素をイオン注入し、アニールすること
により、第４図（Ｄ）に示すように高濃度不活性ベース
４１０に延在する活性　５ベース４１１をコレクタ領域
４０４内に形成する。
その後、同図のように全面にＣＶＤＩ！４１２を被着す
る。
次に、ＣＶＤ膜４１２とシリコン酸化膜４０９ａ４０９
ｂを反応性イオンエツチングを用いてエツチングするこ
とにより、第４図（Ｅ）に示すようにコレクタ取出し領
域４０５の表面を再度露出させ、かつ前記多結晶シリコ
ン酸化膜４０８ｂを除去した酸化膜除去部分においては
、該除去部分の側壁部にＣＶＤ膜４１２とシリコン酸化
膜４０９ａが残ることにより、当該除去部による開口部
より小さいエミッタ形成用開口部を形成する。
次に、砒素ドープ多結晶シリコン４１３を全面に形成し
た後、これをパターニングし、第４図（Ｆ）に示すよう
にコレクタ取出し領域４０５上および前記エミッタ形成
用開口部を形成したエミッタ形成領域部分にのみ多結晶
シリコン４１３を残す。その後、この残存多結晶シリコ
ン４１３上にシリコン酸化膜４１４を形成する。この時
、エミ・７タ形成領域部分の砒素ドープ多結晶シリコン
４１３から砒素が拡散されて同第４図（Ｆ）に示すよう
にエミッタ４１５が活性ベース４１１内に形成される。
その後、同第４図（Ｆ）に示すようにシリコン酸化膜４
１４とシリコン窒化膜４０７ａ、４０７ｂにコンタクト
ホールを開口し、金属配線４１６ａ４１６ｂ、４１６ｃ
、４１６ｄを形成することにより素子形成を終了する。
以上の方法によれば、活性ベース４１１及びエミッタ４
１５の浅接合化並びにエミツタ幅の微細化を実現できる
。また、ベース・コレクタ間接合容量も低減することが
可能となり、トランジスタの高速動作性能を改善できる
。
（発明が解決しようとする課題） しかるに、１託従来の製造方法では、ベース・コレクタ
間接合面積のある程度の縮小、それによるベース・コレ
クタ間接合容量のある程度の低減が可能であるが、活性
ベース４１１の周囲に広く存在している不活性ベース４
１０もコレクタ領域４０４に接する素子構造となるので
、ベース・コレクタ間接合面積およびベース・コレクタ
間接合容量の大幅な縮小、低減は不可能であった。
この不活性ベース部分のコレクタとの接合容量を小さく
し、ひいてはベース・コレクタ間接合容量を小さくする
ためには、コレクタ側の不純物濃度を小さくすることが
効果的である。ところが、コレクタ側の不純物濃度が小
さいと、カーク効果が生し、ｆ流利得帯域幅禎が大きく
ならない。さらに、コレクタ側の抵抗が大きくなるため
、同様に電流利得帯域幅積が向上しない。
それゆえ、従来の製造方法は、より一層の高速性能の要
求に応えることができなかった。
この発明は上記の点に鑑みなされたもので、より高性能
な素子を実現できるバイポーラ型半導体装置およびその
製造方法を提供することを目的とする。
（課題を解決するための手段） この発明では、不活性ベースの底面に酸化膜を形成する
ことにより、不活性ベースとコレクタの接合を排除する
。
また、ベースの引出し電極である選択エピタキシャル層
を延長するように、多結晶半導体による導体パターンを
セルファラインで形成する。
（作　用） 不活性ベースの底面に酸化膜を形成して、不活性ベース
とコレクタの接合を排除すれば、ベース、コレクタ間接
合面積が大幅に縮小され、へ−ス・コレクタ間接合容量
が大幅に低減される。したがって、接合容量を小さくす
るためにコレクタの不純物濃度を低くすることも不要と
なり、不純物濃度を高められる。
また、ベースの引出し電極である選択エピタキシャル層
を延長するように、多結晶半導体による導体パターンを
セルファラインで形成すれば、素子形成領域であり、か
つコレクタ領域である半導体基体の単結晶島領域の幅を
広くしなくても、該領域の中央部で設けられる金属配線
のエミッタコンタクト部と、金属配線のベースコンタク
ト部との距離を、該ベースコンタクト部を前記導体パタ
ーン上で設けることにより離すことができる。単結晶島
領域の幅を広くする必要がなければ、コレクタ・基板間
接合面積・コレクタ・基板間接合容量の縮小、低減を図
ることができる。金属配線のエミッタコンタクト部と金
属配線のベースコンタクト部を離すことは、これらコン
タクト部用のコンタクトホールと金属配線形成時のマス
ク合わせ余裕を考慮すると、必要なことである。
（実施例） 以下この発明の実施例を図面を参照して詳細に説明する
。
第１図（Ａ）〜（Ｇ）はこの発明の第１の実施例を示す
工程断面図である。最初にこの第１の実施例について説
明する。
まず第１図（Ａ）に示すように、Ｐ−型シリコン基板１
０１にＮ゛型埋込層１０２を形成した後、その上にＮ−
型エピタキシャル層を形成し、これに分離酸化膜１０３
を形成することにより、残存エピタキシャル層からなる
コレクタ領域１０４およびコレクタ取出し領域１ｏ５（
単結晶島領域）を形成する。その後、コレクタ取出し領
域１０５に高濃度にリン拡散を行って、これをＮ″領域
した後、コレクタ領域１０４およびコレクタ取出し領域
１０５の表面に約２００人厚のシリコン酸化膜（図示せ
ず）を形成し、さらに全面に５０００〜１００００人厚
の窒化シリコン人工ｏ６（耐酸化性膜）を生成させる。
次いで、ホトリソグラフィ技術を用いてレジストパター
ンを形成し、それをマスクとして窒化シリコン膜１０６
をエンチングすることにより、第１図（Ｂ）に示すよう
にコレクタ領域１０４上の中央部と、コレクタ取出し領
域１０５上に窒化シリコン膜パターン１０６ａ、１０６
ｂ　（耐酸化性膜の島）を形成する。
次いで、窒化シリコン膜パターン１０６ａをマスクとし
て、０゛（酸素）を２００ＫｅＶ程度の加速エネルギー
でコレクタ領域１０４にイオン注入する。ドーズ量は１
．２　Ｘ　１０”ｃｍ−”とする。次に、１１５０°Ｃ
，２時間のアニールを行うことによって、コレクタ領域
１０４の０°が打込まれた領域を第１図（Ｃ）に示すよ
うにシリコン酸化膜１０７（第１の酸化膜）にする。本
条件では、コレクタ領域１０４の表面から約１５０ｏ人
下のコレクタ領域１０４内に約３８００人工のシリコン
酸化膜１０７が形成される。また、窒化シリコン膜パタ
ーン１０６ａの直下の領域は、窒化シリコン膜パターン
１０６ｂで覆われたコレクタ取出し領域１０５とともに
、窒化シリコン膜パターン１０６ａ１０６ｂがイオン打
込みのマスクとなるためシリコン酸化膜は形成されない
、シリコン酸化膜１０７は、コレクタ領域１０４内の周
辺部に形成されることになる。
次に、コレクタ領域１０４表面の薄い露出シリコン酸化
Ｗａ（図示せず）を除去した後、前記０゛の導入で形成
したシリコン酸化膜１０７の上のコレクタ領域１０４（
単結晶シリコン層）からシリコンの選択エピタキシャル
成長を行うことにより、第１図（Ｄ）に示すように、コ
レクタ領域１０４上に、周囲に引出されて、かつ前記窒
化シリコン膜パターン１０６ａ上の一部まで覆って選択
エピタキシャル層１０８を成長させる。ここで、窒化シ
リコン膜パターン１０６ａ上を覆う部分は、分離酸化膜
１０３上に引出された部分と同様に横方向固相成長によ
りされるわけであるが、第１図（Ｄ）の断面図で見て左
右の選択エピタキシャル層が前記横方向固相成長により
前記窒化シリコン膜パタ−ン１０６ａ上で互いに接触す
ることのないようにする。窒化シリコン膜パターン１０
６ａ上での左右の選択エピタキシャル層間の間隔は、将
来エミツタ幅を決定する要因の一つとなるため、トラン
ジスタ性能に重大な影響を及ぼす。
次に、熱酸化法を用いて選択エピタキシャル層１０８の
表面を第１図（Ｅ）に示すようにシリコン酸化膜１０９
（第２の酸化ｗＡ）にする。そして、このシリコン酸化
膜１０９を通して選択エピタキシャル層１０８にＢ”　
（硼素）をイオン注入する。
このとき、窒化シリコン膜パターンｌ０６ａ。
１０６ｂの直下の領域は、窒化シリコン膜パターン１０
６ａ、１０６ｂがイオン打込みのマスクとなるためＢ１
が打込まれない。
次に、シリコン酸化膜１０９と分離酸化膜１０３をマス
クとして窒化シリコン膜のエンチングを行うことにより
、窒化シリコン膜パターン１０６ｂを第１図（Ｆ）に示
すように除去するとともに、窒化シリコン膜パターン１
０６ａには中央部に開口部１１０を形成し、その底部に
コレクタ領域１０４の表面（この表面には薄いシリコン
酸化膜（図示せず）が残っている）を露出させる。
その後、窒化シリコン膜パターン１０６ｂの除去により
露出したコレクタ取出し領域１０５部分をホトリソグラ
フィ技術を用いてレジストで覆った上で、前記開口部１
１０を通してコレクタ領域１０４の中央部表面部分にＢ
゛を打込み、該表面部分にＰ型頭域１１１（第２導電型
の第１領域）を活性ベースとして形成する。
次に、開口部１１０底部のＰ型頭域１１１表面およびコ
レクタ取出し領域１０５の表面から薄いシリコン酸化膜
（図示せず）を除去した後、全面に多結晶シリコンを堆
積させる。そして、この多結晶シリコン中にＡｓ”（砒
素）をイオン注入した後、この多結晶シリコンを公知の
ホトリソグラフィ技術を用いてバターニングすることに
より、第１図（Ｇ）に示すようにエミッタ電極多結晶シ
リコン１１２およびコレクタ電極多結晶シリコン１１３
を形成する。ここで、エミッタ電極多結晶シリコン１１
２は、開口部１１０を埋め、かつ周囲のシリコン酸化膜
１０９上に一部被さるように形成される。一方、コレク
タ電極多結晶シリコン１１３は、コレクタ取出し領域１
０５上に周囲の分Ｈ＃化膜１０３上に広がって形成され
る。
その後、熱処理を行って、エミッタ電極多結晶シリコン
１１２から砒素をＰ要領域１１１中に拡散させることに
より、前記第１図（Ｇ）に示すように、Ｐ型頭域１１１
内にＮ゛型領領域１１４第１導電型領域）をエミッタと
して形成する。この時、選択エピタキシャル層１０８か
ら硼素が、シリコン酸化［１０７より上のコレクタ領域
１０４に拡散するので、その部分のコレクタ領域１０４
が、前記Ｐ型頭域１１１に接続される不活性ベースとし
てのＰ型頭域１１５（第２導電型の第２領域）となる。
次に、同第１図（Ｃ）で示すように、エミッタ電極多結
晶シリコン１１２およびコレクタ電極多結晶シリコン１
１３を覆うようにシリコン酸化膜１１６を形成する。そ
して、このシリコン酸化膜１１６とシリコン酸化膜１０
９にコンタクトホール１１７を開け、さらにそのコンタ
クトホール１１７を通して前記選択エピタキシャル贅１
ｏ８ユミノタ電極多結晶シリコン１１２．コレクタ電極
多結晶シリコン１１３に接続されるベース金属配線１１
８ａ、エミツタ金属配線１１８ｂ　コレクタ金属配線１
１８ｃを形成する。
以上でＰ型頭域１１５（不活性ベース）の底面がシリコ
ン酸化膜１０７に接し、Ｐ型頭域１１５とコレクタ領域
１０４の接合（不活性ベースとコレクタの接合）が排除
されたバイポーラ型半導体装置が完成する。この装置に
よれば、不活性へ一部とコレクタの接合を排除できたこ
とにより、ベース・コレクタ間接合面積を大幅に縮小で
き、ベース・コレクタ間接合容量を大幅に低減できる。
また、ベース・コレクタ間接合容量を大幅に低減できた
ことにより、コレクタ領域１０４の不純物濃度は高くで
き、よってカーク効果の抑制およびコレクタ側の抵抗の
低減が可能となるので、電流利得帯域幅積を向上できる
。これらにより、第１の実施例によれば、高速動作性能
を改善できる。
なお、以上の第１の実施例では、０゛（酸素）をイオン
注入する際に、マスクとして窒化シリコン膜パターン１
０６ａを用いたが、この窒化シリコン膜パターン１０６
ａを形成する際のマスク材としてのレジストパターンを
残留させて、それをマスクとして前記０゛のイオン注入
を行ってもよい。
また、選択エピタキシャル層１０８には、その表面にシ
リコン酸化膜１０９を形成した後、そのシリコン酸化膜
１０９を通して硼素をイオン注入したが、選択エピタキ
シャル層１０８の成長時に同時に不純物をドープさせる
ようにしてもよい。これらの点は、後述する第２．第３
の実施例においても採用可能である。
ところで、上記第１の実施例において、コンタクトホー
ル１１７と金属配線１１８ａ、１１８ｂ１１８ｃを形成
する際のマスク合わせ余裕を考慮すると、エミッタコン
タクト部（エミッタ金属配線１１８ｂがエミッタ電極多
結晶シリコン１１２に接する部分）とベースコンタクト
部（ベース金属配線１１８ａが選択エピタキシャル層１
０８に接する部分）間の距離は離れていることが望まし
い。そのためには、選択エピタキシャル層１０８を分離
酸化膜１０３上に横方向成長で長く引出して、ベースコ
ンタクト部をエミッタコンタクト部から離して形成する
ことが考えられるが、選択エピタキシャル層１０日を分
離酸化ｌ１１０３上に横方向成長で長く引出すというこ
とは、同機方向成長により選択エピタキシャル層１０８
が窒化シリコン膜パターン１０６ａ上を必要以上に覆う
ことになるので（第１図（Ｄ））　、エミツタ幅を所定
幅に決定できなくなる。そこで、第１の実施例では、コ
レクタ領域１０４の幅を広げて、その中央部のエミッタ
コンタクト部と、分離酸化膜１０３上でのベースコンタ
クト部間の距離を広げるほかないが、コレクタ領域１０
４の幅を広げるということは、コレクタ・基板間接合面
積が広くなり、コレクタ・基板間接合容量が増大し、Ｅ
ＣＬ回路の低電流側での動作速度に大きく影響する。し
たがって、第１の実施例は、ベース・コレクタ間接合容
量の低減による主に高電流側での動作速度の改善は充分
であるが、低電流側での動作速度の大きな改善は期待で
きない。
低電流側での動作速度の改善も図ったのが、以下に説明
する第２．第３の実施例である。第２第３の実施例では
、ベースの引出し電極である選択エピタキシャル層を延
長するように、多結晶半導体による導体パターンをセル
ファラインで形成する。この導体パターンを形成すれば
、コレクタ領域の幅を広くしなくても、ベースコンタク
ト部を前記導体パターン上で設けることにより、咳ベー
スコンタクト部とエミッタコンタクト部間の距離を広げ
ることができる。以下第２．第３の実施例を詳述する。
最初に第２図を参照して第２の実施例について説明する
。
第２の実施例では、まず第２図（Ａ）に示すように、Ｐ
−型シリコン基板１０１にＮ゛型埋込層１０２を形成し
た後、その上にＮ−型エピタキシャル層を形成し、これ
に分離酸化膜１０３を形成することにより、残存エピタ
キシャル層からなるコレクタ領域１０４およびコレクタ
取出し領域１０５（単結晶島領域）を形成する。その後
、コレクタ取出し領域１０５に高濃度にリン拡散を行っ
て、これをＮ　−領域にした後、コレクタ領域１０４お
よびコレクタ取出し領域１０５の表面に約２００人工の
シリコン酸化膜（１示せず）を形成し、さらに全面に５
０００〜１００００人厚の窒化シリコン人工０６（耐酸
化性膜）を生成させる。
次いで、ホトリソグラフィ技術を用いてレジストパター
ンを形成し、それをマスクとして窒化シリコンＭ１０６
をエツチングすることにより、第２図（Ｂ）に示すよう
にコレクタ領域１０４上の中央部と、コレクタ取出し領
域１０５上に窒化シリコン膜パターン１０６ａ、１０６
ｂ（耐酸化性膜の島）を形成する。
次いで、窒化シリコン膜パターン１０６ａをマスクとし
て、０゛（酸素）を２００ＫｅＶ程度の加速工フルギー
でコレクタ領域１０４にイオン注入する。ドーズ量は１
．２　Ｘ　１０”Ｃ１１４とする０次に、１１５０°Ｃ
，２時間のアニールを行うことによって、コレクタ領域
１０４の０゛が打込まれた領域を第２図（Ｃ）に示すよ
うにシリコン酸化膜１０７（第１の酸化１１１ｊ）にす
る。本条件では、コレクタ領域１０４の表面から約１５
００人下のコレクタ領域１０４内に約１５００人下のシ
リコン酸化膜１０７が形成される。また、窒化シリコン
膜パターン１０６ａの直下の領域は、窒化シリコン膜パ
ターン１０６ｂで覆われたコレクタ取出し領域１０５と
ともに、窒化シリコン膜パターン１０６ａ。
１０６ｂがイオン打込みのマスクとなるためシリコン酸
化膜は形成されない。シリコン酸化膜１０７は、コレク
タ領域１０４内の周辺部に形成されることになる。
次に、コレクタ領域１０４表面の薄い露出シリコン酸化
ｌｌ！（図示せず）を除去した後、前記０゛の導入で形
成したシリコン酸化１１９１０７の上のコレクタ領域１
０４（単結晶シリコン層）からシリコンの選択エピタキ
シャル成長を行うことにより、第２図（Ｄ）に示すよう
に、コレクタ領域１０４上に、周囲に引出されて、かつ
前記窒化シリコン膜パターン１０６ａ上の一部まで覆っ
て選択エピタキシャル層１０８を成長させる。ここで、
窒化シリコン膜パターン１０６ａ上を覆う部分は、分離
酸化膜１０３上に引出された部分と同様に横方向固相成
長により形成されるわけであるが、第２図（Ｄ）の断面
図で見て左右の選択エビタキンヤル層が前記横方向固相
成長により前記窒化シリコン膜パターン１０６ａ上で互
いに接触することのないようにする。窒化シリコン膜パ
ターン１０６ａ上での左右の選択エピタキシャル層間の
間隔は、将来エミツタ幅を決定する要因の一つとなるた
め、トランジスタ性能に重大な影響を及ぼす。
次に、熱酸化法を用いて選択エピタキシャル層１０日の
表面を第２図（Ｅ）に示すようにシリコン酸化膜１０９
（第２の酸化膜）にする。そして、このシリコン酸化膜
１０９を通して選択エピタキシャル層１０８に８”（硼
素）をイオン注入する。
このとき、窒化シリコン膜パターン１０６ａ。
１０６ｂの直下の領域は、窒化シリコン膜パターン１０
６ａ、１０６ｂがイオン打込みのマスクとなるためＢｏ
が打込まれない。
次に、シリコン酸化Ｉｌ！１０９と分Ｍ酸化膜１０３を
マスクとして窒化ソリコン膜のエツチングを行うことに
より、窒化シリコン膜パターン１０６ｂを第２図（Ｆ）
に示、すように除去するとともに、窒化シリコン膜パタ
ーン１０６ａには中央部に開口部１１０を形成し、その
底部にコレクタ領域１０４の表面（この表面には薄いシ
リコン酸化ＩＩ（図示せず）が残っている）を露出させ
る。
その後、窒化シリコン膜パターン１０６ｂの除去により
露出したコレクタ取出し領域１０５部分をホトリソグラ
フィ技術を用いてレジストで覆った上で、前記開口部１
１０を通してコレクタ領域１０４の中央部表面部分にＢ
ｏを打込み、該表面部分にＰ壁領域１１１（第２導電型
の第１領域）を活性ベースとして形成する。
次に、開口部１１０底部のＰ型頭域１１１表面およびコ
レクタ取出し領域１０５の表面から薄いシリコン酸化膜
（図示せず）を除去した後、全面に多結晶シリコンを堆
積させる。そして、この多結晶シリコン中にＡｓ”（砒
素）をイオン注入した後、この多結晶シリコンを公知の
ホトリソグラフィ技術を用いてパターニングすることに
より、第２図（Ｇ）に示すようにエミッタ電極多結晶シ
リコン１１２（多結晶半導体のパターン）およびコレク
タ電極多結晶シリコン１１３を形成する。ここで、エミ
ッタ電極多結晶ノリコン＋１２は、開口部＋１０を埋め
、かつ周囲のシリコン酸化膜１０９上に一部被さるよう
ζこ形成される。一方、コレクタ電極多結晶シリコン１
１３は、コレクタ取出し領域１０５上に周囲の分離酸化
膜１０３上に広がって形成される。ここまでの工程はす
べて第１の実施例と同一である。
次に、シリコン酸化膜１０９でエミ・ツタ電極多結晶ン
リコン１１２で覆われていない部分を第２図（）（）に
示すように除去し、選択エピタキシャル層１０８を露出
さセる。
続いて、第２図（Ｔ）に示すように多結晶シリコン２０
１　（多結晶半導体層）を全面に被着し、熱処理を加え
ることにより、エミンタ電極多結晶シリコン１１２及び
コレクタ電極多結晶シリコン１１３から多結晶シリコン
２０１に砒素を拡散させる。この時、砒素の拡散は、多
結晶シリコン２０１のうち、エミッタ電極多結晶シリコ
ン１１２およびコレクタ電極多結晶シリコン１１３に重
なる部分およびその近辺の多結晶シリコン２０１ａに対
して行われるようにし、それ以外の多結晶ソリコン２０
１ｂに対しては砒素が拡散されないようにする。
次に、多結晶シリコン２０１のエツチングを行う。この
エツチングは、平行平板電極のドライ・エツチャーを用
い、ガスはＣＣＩ　４　：　４　ＣＯ／　ｍｉｎ、　Ｏ
ｚ　：１　ｃｃ　／　ｎ＋ｉｎ、　Ｈｅ　：　１０　ｃ
ｃ　／　ｍｉｎで、真空度０．３Ｔｏｒｒ、パワー４０
Ｗの条件で行うことにより、Ａｓ１度が４　×ｌ　Ｑ　
Ｚ　Ｏｃａｎ　−３の多結晶シリコンのエツチング速度
がノンドープの多結晶シリコンのエツチング速度より約
１０倍大きくなるため、多結晶シリコン２０１のうち砒
素でドープされた多結晶シリコン２０１ａのみエツチン
グされる。したがって、エツチング後は、第２図（Ｊ）
で示すように、多結晶シリコン２０１ｂがエミフタ・コ
レクタ電極多結晶シリコン１１２．１１３から切り離さ
れ、かつこの多結晶シリコン２０１ｂが選択エピタキシ
ャル層１０８から延在する導体パターン２０２として残
ることになる。
次に、例えばＣＶＤ法を用いて第２図（Ｋ）に示すよう
に全面にシリコン酸化膜２０３を形成する。
そして、このシリコン酸化膜２０３を通して多結晶シリ
コン導体パターン２０２中にＰ型の不純物、例えばＢ”
　（硼素）を導入する。それから、熱処理を行うことに
より、エミッタ電極多結晶シリコン１１２からＰ型頭域
１１１に砒素を拡散させて、該Ｐ型頭域１１１内にＮ°
型領領域１１４第１導電型領域）をエミッタとして形成
する。このとき、選択エピタキシャル層１０８から硼素
が、シリコン酸化膜１０７より上のコレクタ領域１０４
に拡散するので、その部分のコレクタ領域１０４が、前
記Ｐ型頭域１１１に接続される不活性ベースとしてのＰ
壁領域１１５（第２導電型の第２　ＳＪＩ域）となる。
続いて、シリコン酸化膜２０３に、エミッタ電極多結晶
シリコン１１２．導体パターン２０２およびコレクタ電
極多結晶シリコン１１３上で第２図（Ｌ）に示すように
コンタクトホール１１７を開ける。さらにそのコンタク
トホール１１７を通してエミ、り電極多結晶シリコン１
１２．導体パターン２０２およびコレクタ電極多結晶シ
リコン１１３に接続されるエミッタ金属配線１１８ｂ。
ベース金属配線１１８ａ、　コレクタ金属配線１１８ｃ
を形成する。この時、金属配線１１８ａ〜１１８Ｃを形
成する前に、エミッタ電極多結晶シリコン１１２．多結
晶シリコン導体パターン２０２　コレクタ電極多結晶シ
リコン１１３の表面をシリサイド化しておくことも可能
である。
以上により、セルファラインで多結晶シリコンの導体パ
ターン２０２を形成して、該導体パターン２０２上でベ
ース金属配線１１８ａとのコンタクトをとることにより
、コレクタ領域１０４の幅を広くとらなくてもエミッタ
コンタクト部とベースコンタクト部間の距離を離すこと
ができたバイポーラ型半導体装置が完成する。勿論この
装置でもシリコン酸化膜１０７により不活性ベースとコ
レクタの接合が排除されている。
次に同様の装置を得る第３の実施例を第３図を参照して
説明する。
第３の実施例では、まず第３１１ｆｆｌ（Ａ）に示すよ
うに、Ｐ−型シリコン基板３０１にＮ°°埋込層３０２
を形成した後、全面にＮ゛型エピタキシャル層３０３を
成長させ、その表面に通常のホトリソグラフィ技術を用
いてレジストパターン３０４ａ３０４ｂを形成する。
次にそのレジストパターン３０４ａ、３０４ｂをマスク
としてエピタキシャル層３０３を異方性エツチングする
ことにより、このエピタキシャル層３０３の一部を第３
図（Ｂ）に示すように凸状にコレクタ領域３０３　ａ、
　　コレクタ取出し領域３０３ｂ　（単結晶島領域）と
して残し、他を除去する。
その後、レジストパターン３０４ａ、３０４ｂを除去し
た上で、コレクタ取出し領域３０３ｂにＮ型の不純物を
導入して該領域３０３ｂをＮ″領域した後、前記エツチ
ングで凹凸となった半導体基体の表面に第３図（Ｃ）に
示すように５０００〜１００００人厚の窒化シリコン人
工０５（耐酸化性膜）を形成する。さらにその上にＣＶ
Ｄ法で多結晶シリコン３０６（第１の多結晶半導体層）
を堆積させる。続けて、図示しないが、多結晶シリコン
３０６上にレジストを塗布して表面を平坦化した後、レ
ジストと多結晶シリコンとでエツチング速度が等しいエ
ンチング法によってレジストと多結晶シリコン３０６を
エッチハックすることにより、多結晶シリコン３０６を
第３１１ｆｆｌ（Ｄ）に示すように半導体基体の凹部（
コレクタ領域３０３ａ。
コレクタ取出し領域３０３ｂの周囲の領域）にのみ残す
。
次に、コレクタ領域３０３ａの表面で露出している窒化
シリコン膜３０５を通常のホトリソ・エツチングでパタ
ーニングすることにより、第３図（Ｅ）に示すように、
コレクタ領域３０３ａ上の中央部に窒化シリコン膜パタ
ーン３０５ａ　（耐酸化性膜の島）を形成する。
その後、この窒化シリコン膜パターン３０５ａと、コレ
クタ取出し領域３０３ｂ上にバターニングされずに残存
している窒化シリコン膜３０５をマスクとして、０゛（
酸素）を２００　ＫｅＶ程度の加速エネルギーでコレク
タ領域３０３ａおよび多結晶シリコン３０６内にイオン
注入する。ドーズ量は！、２ｘ１０’に〔２とする。次
に、１１５０℃、２時間のアニールを行うことによって
、コレクタ領域３０３ａおよび多結晶シリコン３０６の
Ｏ゛が打込まれた領域を第３図（Ｆ）に示すようにシリ
コン酸化膜３０７（第１の酸化膜）にする。本条件では
、コレクタ領域３０３ａおよび多結晶シリコン３０６の
表面から約１５００人下のコレクタ領域３０３ａおよび
多結晶シリコン３０６内に約１５００人下のシリコン酸
化膜３０７が形成される。また、コレクタ領域３０３ａ
においては、窒化シリコン膜パターン３０５ａ下以外の
周辺部にシリコン酸化膜３０７が形成される。窒化シリ
コン膜パターン３０５ａおよび窒化シリコン膜３０５の
直下の′Ｆ４域は、該パターン３０５ａおよび窒化シリ
コン膜３０５がイオン打込みのマスクとなるため、シリ
コン酸化膜は形成されない。なお、シリコン酸化膜を形
成した方が容量が減少し性能は向上するが、多結晶シリ
コン３０６内にはシリコン酸化膜３０７を必ずしも形成
する必要はない。
次に、必要ならば、不要な領域のシリコン酸化膜３０７
上の多結晶シリコン３０６を除去した後、シリコン酸化
膜３０７上のコレクタ領域３０３ａ（単結晶ノリコン）
および多結晶シリコン３０６を種結晶としてシリコンの
選択エピタキシャル成長を行う。この選択エピタキシャ
ル成長により、第３図（Ｇ）に示すように、コレクタ領
域３０３ａ上には、横方向固相成長により窒化シリコン
膜パターン３０５ａ上の一部まで覆って選択エピタキシ
ャル層３０８が形成され、同時に多結晶シリコン３０６
上には前記選択エビタキンヤル層３０８を延長するよう
に多結晶シリコン層３０９（第２の多結晶半導体層）が
形成される。
次に熱酸化法を用いて、選択エピタキシャル層３０８お
よび多結晶シリコン層３０９の表面を第３図（Ｈ）に示
すようにシリコン酸化膜３１０（第２の酸化膜）とする
。そして、このシリコン酸化膜３１０を通して選択エビ
タキンヤル層３０８および多結晶シリコン層３０９に８
”　（硼素）をイオン注入する。この時、窒化シリコン
膜パターン３０５ａおよび窒化シリコン膜３０５の直下
の領域には、これらパターン３０５ａおよび窒化シリコ
ン膜３０５がイオン打込みのマスクとなるため、Ｂ゛が
打込まれない。
次にシリコン酸化膜３１０をマスクとして窒化シリコン
膜パターン３０５ａおよび窒化シリコン膜３０５のエン
チングを行う。これにより第３図（１）に示すようにコ
レクタ取出し領域３０３ｂの表面が露出するとともに、
窒化シリコン膜パターン３０５ａには中央部に開口部３
１１が形成され、その底部にコレクタ領域３０３ａの表
面が露出する。次に、表面が露出したコレクタ取出し領
域３０３ｂをホトリソグラフィ技術を用いてレジストで
覆った上で、前記開口部３１１を通してコレクタ領域の
中央部表面部分にＢ゛を打込み、該表面部分にＰ型頭域
３１２（第２導電型の第１領域）を活性ベースとして形
成する。
次に全面に多結晶シリコンを堆積させ、この多結晶シリ
コン中にＡｓ”（砒素）をイオン注入した後、この多結
晶シリコンを公知のホトリソグラフィ技術を用いてパタ
ーニングすることにより、第３図（Ｊ）に示すようにエ
ミッタ電極多結晶シリコン３１３およびコレクタ電極多
結晶シリコン３１４を形成する。ここで、エミッタ電極
多結晶シリコン３１３は、開口部３１１を埋め、かつ周
囲のシリコン酸化膜３１０上に一部被さるように形成さ
れる。一方、コレクタ電極多結晶シリコン３１４は、コ
レクタ取出し領域３０３ｂ上に、一部周囲のシリコン酸
化膜３１０上に被さって形成される。
その後、エミッタ電極多結晶シリコン３１３およびコレ
クタ電極多結晶シリコン３１４の表面をシリコン酸化膜
３１５ａ、３１５ｂで覆う。
その後、熱処理を行って、エミッタ電極多結晶シリコン
３１３から砒素をＰ型頭域３１２中に拡散させることに
より、前記第３図（Ｊ）に示すように、Ｐ型頭域３１２
内にＮ゛型領領域３１６第１導電型領域）をエミッタと
して形成する。この時、選択エピタキシャル層３０８か
ら硼素が、シリコン酸化膜３０７より上のコレクタ領域
３０３ａに拡散するので、その部分のコレクタ領域３０
３ａが、前記Ｐ型頭域３１２に接続される不活性ベース
としてのＰ型頭域３１７（第２導電型の第２領域）とな
る。
続いて、シリコン酸化膜３１０，３１５ａ３１５ｂに、
多結晶シリコン層３０９．エミッタ電極多結晶シリコン
３１３およびコレクタ電極多結晶シリコン３１４上で第
３図（Ｋ）に示すようにコンタクトホール３１８を開け
る。さらにそのコンタクトホール３１８を通して多結晶
シリコン層３０９、エミッタ電極多結晶シリコン３１３
およびコレクタ電極多結晶シリコン３１４に接続される
ベース金属配線３１９ａ、エミッタ金属配線３１９　ｂ
、　コレクタ金属配線３１９ｃを形成する。
以上により、セルファラインで形成された多結晶シリコ
ン層３０９（多結晶シリコンの導体パターン）上でベー
スコンタクトが設けられた、第２回の第２の実施例と同
様の装置が完成する。
（発明の効果） 以上詳細に説明したように、この発明によれば、不活性
ベースとコレクタの接合を排除することにより、ベース
・コレクタ間接合面積、ベース・コレクタ間接合容量を
大幅に縮小、低減できる。また、ベース・コレクタ間接
合容量を大幅に低減できたことにより、コレクタ領域の
不純物濃度は高くでき、よってカーク効果の抑制および
コレクタ側の抵抗の低減が可能となるので、電流利得帯
域幅積を向上できる。これらにより、この発明によれば
、高速動作性能、特に高電流側での動作速度を改善でき
る。
また、この発明によれば、ベースの引出し電極である選
択エピタキシャル層を延長するように、多結晶半導体に
よる導体パターンをセルファラインで形成したので、こ
の導体パターン上でベースコンタクト部を設けることに
より、コレクタ領域の幅を広げることなく、フォトリソ
工程に好都合となるように、ベースコンタクト部とＪミ
ンタコンタクト部間の距離を広げることができる。そ−
て、この距離を広げる上でコレクタ領域の幅を広げる必
要がなくなれば、コレクタ・基板間接合面積を縮小でき
、コレクタ・基板間接合容量を低減できるので、低電流
側での動作速度も改善でき、発熱を抑えられ、高集積化
が可能となる。
【図面の簡単な説明】
第１図はこの発明の第１の実施例を製造工程順に示す断
面図、第２図はこの発明の第２の実施例を製造工程順に
示す断面図、第３図はこの発明の第３の実施例を製造工
程順に示す断面図、第４図は従来の製造方法を示す断面
図である。 １０１・・・Ｐ−型シリコン基板、１０４・・・コレク
タ領域、１０６・・・窒化シリコン膜、１０６ａ・・・
窒化シリコン膜パターン、１０７・・・シリコン酸化膜
、１０日・・・選択エピタキシャル層、１０９・・・シ
リコン酸化膜、１１０・・・開口部、１１１・・・Ｐ型
頭域、１１２・・・エミンタ電極多結晶シリコン、１１
４・・・Ｎ゛型領領域１１５　・Ｐ型領域、２０１．２
０１ａ２０１ｂ・・・多結晶シリコン、２０２・・・多
結晶シリコン導体パターン、３０１・・・ｐ−型シリコ
ン基板、３０３ａ・・・コレクタ領域、３０５・・・窒
化シリコン膜、３０５ａ・・・窒化シリコン膜パターン
、３０６・・・多結晶シリコン、３０７・・・シリコン
酸化膜、３０８・・・選択エピタキシャル層、３０９・
・・多結晶シリコン層、３１０・・・シリコン酸化膜、
３１１・・・開口部、３１２・・・Ｐ型領域、３１６・
・・Ｎ゛型領領域３１７・・・Ｐ型領域。 に：Ｌ　　−一 一表 本発明の第２の実施例 第２図 従来の方法 従来の方法

Claims (4)

    【特許請求の範囲】
  1. （１）一主面に第１導電型の単結晶島領域を有する半導
    体基体と、 該半導体基体の前記単結晶島領域の表面部分に形成され
    た第２導電型領域と、 該第２導電型領域の一部底面にて前記単結晶島領域内に
    形成された酸化膜と、 前記第２導電型領域内に形成された第１導電型領域とを
    具備してなるバイポーラ型半導体装置。
  2. （２）一主面に第１導電型の単結晶島領域を有する半導
    体基体の前記一主面全面上に耐酸化性膜を被着する第１
    工程と、 前記耐酸化性膜の一部を選択的に除去して、前記第１導
    電型の単結晶島領域内の一部に前記耐酸化性膜の島を形
    成する第２工程と、 前記耐酸化性膜の島をマスクとして、あるいはその耐酸
    化性膜の島を形成する際のマスク材をマスクとして、前
    記第１導電型の単結晶島領域中に酸素を導入し、第１の
    酸化膜を形成する第３工程と、 該第３工程で形成した第１の酸化膜上の前記第１導電型
    の単結晶島領域を種結晶として選択エピタキシャル成長
    を行うことにより、単結晶島領域上に、周囲に引出され
    て、かつ前記耐酸化性膜の島上の一部まで覆って選択エ
    ピタキシャル層を成長させる第４工程と、 前記選択エピタキシャル層の表面を第２の酸化膜で覆う
    第５工程と、 前記第４工程と同時に、もしくは前記第５工程で形成し
    た第２の酸化膜を通して前記選択エピタキシャル層に第
    １導電型と逆の導電型の第２導電型の不純物を導入する
    第６工程と、 前記第５工程で形成された選択エピタキシャル層上の第
    ２の酸化膜をマスクとして前記耐酸化性膜の島の一部を
    除去し、前記第１導電型の単結晶島領域の一部表面を露
    出させる第７工程と、該第７工程によって表面が露出し
    た単結晶島領域部分に第２導電型の不純物を導入し、第
    ２導電型の第１領域を形成する第８工程と、 該第８工程で形成した第２導電型の第１領域内に第１導
    電型領域を形成し、かつ前記選択エピタキシャル層から
    の不純物拡散で、前記第１の酸化膜上の単結晶島領域部
    分を前記第１領域に接続される第２導電型の第２領域と
    する第９工程とを具備することを特徴とするバイポーラ
    型半導体装置の製造方法。
  3. （３）一主面に第１導電型の単結晶島領域を有する半導
    体基体の前記一主面全面上に耐酸化性膜を被着する第１
    工程と、 前記耐酸化性膜の一部を選択的に除去して、前記第１導
    電型の単結晶島領域内の一部に前記耐酸化性膜の島を形
    成する第２工程と、 前記耐酸化性膜の島をマスクとして、あるいはその耐酸
    化性膜の島を形成する際のマスク材をマスクとして、前
    記第１導電型の単結晶島領域中に酸素を導入し、第１の
    酸化膜を形成する第３工程と、 該第３工程で形成した第１の酸化膜上の前記第１導電型
    の単結晶島領域を種結晶として選択エピタキシャル成長
    を行うことにより、単結晶島領域上に、周囲に引出され
    て、かつ前記耐酸化性膜の島上の一部まで覆って選択エ
    ピタキシャル層を成長させる第４工程と、 前記選択エピタキシャル層の表面を第２の酸化膜で覆う
    第５工程と、 前記第４工程と同時に、もしくは前記第５工程で形成し
    た第２の酸化膜を通して前記選択エピタキシャル層に第
    １導電型と逆の第２導電型の不純物を導入する第６工程
    と、 前記第５工程で形成された選択エピタキシャル層上の第
    ２の酸化膜をマスクとして前記耐酸化性膜の島の一部を
    除去し、開口部を形成し、前記第１導電型の単結晶島領
    域の一部表面を露出させる第７工程と、 該第７工程によって表面が露出した単結晶島領域部分に
    第２導電型の不純物を導入し、第２導電型の第１領域を
    形成する第８工程と、 前記第７工程で形成された耐酸化性膜の島の開口部部分
    に、周囲の第２の酸化膜上に一部被さって第１導電型の
    多結晶半導体のパターンを形成する第９工程と、 前記多結晶半導体パターン部分以外の露出している前記
    第２の酸化膜を除去した後、半導体基体上の全面に多結
    晶半導体層を形成し、さらに前記第１導電型多結晶半導
    体パターンからの不純物拡散で、該パターン上および該
    パターン近辺の前記多結晶半導体層を第１導電型とする
    第１０工程と、前記多結晶半導体層のうち第１導電型の
    部分をエッチングして前記第１導電型の多結晶半導体パ
    ターンと前記多結晶半導体層とを分離し、かつ多結晶半
    導体層を前記選択エピタキシャル層上から延在するよう
    に残す第１１工程と、 前記多結晶半導体パターンからの不純物拡散で前記第２
    導電型の第１領域内に第１導電型領域を形成し、かつ前
    記選択エピタキシャル層からの不純物拡散で、前記第１
    の酸化膜上の単結晶島領域部分を前記第１領域に接続さ
    れる第２導電型の第２領域とする第１２工程とを具備す
    ることを特徴とするバイポーラ型半導体装置の製造方法
    。
  4. （４）第１導電型の半導体基体の一主面に凹凸が存在し
    、その一主面に耐酸化性膜を形成し、さらに凹部に第１
    の多結晶半導体層を形成する第１工程と、 前記半導体基体の凸部である第１導電型単結晶島領域の
    上の前記耐酸化性膜を一部選択的に除去して、前記単結
    晶島領域内の一部に前記耐酸化性膜の島を形成する第２
    工程と、 前記耐酸化性膜の島をマスクとして、あるいはその耐酸
    化性膜の島を形成する際のマスク材をマスクとして、前
    記第１導電型の単結晶島領域中に酸素を導入し、第１の
    酸化膜を形成する第３工程と、 該第３工程で形成した第１の酸化膜上の前記第１導電型
    の単結晶島領域を種結晶として選択エピタキシャル成長
    を行い、単結晶島領域上に、前記耐酸化性膜の島上の一
    部まで覆う選択エピタキシャル層を成長させるとともに
    、前記第１の多結晶半導体層を種結晶として該第１の多
    結晶半導体層上に前記選択エピタキシャル層から延在す
    るように第２の多結晶半導体層を成長させる第４工程と
    、前記選択エピタキシャル層の表面および前記第２の多
    結晶半導体層の表面を第２の酸化膜で覆う第５工程と、 前記第４工程と同時に、もしくは前記第５工程で形成し
    た第２の酸化膜を通して前記選択エピタキシャル層およ
    び第２の多結晶半導体層に第１導電型と逆導電型の第２
    導電型の不純物を導入する第６工程と、 前記第５工程で形成された第２の酸化膜をマスクとして
    前記耐酸化性膜の島の一部を除去し、前記第１導電型の
    単結晶島領域の一部表面を露出させる第７工程と、 該第７工程によって表面が露出した単結晶島領域部分に
    第２導電型の不純物を導入し、第２導電型の第１領域を
    形成する第８工程と、 該第８工程で形成した第２導電型の第１領域内に第１導
    電型領域を形成し、かつ前記選択エピタキシャル層から
    の不純物拡散で、前記第１の酸化膜上の単結晶島領域部
    分を前記第１領域に接続される第２導電型の第２領域と
    する第９工程とを具備することを特徴とするバイポーラ
    型半導体装置の製造方法。
JP2138320A 1990-05-30 1990-05-30 バイポーラ型半導体装置およびその製造方法 Pending JPH0433343A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2138320A JPH0433343A (ja) 1990-05-30 1990-05-30 バイポーラ型半導体装置およびその製造方法
US07/704,369 US5091323A (en) 1990-05-30 1991-05-23 Process for the fabrication of bipolar device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2138320A JPH0433343A (ja) 1990-05-30 1990-05-30 バイポーラ型半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0433343A true JPH0433343A (ja) 1992-02-04

Family

ID=15219144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2138320A Pending JPH0433343A (ja) 1990-05-30 1990-05-30 バイポーラ型半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5091323A (ja)
JP (1) JPH0433343A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265939B1 (ko) * 1997-08-11 2000-11-01 구본준 산화막 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227317A (en) * 1989-04-21 1993-07-13 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit bipolar transistor device
US6127242A (en) * 1994-02-10 2000-10-03 Micron Technology, Inc. Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
JPS63107167A (ja) * 1986-10-24 1988-05-12 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPH03197645A (ja) * 1989-12-26 1991-08-29 Nippon Mining Co Ltd リードフレーム材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265939B1 (ko) * 1997-08-11 2000-11-01 구본준 산화막 형성방법

Also Published As

Publication number Publication date
US5091323A (en) 1992-02-25

Similar Documents

Publication Publication Date Title
US4994400A (en) Method of fabricating a semiconductor device using a tri-layer structure and conductive sidewalls
JPH07118478B2 (ja) 横方向トランジスタの製造方法
US4980302A (en) Method of manufacturing bipolar transistor having a reduced parasitic capacitance
EP0076106B1 (en) Method for producing a bipolar transistor
EP0045848A1 (en) Planar semiconductor integrated circuits including improved bipolar transistor structures and method of fabricating such circuits
EP0126292B1 (en) Semiconductor device having an element isolation layer and method of manufacturing the same
JPS5947468B2 (ja) バイポ−ラ・トランジスタの製造方法
JPH0433343A (ja) バイポーラ型半導体装置およびその製造方法
US5236851A (en) Method for fabricating semiconductor devices
JPS6273667A (ja) 半導体素子の製造方法
JP3142336B2 (ja) 半導体装置及びその製造方法
JPS63204648A (ja) バイポ−ラトランジスタの製造方法
JPH03131037A (ja) 半導体装置の製造方法
JP4213298B2 (ja) 半導体装置の製造方法
JP2677258B2 (ja) 半導体装置およびその製造方法
JP3083542B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JPH05347312A (ja) 半導体装置の製造方法
JPS5914900B2 (ja) 半導体装置の製造方法
JPH04369839A (ja) 半導体装置の製造方法
JPH10289961A (ja) 半導体装置の製造方法
JPH01214166A (ja) バイポーラトランジスタを有する半導体集積回路装置
JPS6346769A (ja) 半導体装置の製造方法
JPH0766214A (ja) バイポーラ型半導体集積回路装置の製造方法
JPH0722433A (ja) 半導体装置およびその製造方法
KR20020029199A (ko) 저항소자 및 트랜지스터를 포함하는 반도체 장치 형성방법