JPS5914900B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は高密度、高速度化を図つた半導体装置、特に
バイポーラＩＣの製造方法に関するものである。

近年バイポーラＩＣに対してもますます高密度、高速度
化の要求が高まつてきている。

これを達成する一つの具体策として素子間の酸化膜分離
がよく知られているが、更に高密度、高速度化を達成す
るためには微細パターンと浅い接合によらなければなら
ない。ところがバイポーラＩＣを構成するトランジスタ
にはエミツタ、ベースおよびコレクタの３つの電極を形
成する必要があり、これらの電極を形成するためのコン
タクトホールのパターンが最も微細なパターンであるが
、通常のプレーナプロセスでは各領域の拡散工程が全て
終了した後に上記各コンタクトホールをあけるのでその
パターンの位置合せが困難であり、そのためにある程度
裕度をとる必要があるため集積度が向上し得ない不都合
がある。

またベースとエミツタ領域を共に不純物拡散法によつて
作る、いわゆる二重拡散によつて高濃度不純物を含む浅
い接合を制御よく作成することは非常に困難であつた。

更にバイボーラＩＣは素子間分離を必要とするため、一
般にシリコン基板上にこの基板とは反対導電型のエビタ
キシヤル層を成長させ、このエビタキシヤル層中にトラ
ンジスタなどの素子を形成するのが普通である。

ところが上記エビタキシヤル層は厚みや比抵抗の制御が
難しく、製造技術上の制約から２μｍ以下の厚みのもの
が得られにくいので、上記エビタキシヤル層中に浅い接
合を形成して高周波化を図つてもあまり効果的でなく、
また酸化膜分離を行う場合に必要とする酸化膜が厚くな
るためその製造時間が長くなつたり、上記酸化膜を作る
際は上記エビタキシヤル層を形成した後に熱酸化するた
めキヤリア濃度の再分布や不必要なチヤネルが発生した
りする不都合がある。

また上記厚い酸化膜とシリコンとの界面に歪が発生する
ことも考慮しなければならず、酸化膜分離工程を困難な
ものにしている。この発明はこのような点に鑑みてなさ
れたもので、イオン注入法を有効に利用することにより
最も微細なパターンである各電極形成用のコンタクトホ
ールのパターンニングを工程の最初に同時に行つて製造
し得る高集積度化が可能な半導体装置の製造方法を提供
するものである。

この発明はまたイオン注入法の特徴、すなわちＳｉＯ２
膜、Ｓｉ３Ｎ４膜等の絶縁膜の膜厚変化によつて基板中
へのイオンの飛程距離がかわるという特徴をうまく利用
してエミツタ押出し現象を任意に制御することにより、
高密度、高速度化された半導体装置を得ることができる
半導体装置の製造方法を提供するものである。

この発明は更に基板中に分離酸化膜を形成した後、イオ
ン注入反転層を形成し、上記反転層中に素子を形成する
ことにより、キヤリア濃度の再分布や不必要なチヤンネ
ルが発生することなく酸化膜分離の長所を生して更に高
密度、高速度化された半導体装置を得ることができる半
導体装置の製造方法を提供するものである。

以下、図面を参照してこの発明の一実施例を詳細に説明
する。

先ず第１図に示すように、Ｐ型シリコン単結晶基板１の
一主面の所定領域を隔離する分離相当領域を掘削し、こ
の掘削部を選択的に酸化して第２図に示すように分離酸
化膜２を形成する。

この分離酸化膜２は通常の酸化膜分離法による素子作成
におけると同等の作用をすると共に、後述するイオン注
入によるＮ型反転層形成時に燐等の注入イオンに対して
分離領域におけるマスクとして作用するものである。な
お、分離酸化膜２の厚さはベース、エミツタ、コレクタ
等の接合面が直接分離酸化膜２に接する、いわゆるウオ
ールド構造にしてベース、エミツタの接合容量の減少を
図る場合、最低ベース接合深さに相当する厚さを有すれ
ばよく、従来のエピタキシヤル層に分離酸化膜２を形成
する場合に比して薄くできることは明らかであり、分離
酸化膜２の製造時間が短かくてすむ。次に第３図に示す
ように、基板１の一主面からＮ型の不純物、例えば燐を
イオン注入法によつて所定の深さ（例えば１０００Ｋｅ
ｖ（′Ｒ，−，１．１７μｍ）に注入し、Ｎ型の反転層
３を形成する。上記反転層３は注入量や加速エネルギー
を選択することによつて濃度分布を制御できるので、通
常の素子におけるフローテイングコレクタおよびエビタ
キシヤル層のキヤリア分布に相当する如く容易に注入イ
オン分布を選択できることはよく知られている。従つて
従来装置のように特別にフローテイングコレクタを形成
する必要がない。次に第４図に示すように、反転層３の
主表面を耐酸化性絶縁膜、例えばＳｌ３Ｎ４膜４で覆つ
た後、第５図に示すように上記分離酸化膜２で隔離され
た反転層３の主表面の互いに離隔するエミツタ、ベース
およびコレクタ電極設置予定領域上のＳｌ３Ｎ４膜４を
フオトエツチング法により選択的に除去し、夫々エミッ
タ、ベースおよびコレクタ電極用コンタクトホール５ａ
，５ｂ，５ｃを形成する。

次に第６図に示すように、上記残留したＳｌ３Ｎ４膜４
を残したまま基板１上全面にＣＶＤ法によつてＳｌＯ．
膜６を被着する。そして第７図に示すようにエミツタお
よびコレクタ電極用コンタクトホール５ａ，５ｃのみを
露出する如く上記ＳｌＯ２膜６をフオトエツチング法に
より選択的に除去した後、上記各コンタクトホール５ａ
，５ｃを通して反転層３中にＮ型の不純物、例えば砒素
をイオン注入法もしくは熱拡散法にて高濃度で、かつ所
定の深さに導入し、エミツタ領域７およびコレクタウオ
ール８を形成する。なお上述の第３図の工程で反転層３
の形成のために燐を１０００Ｋｅｖで注入した場合、従
来装置のエビタキシヤル層に相当する領域としては約０
．６〜０．７μｍ程度になろので、エミツタ領域７とし
ては約０．２〜０．３μｍ程度の深さに選ぶのが最適で
ある。次に上記エミツタ領域７およびコレクタウオール
８の形成が熱拡散法による場合はその拡散時に生成した
酸化膜を含めて上記残留したＳｌＯ２膜６を除去し、水
蒸気を含む雰囲気中で高温酸化する。

すると第８図に示すように、Ｓｌ３Ｎ４膜４が存在しな
かつた領域、即ち各コンタクトホール５ａ，５ｂ，５ｃ
に夫々厚い熱酸化膜９が選択的に形成される。次に第９
図に示すように、上記熱酸化膜９およびＳｌ３Ｎ４膜４
上にフオトレジスト膜１０を被着する。

そして第１０図に示すように、エミツタおよびベース電
極用コンタクトホール５ａ，５ｂを含み、かつエミツタ
領域７が隣接する分離酸化膜２にまたがる領域上の上記
フオトレジスト膜１０をフオトエツチング法により選択
的に除去した後、残留したフオトレジスト膜１０をマス
クにして反転層３中にＰ型の不純物、例えばボロンをイ
オン注入法によつてエミツタ領域７より深いところまで
注入し、上記エミツタ領域７を取囲むベース領域１１を
形成する。上記ベース領域１１の形成は基板１の一主面
上にＳｌ３Ｎ４膜４および熱酸化膜９の非晶質物質が介
在する状態でイオン注入によつて行われるので、上記各
非晶質物質の膜厚変化によつてＳｌ３Ｎ４膜４が介在す
る領域と熱酸化膜９が介在する領域とで注入深さを夫々
制御することができる。即ち従来法によれば、ベース領
域１１の拡散の後にエミツタ領域７を拡散するので、い
わゆるエミツタ押出現象によつて実効ベース巾を小さく
できなかつたが、本方法によればＳｌ３Ｎ４膜４と熱酸
化膜９の膜厚を夫々単独に制御できるので、上記熱酸化
膜９の膜厚をＳｉ３Ｎ４膜４の膜厚より大きくし、上記
夫々の膜厚に対するボロン注入条件を最適に選ぶことに
よつて第１０図に示すように、各熱酸化膜９下部、即ち
エミツタ領域７下部のベース・コレクタ接合深さがＳｉ
３Ｎ４膜４下部、即ちベース領域１１のそれよりも浅く
なり、実効ベース巾を１０００Å以下にすることも可能
である。即ち上記エミツタ押出現象を自由に制御するこ
とができ、高速度トランジスタの理想的構造と考えられ
るエミツタ吸い出し現象を起した構造を作り得る。次に
上記残留したフオトレジスト膜１０を除去した後、第１
１図に示すように新たなフオトレジスト膜１２を被着す
る。

そして第１２図に示すように、ベース電極用コンタクト
ホール５ｂのみを露出する如く上記フオトレジスト膜１
２をフオトエツチング法により選択的に除去して上記ベ
ース電極用コンタクトホール５ｂの熱酸化膜９をエツチ
ング除去し友後、上記残留したフオトレジスト膜１２を
除去し、上記ベース電極用コンタクトホール５ｂを通し
てベース領域１１中に高濃度のＰ型の不純物、例えばボ
ロンを熱拡散法にて導入してベースコンタクト領域１３
を形成する。上記ベースコンタクト領域１３は前述の如
くベース領域１１をイオン注入法で形成した場合、基板
１主表面の不純物濃度が注入イオンのビーク値と比較し
て小さくなるため、電極として取り出す部分での電気抵
抗が大きくなるので、この不都合を除去するために形成
するものである。次に上記ベースコンタクト領域１３形
成時にベース電極用コンタクトホール５ｂに生成した酸
化膜とエミツタおよびコレクタ電極用コンタクトホール
５ａ，５ｃに残留する熱酸化膜９とをエツチング除去し
て各コンタクトホール５ａ，５ｂ，５ｃを全て露出した
後、よく知られているようにアルミニウム蒸着を行い、
最後にアルミニウム写真蝕刻を行つて第１３図に示すよ
うに、各コンタクトホール５ａ，５ｂ，５ｃを介してエ
ミツタ領域７、ベースコンタクト領域１３およびコレク
タウオール８に夫々オーミツク接続するエミツタ電極１
４、ベース電極１５およびコレクタ電極１６を形成する
。

上述の製造方法によれば第７図、第１０図および第１２
図の工程においてＳｉＯ２膜６またはフオトレジスト膜
１０，１２を選択的に除去して開口を形成する際に上記
開口がオーバーサイズでよいので、そのマスク合せの裕
度を大きくとることができ生産性が非常に優れている。

なお上述の実施例においてはＮＰＮトランジスタをＰ型
基板１内に形成する場合について述べたが、基板の種類
および注入イオン、拡散不純物を選択することによつて
Ｎ型基板内にＰＮＰトランジスタを形成する場合にも適
用できることは明らかである。

以上述べたようにこの発明によれば、最も微細なパター
ンである各電極形成用のコンタクトホールを最初の工程
であけ、イオン注入法を有効に利用して各動作領域を形
成した後、上記各コンタクトホールるそのまま生かして
上記各動作領域にオーミツク接続する各電極を形成する
ようにしたので微細パターンの素子が得られ、集積度の
高い半導体装置を得ることができる。

また、エミツタ領域上に注入制御膜を形成し、イオン注
入法の特徴、すなわち上記注入制御膜の膜厚変化によつ
て基板中へのイオンの飛程距離が変るという特徴をうま
く利用してエミツタ押出し現象を任意に制御して上記エ
ミツタ領域を取囲むベース領域を形成し得るようにした
ので実効ベース巾を小さくすることができ、高密度、高
速度化された半導体装置を得ることができる。

更に基板中に分離酸化膜を形成した後、上記分離酸化膜
で隔離されたイオン注入反転層を形成し、上記反転層中
に素子を形成するようにしたので、分離酸化膜の製造が
容易であり、上記分離酸化膜製造のための熱処理でキヤ
リア濃度が再分布したり、チヤンネルを発生したりする
不都合がなく、また上記イオン注入反転層はその厚みの
制御が容易であるのでコレクタ接合の浅い素子を得るこ
とができ、酸化膜分離による高密度、高速度化の長所を
そのまま生かして更に高密度、高速度化された半導体装
置を得ることができる。

【図面の簡単な説明】

第１図から第１３図はこの発明の一実施例を説明するた
めの各工程の要部断面図である。 図において、１はＰ型シリコン単結晶基板、２は分離酸
化膜、３は反転層、４はＳｌ３Ｎ４膜、５ａ，５ｂおよ
び５ｃは夫々エミツタ、ベースおよびコレクタ電極用コ
ンタクトホール、６はＳｉＯ２膜、７はエミツタ領域、
９は熱酸化膜、１０はフオトレジスト膜、１１はベース
領域、１２はフオトレジスト膜、１４はエミツタ電極、
１５はベース電極、１６はコレクタ電極である。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型の半導体基板の一主面をマスク形成膜で
   覆う行程、上記半導体基板の一主面の互いに離隔するエ
   ミッタ、ベースおよびコレクタ電極設置予定領域上の上
   記マスク形成膜を選択的に除去して夫々開口を形成する
   工程、上記各開口を形成後に上記マスク形成膜が存在す
   る状態において、上記エミッタ電極設置予定領域上から
   第１導電型の不純物を上記半導体基板中に導入してエミ
   ッタ領域を形成する工程、上記エミッタ領域の形成後に
   上記マスク形成膜が存在する状態において、上記ベース
   およびエミッタ電極設置予定領域を含む領域上から第２
   導電型の不純物を上記半導体基板中に注入し、上記エミ
   ッタ領域を取囲むベース領域を形成する工程、上記ベー
   ス領域の形成後に上記各開口を介して、上記エミッタ領
   域、ベース領域および半導体基板に夫々オーミック接続
   するエミッタ電極、ベース電極およびコレクタ電極を形
   成する工程を含んだ半導体装置の製造方法。 ２ 第１導電型の半導体基板の一主面をマスク形成膜で
   覆う工程、上記半導体基板の一主面の互いに離隔するエ
   ミッタ、ベースおよびコレクタ電極設置予定領域上の上
   記マスク形成膜を選択的に除去して夫々開口を形成する
   工程、上記各開口を形成後に上記マスク形成膜が存在す
   る状態において、上記エミッタ電極設置予定領域上から
   第１導電型の不純物を上記半導体基板中に導入してエミ
   ッタ領域を形成する工程、上記エミッタ領域の形成後に
   上記エミッタ電極設置予定領域上に注入制御膜を形成す
   る工程、上記エミッタ電極設置予定領域上に注入制御膜
   が、また上記各電極設置予定領域以外の領域上に上記マ
   スク形成膜が存在する状態において、上記ベースおよび
   エミッタ電極設置予定領域を含む領域上から第２導電型
   の不純物を上記半導体基板中に注入し、上記エミッタ領
   域を取囲むベース領域を形成する工程、上記ベース領域
   の形成後に上記各開口を介して上記エミッタ領域、ベー
   ス領域および半導体基板に夫々オーミック接続するエミ
   ッタ電極、ベース電極およびコレクタ電極を形成する工
   程を含んだ半導体装置の製造方法。 ３ 第１導電型の半導体基板の一主面から上記半導体基
   板中に延在してこれが所定領域を隔離する分離酸化膜層
   を形成する工程、上記分離酸化膜層を形成した上記半導
   体基板の一主面から第２導電型の不純物を上記半導体基
   板中に注入し、上記一主面からの深さが上記分離酸化膜
   層より浅い第２導電型の反転層を形成する工程、上記反
   転層の主表面をマスク形成膜で覆う工程、上記分離酸化
   膜層で隔離された上記反転層の主表面の互いに離隔する
   エミッタ、ベースおよびコレクタ電極設置予定領域上の
   上記マスク形成膜を選択的に除去して夫々開口を形成す
   る工程、上記各開口を形成後に上記マスク形成膜が存在
   する状態において、上記エミッタ電極設置予定領域上か
   ら第２導電型の不純物を上記反転層中に導入してエミッ
   タ領域を形成する工程、上記エミッタ領域の形成後に上
   記エミッタ電極設置予定領域上に注入制御膜を形成する
   工程、上記エミッタ電極設置予定領域上に注入制御膜が
   、また上記各電極設置予定領域以外の領域上に上記マス
   ク形成膜が存在する状態において、上記ベースおよびエ
   ミッタ電極設置予定領域を含む領域上から第１導電型の
   不純物を上記反転層中に注入し、上記エミッタ領域を取
   囲むベース領域を形成する工程、上記ベース領域の形成
   後に上記各開口を介して上記エミッタ領域、ベース領域
   および反転層に夫々オーミック接続するエミッタ電極、
   ベース電極およびコレクタ電極を形成する工程を含んだ
   半導体装置の製造方法。