JPS6045064A - 横型トランジスタの製造方法 - Google Patents

横型トランジスタの製造方法

Info

Publication number
JPS6045064A
JPS6045064A JP59051299A JP5129984A JPS6045064A JP S6045064 A JPS6045064 A JP S6045064A JP 59051299 A JP59051299 A JP 59051299A JP 5129984 A JP5129984 A JP 5129984A JP S6045064 A JPS6045064 A JP S6045064A
Authority
JP
Japan
Prior art keywords
region
layer
transistor
forming
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59051299A
Other languages
English (en)
Other versions
JPH0644568B2 (ja
Inventor
ナラシバー・ガンダツパ・アナンサ
タツク・ハング・ニング
ポール・ジヤミン・ツアング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6045064A publication Critical patent/JPS6045064A/ja
Publication of JPH0644568B2 publication Critical patent/JPH0644568B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は横型双極性トランジスタ及びその製造法、ざら
に具体的には縦型双極性トランジスタと組合わされる、
もしくは組合わされない横型双極性トランジスタ及びそ
の製造法に関する。
［従来技法の背景］ 例えばＰＮＰ　ｌ−ランジスタ及びＮＰＮ　トランジス
タを有する相補型双極性回路はディジタル論理装置に使
用されるに望ましい。しかしながら、集積回路中に相補
型双極性構造体を製造する事はいくらか困難であり、製
造時の問題を克服する試みは縦型ＮＰＮＩ−ランジスタ
及び横型ＰＮＰ　）ランジスタの組合わせを同時に製造
する事であった。
この型の相補型装置及び製造法は米国特許第３５２４１
１３号に見られる。この特許の一実施例では横型ＰＮＰ
装置及び縦型ＮＰＮ装置が同じ単結晶ケイ素のポケット
内に形成され、縦型ＮＰＮトランジスタのコレクタ及び
横型ＰＮＰ　）ランジスタのベースが共通になっている
。この型の相補構造体の他の例は米国特許第３９７１０
５９号に見出だされ、横型の構造体中のＮ型エピタキシ
ャル層がベース領域をなし、エミッタ及びコレクタ領域
はベース領域内に互いに離れて位置付けられている。横
型ＰＮＰＩ−ランジスタのエミッタ及びコンジスタのベ
ース領域を形成するのに使用される拡散段階中に、形成
される。従って縮型ＮＰＮトランジスタを形成した後に
は高温度処理段階は必要ときれない。ざらに他の例は例
えば米国特許第４．１９６４４０号に見出される。ここ
では横型ＰＮ　Ｐ及び縦型ＮＰＮ装置が単結晶ケイ素ポ
ケット中に存在し２酸化ケイ素の絶縁体かポケットを取
り巻ぎ、そしてこの絶縁体が、隔＃、された単結晶領域
の下面を部分的に囲むようになっている。
独立した横型のＰＮＰ装置も従来技法で周知である。例
えば米国特許第３６１５９３９号は横型トランジスタ装
置を説明しているが、装置は部分的にチャンネルの側方
周辺内に形成されている。
拡散コレクタ領域及びベース領域がエミッタ周辺領域を
取り巻いている。Ｉ　Ｂ　Ｍ　ＴｅｃｈｎｉｃａｌＤｉ
ｓｃｌｏｓｕｒｅ　Ｂｕｌｌｅｔｉｎ　Ｖｏｌ　２１　
、Ｎｏ、　７　（１９７８年１２月）第２７５３頁及び
第２７５４頁には多結晶ケイ素パターンから外方向へ不
純物を拡散させてエミッタ及びベース領域を形成する横
型ＰＮＰ装置を開示している。この多結晶ケイ素パター
ンはこのようにして形成された拡散領域に対するオーミ
ック・コンタクトとして使用されている。
上記の筒中に説明されたこれ等の装置は従来使用された
ものであるがすべてのこの様な製造過程並びに結果とし
ての横型ＰＮＰ装置及びその相補型集積回路中における
縦型ＮＰＮ装置との組合せには基本的欠陥がある。何故
積方向ＰＮＰ　トランジスタが低利得装置であるかにつ
いては基本的には２つの理由かある。先ず、電流利得及
び遮断周波数を決定する際の臨界パラメータであるベー
ス幅Ｗｂが写真食刻技法の精度によって決定され、縦型
ＮＰＮトランジスタのベース幅と比較して通常極めて大
きい。例えば通常横型ＰＮＰ　トランジスタのＷｂは１
．０ミクロンより大きい。第２に柳型ＰＮＰ　ｌ−ラン
ジスタのベース及びエミッタ間の寄生ＰＮＰ　トランジ
スタによる寄生ダイオードが存在し、これがトランジス
タの電流を大いに減少している。横型ＰＮＰ　トランジ
スタの電流がこの寄生トランジスタによって減少される
程度は寄生ｌ・ランジスタの寸法と共に増大し、この寸
法は横型ＰＮＰ）ランジスタのエミッタ領域の底面の面
積に比例する。従って横型ＰＮＰの電流利得を増大する
ためには、トランジスタのベース幅及びエミッタ領域を
小キくシなけねばならない。
本発明の目的は横型トランジスタのベース幅及びエミッ
タ領域の寸法が最小にされた構造体及びその製造法を与
える事にある。本発明の一実施例に従えば横型トランジ
スタのエミッタ・コンタクトの下に埋没された２酸化ケ
イ素絶縁体の使用によって横型トランジスタの寄生トラ
ンジスタか殆ど全面的に除去される。
［発明の要約］ 高パフォーマンス横型トランジスタは先ず主面を有する
単結晶半導体基体を与え、所望のトランジスタがＰＮＰ
ｈランジスタである場合には、埋没Ｎ十領域及びこれと
上記主面を接続するＮ十貫通体を与える事によって製造
される。トランジスタのコレクタ領域は所望領域にＰ型
不純物を一様に拡散する事によって表面中に形成きれる
。絶縁体層が半導体基体の最上部上に形成される。溝も
しくはチャンネル・エミッタ・コンタクトが望まれてい
る個所に対応する絶縁体層中に開孔が形成される。パタ
ーン化きれた絶縁体層を食刻マスクとして使用して単結
晶半導体基板中に略垂直な壁の溝が食刻される。Ｎ型ベ
ース拡散が遂行きれて、基板の周辺のまわりにＮ領域が
形成される。
次に酸素が溝の底部にイオン・イオンプラントされ溝の
底に２酸化ケイ素領域が形成される。Ｐ＋多結晶ケイ素
層が次に表面に形成され、この材料により溝が充填きれ
る。この様にして形成された構造体が加熱され、Ｐ十多
結晶ケイ素が溝が充満された溝のまわりにＰ十エミッタ
領域が形成きれる。Ｐ十多結晶層はエミッタ・コンタク
トとなり、埋没Ｎ十領域に達するＮ十貫通体がベース・
コンタクトとなり、上記Ｐ型領域がコレクタ・コンタク
トになる。
同一半導体中に縦型ＮＰＮ及び横型ＰＮＰ　トランジス
タを製造する方法はＰ単結晶半導体基板、基板中のＮ十
領域のパターンを与えＮ十領域を有する基板の表面上に
Ｎエピタキシャル層を成長させる事にある。Ｎ十領域は
エピタキシャル層の成長中に基板からエピタキシャル層
中に成長させられ埋没Ｎ十領域が形成きれる。単結晶半
導体の隔離領域がその上にエピタキシャル層を有する基
板中に形成きれ、上記Ｎ十領域のパターンの少なくとも
一つがその中にＮＰＮ及びＰＮＰ装置が形成される様に
指定された領域内に存在する。指定８された槽室ＰＮＰ
表面領域はＮＰＮ表面領域のベース・エミッタ領域から
絶縁体によって隔離され、指定された共通Ｎ十貫通体は
Ｎ十埋没層に達している。次いでＰＮＰ及びＮＰＮ装置
が同一単結晶半導体離隔領域内に形成される。横型トラ
ンジスタは上に説明された如く形成されている。コンタ
クトがＰＮＰ及びＮ　Ｐ　Ｎ　ｌ−ランジスタに対して
形成される。ここで第１のＰ十多結晶ケイ素の一部は横
型ＰＮＰ　トランジスタのエミッタ・コンタクトになり
、第１のＰ＋多結晶ケイ素層の第２の部分は縦型ＮＰＮ
トランジスタのエクストリンシック・ベース・コンタク
トとなる。主面から下方に向かうＮ十貫通体はＮ十埋没
層を介してＰＮＰトランジスタのベース領域及びＮＰＮ
）ランジスタのコレクタ領域となる。槽室ＰＮＰコレク
タのコンタクトがＰ型領域に形成きれる。
［本発明の開示］ 第１図乃至第７図をざらに具体約１こ参照するに、本発
明の方法を使用した、相補型双極性トランジスタの製造
段階が説明されてしする。第１図むよ極めて緻密な双極
性集積回路を形成するためも二使用されるケイ素基体の
一つの小ざな、極めて拡大された部分の図である。単結
晶ケイ素２０のＰ−基板はその中に平坦なサブコレクタ
Ｎ十拡散部２１が形成されている。エピタキシャルＮ一
層２２が次に基板の最上部に成長されている。これ等の
過程は例えばＮＰＮ双極性トランジスタの形成の標準の
過程である。基板は１０乃至２０メ゛−ムーＣｍの程度
の抵抗を有する、代表的にむよ＜１００＞結晶学的配向
を有するケイ素つエノ＼である。サブコレクタ拡散部は
代表的には約１０２°原子／ｃｒ。
３の表面濃度を有する様にヒ素を形成して形成きれる。
層２２を形成するためのエピタキシャル成長過程は約１
０００℃乃至１２００℃の温度で５ｉＣ１／Ｈもしくは
Ｓ　１）Ｉ４混合体を使用するとＬ）つた２ 通常の技法であり得る。このエビタキシャＪし層むこＮ
土層中の添加物はエピタキシャル層中に移ａＪする。高
密度集積回路に対するエピタキシャル層の厚さは３ミク
ロンもしくはこれ以下の程度である。
次の製造段階は単結晶ケイ素の一つの領域ｈ・ら単結晶
ケイ素の他の領域を隔離するための隔離手段を形成する
事を含む。隔帽よ逆）＜イアスされたＰＮ接合、部分的
な絶縁体隔離もしく（よ完全なＸ色縁体隔離である。使
用される絶１本）才わ１（よ２−イしケイ素、ガラス等
である。高密度集積回路のｔ二めの好ましい隔離は絶縁
体隔離である。第１図ｔよ互にケイ素基体の単結晶ケイ
素領域を隔離′１１４色ｌ禄体領域２５及びコレクタ貫
通領域からベース−エミッタ領域を隔離する領域２６に
よる９１分（１′Ｊ芽色縁体隔離を示している。この型
の絶縁体領域なＦ成する方法は多数存在する。一つのこ
の様な過程（よ米国特許第４１０４０８６号に開示され
ている。
この特許には、領域２５及び２６に体する部分的絶縁体
離隔を形成する過程が詳細に説明されている。同様にエ
ピタキシャル層２２、サブコレクタ層２１を介して基板
２ｏへ延びている延長された隔離領域を含む事が好まし
い。これ等の領域２７は上記側々の層を通して基板に達
する反応性イオン食刻によって形成される。次にこの開
孔は２酸化ケイ素、窒素ケイ素、多結晶ケイ素等の材料
の任意の一つもしくは組み合わせによる熱的酸化及び／
もしくは化学的蒸着の組み合わせによって充満される。
Ｎ十貫通領域２４はこの時２酸化ケイ素もしくはフォト
レジスト・マスクを使用する事によって形成され得る。
これに代わって領域２４は過程の後の段階でも形成きれ
得る。
横型ＰＮＰ　トランジスタに対して適切な添加レベル／
エネルギでホウ素の拡散もしくは好ましくはイオン・イ
オンプランテーションが形成きれる。Ｐ型頭域が領域３
２の如き全装置領域にインブラントされる。イオンが非
横型ＰＮＰ　トランジスタ領域に導入する事を防止する
ために遮蔽レジスト・マスク（図示されず）が使用きれ
得る。
写真食刻技法によって代表的には熱的に成長された２酸
化ケイ素である絶縁体層３４中に八−スーエミツタ開孔
が形成される。横型ＰＮＰ　トランジスタの露出された
Ｐ領域３２は構造体を適切なケイ素食刻雰囲気中に置く
事によって、異方性反応性イオン食刻され得る。ケイ素
の反応性イ」ン食刻のためには、例えばＣ１２、ＳＦ６
、ＣＦ４、ＣＣｌ２、Ｆ２及び酸素等の通常の気体もし
くは気体混合物か使用され得る。食刻されたエミッタの
溝の深きは時間ａｌｌ定もしくは通常のレーザ干渉検出
技法によってモニタされる。食刻された溝の深きは約０
゜５乃至２．０ミクロン間にある。最も深い深きは横型
ＰＮＰ　トランジスタの垂直エミッタ表面領域を最大に
するためにＰ領域３２の深ざと略同−である。構造体の
残りの表面は反応性イオン食刻過程によって悪影響を受
けない絶縁体層によって保護きれる。
Ｎ型初期ベース拡散が遂行され第３図に見られた如く開
孔の全周辺のまわりにＮ領域３６が形成される。６５０
℃で付着のためにＰＯＣｌ３を使用し、続いて９００乃
至１０００℃で駆逐拡散を使用する通常のリン拡散過程
が使用され得る。
埋没２酸化ケイ素隔離領域３８がエミッタ溝の底部上に
酸素イオン・インプランテーション法によって形成きれ
る。この過程中、ベース領域３６はざらにＰ領域３２迄
拡張し、第４図で見られた如＜、ｉＫの底部で酸化され
る。２酸化ケイ素層３８の厚きは約０．５乃至１．５ミ
クロン間にあ３ る。これは１×１０　乃至ｌＸ１０１６原子／ｃｍ２の
添加濃度、約５０乃至２００Ｋｅｖ間のエネルギの酸素
インプランテーションによって行われ、続いて約２０乃
至４０分にわたり、窒素の雰囲気中で約６００乃至１０
００℃の温度で熱的に焼ぎなましされる。この酸素イオ
ン・インプランテーション過程の詳細はＩＢＭ　ＴＤＢ
第２２巻、第４５２３頁乃至第４５２５頁に開示きれて
いる。
次に通常の写真食刻技法によって縮型ＮＰＮトランジス
タのエミツターヘース領域に指定された絶縁体層３４中
に開孔が形成される。
ここで第５図に示された如く、表面隔離パターン２５．
２６並びに単結晶ケイ素の横型及び横型トランジスタ領
域に対する開孔を有する全表面上に第１の多結晶ケイ素
層４０かイ」着される。第１の多結晶ケイ素層４０は種
々の技法の任意のものによって付着され得るか、その一
つは例えば約５００乃至１０００℃の温度範囲で、好ま
しくは約６００℃の温度でシランを使用するものである
。
多結晶ケイ素層の厚きは約５０乃至３００ナノメータで
、約５０乃至１．００ナノメータが好ましい。この実施
例において多結晶ケイ素層は縦型ＮＰＮＩ−ランジスタ
のエミッタ・ベース領域に指定された領域及び横型ＰＮ
Ｐトランジスタのエミッタ領域に指定された領域と直接
接触している。多結晶ケイ素層４０は付着時に添加され
得るか、もしくは実質上未添加のまま付着され、その後
イオン・インプランテーション及び加熱過程によって添
加きれ得る。この過程のイオン・インプランチージョン
添加は５０乃至８０にｅＶのエネルギ約Ｉ　Ｘ　１．０
１４乃至１×１０１５イオン／Ｃｍ２間の濃度で行なわ
れる。
次に絶縁体層４２が第１の多結晶ケイ素層４０上に付着
される。層４２が２酸化ケイ素より成る場合には、これ
は大気圧もしくはより低い圧力条件の下で、約８００℃
もしくはそれ以下の温度で、 ＳｉＨＣ１及びＮ２０を使用して化学的に蒸　２ 着され得る。２酸化ケイ素層４２の厚きは約５０乃至５
００ナノメ一タ間にあり、好ましい厚きは１、５０乃至
３００ナノメータである。層４２は窒化ケイ素もしくは
２酸化ケイ素層及び窒化ケイ素層の組み合わせてよい。
窒化ケイ素層の付着は米国特許第４０８９９９２号に示
された如く、通常大気圧もしくは低気圧の条件下で、約
８００℃以上の温度で、シラン、アンモニア及び窒素の
キャリア気体を使用して化学的蒸着によって行なわれる
。窒化ケイ素層の厚きは約１０乃至２００ナノメ一タ間
にあり、５０ナノメータが好ましい。層状構造体４０．
４２は通常の写真食刻技法によってパターン化される。
しかしなから、パターン化された構造体４０．．４２の
端は実質的に垂直である事が重要である。従って、異方
性の反応性イオン食刻が好ましい食刻過程である。
層状構造体４２及び４０に対して使用きれる食刻段階は
Ｐｌａｓｍａ　Ｐｒｏｃｅｓｓ　Ｐｒｏｃｅｅｄｉｎｇ
ｓＳｙｍｐｏｓｉｕｍ　ｏｎ　Ｐｌａｓｍａ　Ｅｔｃｈ
ｉｎｇ　ａｎｄ　Ｄｅｐｏｓｉｔｉｏｎ中のＪ、Ｓ、Ｌ
ｅｃｈａｔｏｎ及びＪ、Ｌ、１４ａｕｅｒ著の論文″！
４ｏｄｅｌ　ｆｏｒ　Ｅｔｃｈｉｎｇ　ｏｆ　５ｉｌｉ
ｃｏｎ　ｉｎ　Ｃ１２／ＡｒＰｌａｓｍａ”及び１９８
１年刊ｔｈｅ　ＥｌｅｃｔｒｏｃｈｅｍｉｃａｌＳｏｃ
ｉｅｔｙ第７５−８５頁のＦｒ　１ｅｓｅｒ等の論文に
説明された如き四弗化炭素もしくは塩素化炭化水素気体
を使用する界方性食刻過程である事か好士しい。窒化ケ
イ素には四弗化炭素ＣＦ４．２酸化り一イ素にはＣＦ４
−Ｈ２、多結晶り′イ素にはＣＦ４−と言った如く層の
各々には異なる食刻剤を使用する事が好ましい。
縦型ＮＰＮ）ランジスタの固有のベース領域の添加レベ
ルは第５図に示された如くＮ−エピタキシャル領域２２
中にポウ素イオンを拡散もしくはイメン・インプランテ
ーションしてＰ十領域４４が形成される様にセットされ
る。領域４４の表面濃度は１．　Ｘ　１０１８乃至１×
１０１９原子／Ｃｍ３の程度である。
層状構造体４２及び４０の垂直側壁上には側壁絶縁体層
４６が形成される。この層４６は２酸化ケイ素である事
が好ましい。しかしながら、層４６は窒化ケイ素等もし
くは２酸化ケイ素とこれ等の絶縁体の組み合わせであっ
ても良い。２酸化ケイ素層は大気圧もしくはそれ以下の
圧力条件の下で、４５０℃の温度でシラン及び酸素が使
用されるか、約８００℃の温度でＳ　、ｉ　Ｈ２Ｃｌ　
２及びＮ２０が使用きれる蒸着過程によって形成され得
る。この層４６は層４２．４０の水平及び垂直表面の両
面上に正確な厚とに一様に付着される。次にこの層４６
は異方性食刻雰囲気中で水平表面から優先的に除去され
、他方略垂直側壁上の層が残される。この食刻は例えば
１９７１年刊Ｊ。
Ｅｌｅｃｔｒｏｃｈｅｍ、５ｏｃｉｅｔｙｓ第１２４巻
第２８４０頁のＬ　−Ｍ　、　Ｅｐｈｒａｔｈ著の論文
に説明された如くＣＦ　及びＨ２気体を使用した反応性
イオン食刻システム中で行なわれる。側壁形成の結果は
第６図の示きれている。側壁４６の厚とは約３０乃至５
００ナノメ一タ間にある事か好ましい。
次に第６図の構造体の全体表面上に第２の多結晶ケイ素
層５０が付着される。第２の多結晶ケイ素層５０は第１
の多結晶ケイ素層のために」一連きれた如く付着され得
、同様に導電型決定不純物がインブラントされている。
しかしなから第２の多結晶ケイ素層はヒ素もしくはリン
の如きＮ十不純物が添加きれる。構造体５０は通常の写
真食刻技法を使用してパターン化される。写真食刻技法
を使用する事により、縦型ＮＰＮ　トランジスタのため
のエミッタに指定きれｊこ領域上のみのＮ十多結晶ケイ
素層５０か残される。第６図の構造体によって示きれた
如く多結晶ケイ素層はこの点てＬよ単結晶ケイ素表面上
に直接形成きれている。
添加剤の駆逐が約１０乃至６０分にわたり、約８００乃
至１’ＯＯＯ℃の温度て窒素もしくはアルボン雰囲気中
で遂行され、縮型ＮＰＮトランジスタの外ｆｆｉヘーベ
ー域５４、縦型ＮＰＮ）ランジスタのＮ十エミッタ領域
５６並びに横型ＰＮＰ　トランジスタのエミッタ５８及
びベース５９が形成される。さらに、横型ＮＰＮ　ｌ−
ランジスタのベース拡散領域４４は同様にエミツタ層２
２の方へざらに駆動される。結果の構造体は第６図に示
されている。エミッタ・ベース接合深ざは約５０乃至５
００ナノメータである。ベース幅は約１００乃至５００
ナノメータの程度である。
層３４を介して横型ＰＮＰトランジスタのコレクタ３２
へ、層４２及びＰ十多結晶ケイ素層４゜を介して横型Ｐ
ＮＰ　トランジスタのエミッタ５８に、層４２及びＰ十
多結晶り゛イ素層４ｏを介して縮型ＮＰＮトランジスタ
のベース５４に並びに層３４及び共通のＮ＋コンタクト
領域２４を介してＮＰＮ）ランジスタのコレクタ２２及
びＰＮＰトランジスタのベース５９に達するコンタクト
開孔が形成される。アルミニウム、アルミニウムー銅、
タンタル等の如き適切な次のレベルの金属化層６０が一
様に付着され、第７図に示された如く所望の次のレベル
の電気的接続のために写真食刻によってパターン化され
る。第８図は第７図の構造体を上から見た平面図である
。
この様にして形成された構造体は絶縁体層３８の存在に
より寄生横型Ｐ　Ｎ　Ｐ　ｌ−ランジスタ効果がなくな
る。ベース幅は極めて狭く形成され得、エミラターベー
ス勾配も高くされ得る。これ等の特性は高パフォーマン
スのスイッチングを与える。
上述の如き共通のベース・コレクタ構造体は所望の回路
の応用に使用され得る。例えば、ＰＮＰトランジスタは
メモリ・セル中の能動的負荷として使用され得る。この
応用については１９８３年Ｉ　Ｅ　Ｅ　Ｅ　Ｉｎｔｅｒ
ｎａし１ｏｎａｌ　５ｏｌｉｄ−Ｓｔａｔｅ　Ｃ１ｒｃ
ｕｉｔｓＣｏｎｆｅｒｅｎｃｅ、”５ＥＳＳＩＯＮ　Ｉ
Ｘ：ＦＡＳＴＲＡＭ’Ｓ”の第１０８乃至第１０９頁を
参照されたい。ざらにｌ２Ｌ（集積注入論理）もしくは
ＭＴＬ　（混合トランジスタ論理）は共通のＮＰＮコレ
クタ及びＰＮＰベース・コンタクトを有する。本発明は
その好ましい実施例を参照して詳細に説明きれたが、本
発明の精神を離れる事なく種々の変更がなされ得る事は
明らかであろう。例えば縦型ＮＰＮＩ−ランジスタと共
に相補型双極性構造体の一部として説明された実施例中
の横型ＰＮＰトランジスタは明らかにどの横型ＮＰＮ　
トランジスタとも一緒でなく別個に使用され得る。ざら
に横型ＮＰＮ　トランジスタでなく縦型Ｐ’ＮＰ双極性
トランジスタが説明された領域の各々に対して反対の導
電型を単に使用する事によって形成され得る。同様に横
型ＰＮＰトランジスタはその領域の各々のための導電型
を反転する事によって横型ＮＰＮ　ｌ−ランジスタが形
成きれ得る。ざらにケイ化金属コンタクトがこれ等の素
子に高レベルのコンタクトを与えるために多結晶ケイ素
層の表面上に形成きれ得る。
【図面の簡単な説明】
第１図乃至第７図は高パフォーマンスの相補型双極性ト
ランジスタ構造体を製造する実施例を示した図である。 第８図は第７図の構造体を上から見た平面図である。 ２０・・・・Ｐ−単結晶ケイ素基板、２１・・・Ｎ＋サ
ブコレクタ拡散部、２２・・・・Ｎエピタキシャル層、
２４・・・・Ｎ十貫通体、２５．２６．２７．３４・・
・・絶縁体層、３２・・・・Ｐ領域、３６・・・・Ｎベ
ース領域、３８・・・埋没２酸化ケイ素領域、４０・・
・・第１の多結晶ケイ素層、４２・・　絶縁体層、４４
・・・・Ｐ領域、４６・・・・側壁絶縁体層、５０・・
・・第２の多結晶ケイ素層、５８・・・Ｐ十エミッタ領
域、５９・・・・Ｎベース領域、６０・・−コンタクト
。 出願人　インク−ナショナル・ビジネス・マシーンズ・
コーポレーション代理人　弁理士　山　木　仁　朗 （外１名） ＦＩＧ、　Ｉ ＦＩＧ、２ ＦＩＧ、５ ＦＩＧ、６ ＦＩＧ、７

Claims (1)

  1. 【特許請求の範囲】 第１導電型の主面、高不純物濃度の第１導電型埋没領域
    、該埋没領域を上記主面に接続する高不純物濃度の第１
    導電型貫通体を有する単結晶半導体基体を構成する段階
    と、 上記基体の所望の領域に第２導電型不純物を拡散する事
    によって上記主面中にコレクタ領域を形成する段階と、 上記基体のエミッタ・コンタクトになるべぎ領域を食刻
    して略垂直な壁面を有する溝を形成する段階と、 上記溝の側面にベース領域となるべき第１導電型不純物
    を熱的に拡散する段階と、 上記溝の底部に酸素をイオン・インプランテーションす
    る事によって上記溝の底部に２酸化ケイ素領域を形成す
    る段階と、 高不純物濃度の第２導電型の多結晶ケイ素層を上記主面
    に、該多結晶ケイ素層の一部が上記溝と直接接触する様
    に形成する段階と、 上記多結晶ケイ素層の上部表面上に絶縁体層を形成する
    段階と、 上記多結晶ケイ素層及び絶縁体層を、これらの層が少な
    くともエミッタ対応領域に残るように、パターニングす
    る段階と、 加熱によって上記溝を充填している上記多結晶ケイ素の
    側端のまわりに高不純物濃度の第２導電型のエミッタ領
    域を形成する段階と、 上記コレクタ領域の電気的コンタクト、上記多結晶ケイ
    素層を介しての上記エミッタ領域の電気的コンタクト並
    びに上記貫通体及び上記埋没領域を介しての上記ベース
    領域の電気的コンタクトを実現する段階とより成る横型
    ｌ・ランジスタのＴＡ造方法。
JP59051299A 1983-08-04 1984-03-19 横型トランジスタの製造方法 Expired - Lifetime JPH0644568B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/520,366 US4492008A (en) 1983-08-04 1983-08-04 Methods for making high performance lateral bipolar transistors
US520366 1983-08-04

Publications (2)

Publication Number Publication Date
JPS6045064A true JPS6045064A (ja) 1985-03-11
JPH0644568B2 JPH0644568B2 (ja) 1994-06-08

Family

ID=24072291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59051299A Expired - Lifetime JPH0644568B2 (ja) 1983-08-04 1984-03-19 横型トランジスタの製造方法

Country Status (4)

Country Link
US (1) US4492008A (ja)
EP (1) EP0137905B1 (ja)
JP (1) JPH0644568B2 (ja)
DE (1) DE3466138D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189964A (ja) * 1989-01-18 1990-07-25 Pioneer Electron Corp 半導体装置の製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3330895A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bipolartransistorstrukturen mit selbstjustierten emitter- und basisbereichen fuer hoechstfrequenzschaltungen
US4641170A (en) * 1983-12-12 1987-02-03 International Business Machines Corporation Self-aligned lateral bipolar transistors
JPS60223165A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 半導体装置の製造方法
US4640721A (en) * 1984-06-06 1987-02-03 Hitachi, Ltd. Method of forming bipolar transistors with graft base regions
US4954455A (en) * 1984-12-18 1990-09-04 Advanced Micro Devices Semiconductor memory device having protection against alpha strike induced errors
US6372596B1 (en) * 1985-01-30 2002-04-16 Texas Instruments Incorporated Method of making horizontal bipolar transistor with insulated base structure
US5114530A (en) * 1985-10-31 1992-05-19 Texas Instruments Incorporated Interlevel dielectric process
GB8621534D0 (en) * 1986-09-08 1986-10-15 British Telecomm Bipolar fabrication process
EP0281235B1 (en) * 1987-01-30 1993-07-14 Texas Instruments Incorporated Bipolar transistor fabrication utilizing cmos techniques
US4962053A (en) * 1987-01-30 1990-10-09 Texas Instruments Incorporated Bipolar transistor fabrication utilizing CMOS techniques
US5214302A (en) * 1987-05-13 1993-05-25 Hitachi, Ltd. Semiconductor integrated circuit device forming on a common substrate MISFETs isolated by a field oxide and bipolar transistors isolated by a groove
JPS6473766A (en) * 1987-09-16 1989-03-20 Oki Electric Ind Co Ltd Manufacture of semiconductor integrated circuit
JPH06101473B2 (ja) * 1988-12-05 1994-12-12 日本電気株式会社 半導体装置
EP0399286A1 (de) * 1989-05-23 1990-11-28 Siemens Aktiengesellschaft Herstellverfahren für die aktive Basis eines Bipolartransistors
US5289024A (en) * 1990-08-07 1994-02-22 National Semiconductor Corporation Bipolar transistor with diffusion compensation
US5258317A (en) * 1992-02-13 1993-11-02 Integrated Device Technology, Inc. Method for using a field implant mask to correct low doping levels at the outside edges of the base in a walled-emitter transistor structure
US5345102A (en) * 1992-02-28 1994-09-06 Nec Corporation Bipolar transistor having collector electrode penetrating emitter and base regions
US5198376A (en) * 1992-07-07 1993-03-30 International Business Machines Corporation Method of forming high performance lateral PNP transistor with buried base contact
US5242859A (en) * 1992-07-14 1993-09-07 International Business Machines Corporation Highly doped semiconductor material and method of fabrication thereof
JP2570148B2 (ja) * 1993-10-28 1997-01-08 日本電気株式会社 半導体装置
KR100236097B1 (ko) * 1996-10-30 1999-12-15 김영환 반도체 장치의 격리막 형성방법
JPH1126472A (ja) * 1997-07-04 1999-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2338828A (en) * 1998-06-26 1999-12-29 Mitel Semiconductor Ltd Integrated circuit with multiple base width bipolar transistors
JP4056218B2 (ja) * 2000-12-27 2008-03-05 三洋電機株式会社 半導体装置およびその製造方法
KR100657472B1 (ko) * 2004-08-17 2006-12-13 엘지전자 주식회사 코제너레이션 시스템
CN103000676B (zh) * 2012-12-12 2015-05-27 清华大学 侧向双极晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528227A (en) * 1976-07-12 1977-01-21 Honda Motor Co Ltd Throttle valve controlling device of engine

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089992A (en) * 1965-10-11 1978-05-16 International Business Machines Corporation Method for depositing continuous pinhole free silicon nitride films and products produced thereby
US3524113A (en) * 1967-06-15 1970-08-11 Ibm Complementary pnp-npn transistors and fabrication method therefor
US3615939A (en) * 1969-01-15 1971-10-26 Sprague Electric Co Method of making a lateral transistor
US3919006A (en) * 1969-09-18 1975-11-11 Yasuo Tarui Method of manufacturing a lateral transistor
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4180827A (en) * 1977-08-31 1979-12-25 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4196440A (en) * 1978-05-25 1980-04-01 International Business Machines Corporation Lateral PNP or NPN with a high gain
US4339767A (en) * 1980-05-05 1982-07-13 International Business Machines Corporation High performance PNP and NPN transistor structure
US4378630A (en) * 1980-05-05 1983-04-05 International Business Machines Corporation Process for fabricating a high performance PNP and NPN structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS528227A (en) * 1976-07-12 1977-01-21 Honda Motor Co Ltd Throttle valve controlling device of engine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02189964A (ja) * 1989-01-18 1990-07-25 Pioneer Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3466138D1 (en) 1987-10-15
EP0137905B1 (en) 1987-09-09
US4492008A (en) 1985-01-08
EP0137905A1 (en) 1985-04-24
JPH0644568B2 (ja) 1994-06-08

Similar Documents

Publication Publication Date Title
JPS6045064A (ja) 横型トランジスタの製造方法
EP0137906B1 (en) Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body
US4583106A (en) Fabrication methods for high performance lateral bipolar transistors
US4318751A (en) Self-aligned process for providing an improved high performance bipolar transistor
US4507171A (en) Method for contacting a narrow width PN junction region
EP0039411B1 (en) Process for fabricating an integrated pnp and npn transistor structure
US4378630A (en) Process for fabricating a high performance PNP and NPN structure
JP2539777B2 (ja) 半導体素子の形成方法
US4706378A (en) Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation
US3913124A (en) Integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector including fabrication method therefor
US4303933A (en) Self-aligned micrometer bipolar transistor device and process
US4008107A (en) Method of manufacturing semiconductor devices with local oxidation of silicon surface
US4151006A (en) Method of manufacturing a semiconductor device
US4824794A (en) Method for fabricating a bipolar transistor having self aligned base and emitter
KR870006673A (ko) 자기정열된 쌍극성트랜지스터 구조의 제조공정
US4472873A (en) Method for forming submicron bipolar transistors without epitaxial growth and the resulting structure
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
EP0147249B1 (en) Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures
JPH0241170B2 (ja)
JPH0254934A (ja) バイポーラトランジスタの製造方法
US5147809A (en) Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon
EP0300514B1 (en) Semiconductor device with a sidelong contact structure, and its manufacture
JPS6119171A (ja) 縦型ｎｐｎトランジスタ構造体
JPS58200554A (ja) 半導体装置の製造方法
JPS6330787B2 (ja)