JPH06101473B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06101473B2
JPH06101473B2 JP63308210A JP30821088A JPH06101473B2 JP H06101473 B2 JPH06101473 B2 JP H06101473B2 JP 63308210 A JP63308210 A JP 63308210A JP 30821088 A JP30821088 A JP 30821088A JP H06101473 B2 JPH06101473 B2 JP H06101473B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
type
silicon film
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63308210A
Other languages
English (en)
Other versions
JPH02153536A (ja
Inventor
潤三 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63308210A priority Critical patent/JPH06101473B2/ja
Priority to EP89122383A priority patent/EP0372476B1/en
Priority to US07/446,364 priority patent/US4980302A/en
Priority to DE68917434T priority patent/DE68917434T2/de
Publication of JPH02153536A publication Critical patent/JPH02153536A/ja
Publication of JPH06101473B2 publication Critical patent/JPH06101473B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にバイポーラトランジス
タを含む半導体装置に関する。
〔従来の技術〕
ベース抵抗及びその接合容量を低減して高速のトランジ
スタを実現するには従来ベース電極の多結晶シリコン膜
を拡散源としてグラフトベースを自己整合的に形成する
方法が知られている。
第２図は従来のバイポーラトランジスタの断面図であ
る。
まず、表面にn+型埋込み層を備えたシリコン基板（図示
せず）の上にｎ型エピタキシャル層３を設け、局所酸化
法によりフィールド酸化膜４を設け、素子領域を区画す
る。素子領域に酸化膜５を形成する。全表面にｐ型多結
晶シリコン膜６、絶縁膜９を順次形成する。絶縁膜９に
窓をあけ、絶縁膜９をマスクとして多結晶シリコン膜６
と酸化膜５とをエッチングしてより広い窓をあける。次
に、ｐ型の多結晶シリコン膜７を絶縁膜９の庇の下に形
成する。熱処理して多結晶シリコン膜７中に含有されて
いるｐ型不純物を拡散させてエピタキシャル層３の表面
にp+型グラフト領域11を形成する。次に、エミッタ・ベ
ース電極分離用の絶縁膜10を形成する。エピタキシャル
層３の開孔部表面にイオン注入法によりｐ型不純物を導
入してｐ型ベース領域12を形成する。次に、多結晶シリ
コン膜13を堆積し、ｎ型不純物をイオン注入法により導
入して多結晶シリコン膜13をｎ型にすると共にエミッタ
領域14を形成する。
〔発明が解決しようとする課題〕
上述した従来のバイポーラトランジスタの製造方法は、
自己整合的にグラフトベース領域11を形成することによ
りベース抵抗及びコレクタ接合容量の低減が可能である
が、しかし、グラフトベース領域11を自己整合的に形成
するための多結晶シリコン膜８が絶縁膜９にエッチング
用に設ける開孔の外側に形成されるので、グラフトベー
ス領域11を含むベース領域の面積がホトリソグラフィ技
術上可能な最小寸法の開孔よりも広くなるため、フィー
ルド酸化膜とのマージンを取る必要があり、ｎ型エピタ
キシャル層３とベース電極用多結晶シリコン膜７とのMO
S寄生容量を低減することができない。
さらに、グラフトベース領域11及びエミッタ領域14を形
成するための窓と、フィールド酸化膜４とは、別のホト
リソグラフィで決定されるため、前述のマージンより更
に目合せずれ分だけ余分なマージンが必要になる。
従って、MOS寄生容量を最小限にするためには、フィー
ルド酸化膜と自己整合的に前記窓が形成されることが望
ましい。
〔課題を解決するための手段〕
本発明の半導体装置は、シリコン基板上に設けられた一
導電型エピタキシャル層と、該エピタキシャル層を素子
形成領域ごとに絶縁分離するフィールド酸化膜と、前記
素子形成領域に前記フィールド酸化膜と自己整合で形成
された溝と、該溝の側壁及び前記フィールド酸化膜に形
成された逆導電型多結晶シリコン膜と、該多結晶シリコ
ン膜からの不純物拡散により前記素子形成領域に形成さ
れる逆導電型拡散層と、前記多結晶シリコン膜表面を覆
う絶縁膜と、少くとも前記溝の底部に形成される一導電
型多結晶シリコン膜と、該一導電型多結晶シリコン膜か
らの不純物拡散により前記逆導電型拡散層内に形成され
る一導電型拡散層とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、ｐ型シリコン基板
（図示せず）の上にｎ型エピタキシャル層３を設ける。
選択酸化によりフィールド酸化膜４を形成し、素子形成
領域を区画する。次に、非酸化領域である素子形成領域
をフィールド酸化膜４をマスクとしてエッチングして自
己整合的に深300〜500nmの第１の溝21を掘る。
次に、第１図（ｂ）に示すように、ｐ型多結晶シリコン
６を200〜400nmの厚さに成長させた後、所望の領域を残
すようにエッチングする。次に、酸化シリコンなどの絶
縁膜９を200〜400nmの厚さに形成し、その上に多結晶シ
リコン膜21を200nmの厚さに堆積する。この多結晶シリ
コン膜21は不純物の添加を一切行なわない。次に、４〜
12モル％のリンを含むシリカフィルム形成用溶液を100
〜200nmの厚さに塗布し、600℃程度の温度で焼成した
後、エッチバックして溝20の底部にのみシリカフィルム
23を残存させる。
次に、第１図（ｃ）に示すように、900℃程度の温度で
シリカフィルム23から多結晶シリコン膜21にリンを拡散
させ、溝底部の多結晶シリコン膜21をn+型多結晶シリコ
ン膜22に変換した後、シリカフィルム23を弗化水素酸に
より除去する。
次に、第１図（ｄ）に示すように、炭素と塩素を含むガ
スを用いて反応性イオンエッチ（以下RIEと記す）によ
り多結晶シリコン膜21及びn+型多結晶シリコン膜22をエ
ッチングする。この時、n+型多結晶シリコン膜22のエッ
チングレートは多結晶シリコン膜21のエッチングレート
の約２倍が得られるので、溝の底部を自己整合的に除去
し、なおかつ多結晶シリコン膜21を残存させるようにす
ることができる。次に、多結晶シリコン膜21をマスクに
して、例えばフロンガスで絶縁膜９をRIEで異方性エッ
チする。
次に、第１図（ｅ）に示すように、多結晶シリコン21と
開口部のp+型多結晶シリコン６を除去する。
次に、第１図（ｆ）に示すように、露出したｎ型エピタ
キシャル層を酸化する。この時、ｐ型多結晶シリコン膜
６からｎ型エピタキシャル層にｐ型の不純物（一般的に
はホウ素）が拡散されp+型グラフトベース領域11が形成
される。更に、酸化膜５を通して溝底部にｐ型ベース領
域12をイオン注入により形成する。
次に、第１図（ｇ）に示すように、酸化膜５をRIEによ
り異方性エッチングした後、多結晶シリコン膜13を堆積
し、例えばヒ素をイオン注入することによりベース領域
12内にｎ型エミッタ領域14を形成する。
以下、通常の方法により、ベース、コレクタ及びエミッ
タのコンタクト及び電極配線を形成する。
〔発明の効果〕
以上説明したように、本発明は、絶縁のための厚い酸化
膜を選択的に形成し、その酸化膜端に自己整合的にグラ
フトベースが形成され、更に自己整合的にエミッタが形
成されるように、ある素子分離用のパターンを形成する
ことによって、複数の異なる拡散層が二重にも三重にも
全て自己整合的に形成されるため、パターン形成時の目
合わせずれを見込んだマージンが一切不要になり、トラ
ンジスタとして必要最小限の微細化が可能になるという
効果がある。また、必要マスク枚数も従来に比べ３〜４
枚低減可能になるという効果がある。
【図面の簡単な説明】
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めに工程順に示した半導体チップの断面図、第２図は従
来の半導体チップの断面図である。 ３……ｎ型エピタキシャル層、４……フィールド酸化
膜、５……酸化膜、6,7……p+型多結晶シリコン膜、9,1
0……絶縁膜、11……p+型グラフトベース、12……ｐ型
ベース領域、13……ｎ型多結晶シリコン膜、14……ｎ型
エミッタ領域、20……溝、21……多結晶シリコン膜、22
……ｎ型多結晶シリコン膜、23……シリカフィルム。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】シリコン基板上に設けられた一導電型エピ
    タキシャル層と、該エピタキシャル層を素子形成領域ご
    とに絶縁分離するフィールド酸化膜と、前記素子形成領
    域に前記フィールド酸化膜と自己整合で形成された溝
    と、該溝の側壁及び前記フィールド酸化膜に形成された
    逆導電型多結晶シリコン膜と、該多結晶シリコン膜から
    の不純物拡散により前記素子形成領域に形成される逆導
    電型拡散層と、前記多結晶シリコン膜表面を覆う絶縁膜
    と、少くとも前記溝の底部に形成される一導電型多結晶
    シリコン膜と、該一導電型多結晶シリコン膜からの不純
    物拡散により前記逆導電型拡散層内に形成される一導電
    型拡散層とを含むことを特徴とする半導体装置。
JP63308210A 1988-12-05 1988-12-05 半導体装置 Expired - Lifetime JPH06101473B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63308210A JPH06101473B2 (ja) 1988-12-05 1988-12-05 半導体装置
EP89122383A EP0372476B1 (en) 1988-12-05 1989-12-05 Semiconductor device having a reduced parasitic capacitance and manufacturing method thereof
US07/446,364 US4980302A (en) 1988-12-05 1989-12-05 Method of manufacturing bipolar transistor having a reduced parasitic capacitance
DE68917434T DE68917434T2 (de) 1988-12-05 1989-12-05 Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63308210A JPH06101473B2 (ja) 1988-12-05 1988-12-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH02153536A JPH02153536A (ja) 1990-06-13
JPH06101473B2 true JPH06101473B2 (ja) 1994-12-12

Family

ID=17978246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63308210A Expired - Lifetime JPH06101473B2 (ja) 1988-12-05 1988-12-05 半導体装置

Country Status (4)

Country Link
US (1) US4980302A (ja)
EP (1) EP0372476B1 (ja)
JP (1) JPH06101473B2 (ja)
DE (1) DE68917434T2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5283202A (en) * 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
US5137840A (en) * 1990-10-24 1992-08-11 International Business Machines Corporation Vertical bipolar transistor with recessed epitaxially grown intrinsic base region
US5274267A (en) * 1992-01-31 1993-12-28 International Business Machines Corporation Bipolar transistor with low extrinsic base resistance and low noise
US5198376A (en) * 1992-07-07 1993-03-30 International Business Machines Corporation Method of forming high performance lateral PNP transistor with buried base contact
US5328857A (en) * 1992-09-25 1994-07-12 Sgs-Thomson Microelectronics, Inc. Method of forming a bilevel, self aligned, low base resistance semiconductor structure
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG
US5478760A (en) * 1995-03-27 1995-12-26 United Microelectronics Corp. Process for fabricating a vertical bipolar junction transistor
US5482873A (en) * 1995-04-14 1996-01-09 United Microelectronics Corporation Method for fabricating a bipolar power transistor
US5554543A (en) * 1995-05-24 1996-09-10 United Microelectronics Corporation Process for fabricating bipolar junction transistor having reduced parasitic capacitance
FR2756100B1 (fr) 1996-11-19 1999-02-12 Sgs Thomson Microelectronics Transistor bipolaire a emetteur inhomogene dans un circuit integre bicmos
FR2756101B1 (fr) * 1996-11-19 1999-02-12 Sgs Thomson Microelectronics Procede de fabrication d'un transistor npn dans une technologie bicmos
FR2756103B1 (fr) * 1996-11-19 1999-05-14 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos et d'un condensateur
GB2338828A (en) * 1998-06-26 1999-12-29 Mitel Semiconductor Ltd Integrated circuit with multiple base width bipolar transistors
DE19845790B4 (de) * 1998-09-21 2008-12-04 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur naßchemischen Abdünnung von Si-Schichten im aktiven Emittergebiet eines Bipolartransistors
WO2003026018A1 (fr) * 2001-09-18 2003-03-27 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteur et son procede de production
JP2009021502A (ja) * 2007-07-13 2009-01-29 Elpida Memory Inc 半導体装置およびその製造方法
DE102015213294A1 (de) * 2015-07-15 2017-01-19 Mahle International Gmbh Thermoelektrischer Wärmetauscher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors
JPS60223165A (ja) * 1984-04-19 1985-11-07 Toshiba Corp 半導体装置の製造方法
EP0170250B1 (en) * 1984-07-31 1990-10-24 Kabushiki Kaisha Toshiba Bipolar transistor and method for producing the bipolar transistor
US4847670A (en) * 1987-05-11 1989-07-11 International Business Machines Corporation High performance sidewall emitter transistor

Also Published As

Publication number Publication date
EP0372476A2 (en) 1990-06-13
EP0372476B1 (en) 1994-08-10
DE68917434D1 (de) 1994-09-15
US4980302A (en) 1990-12-25
EP0372476A3 (en) 1990-08-08
DE68917434T2 (de) 1995-03-30
JPH02153536A (ja) 1990-06-13

Similar Documents

Publication Publication Date Title
US4839305A (en) Method of making single polysilicon self-aligned transistor
JPH06101473B2 (ja) 半導体装置
JP2503460B2 (ja) バイポ−ラトランジスタおよびその製造方法
EP0088922A2 (en) A method of forming electrodes and wiring strips on a semiconductor device
JPH0628266B2 (ja) 半導体装置の製造方法
US4412378A (en) Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation
JPH038343A (ja) バイポーラトランジスタとその製造方法
EP0126292A1 (en) Semiconductor device having an element isolation layer and method of manufacturing the same
US4675983A (en) Method of making a semiconductor including forming graft/extrinsic and intrinsic base regions
JPH034538A (ja) バイポーラ型半導体装置
JP2842075B2 (ja) 半導体装置の製造方法
JP3141237B2 (ja) 半導体装置の製法
JP2557840B2 (ja) 半導体装置の製造法
JPS627704B2 (ja)
JP2718101B2 (ja) 半導体装置の製造方法
JP2500597B2 (ja) 半導体装置の製造方法
JPH0536702A (ja) 半導体装置
JPH0691101B2 (ja) バイポーラトランジスタの製造方法
JPH01214166A (ja) バイポーラトランジスタを有する半導体集積回路装置
JPH0669044B2 (ja) 半導体装置の製造方法
JPS6346769A (ja) 半導体装置の製造方法
JPH0828368B2 (ja) 半導体装置の製造方法
JPH0488638A (ja) 半導体装置の製造方法
JPS62243360A (ja) 半導体装置の製造方法
JPH0824130B2 (ja) 半導体装置およびその製造方法