JPS60223165A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60223165A
JPS60223165A JP59079133A JP7913384A JPS60223165A JP S60223165 A JPS60223165 A JP S60223165A JP 59079133 A JP59079133 A JP 59079133A JP 7913384 A JP7913384 A JP 7913384A JP S60223165 A JPS60223165 A JP S60223165A
Authority
JP
Japan
Prior art keywords
region
type
film
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59079133A
Other languages
English (en)
Inventor
Yoshihisa Mizutani
水谷　嘉久
Shunji Yokogawa
横川　俊次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59079133A priority Critical patent/JPS60223165A/ja
Priority to US06/724,152 priority patent/US4642880A/en
Publication of JPS60223165A publication Critical patent/JPS60223165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特にソース、ド
レイン領域の形成工程を改良した半導体装置の製造方法
に係わる。
（発明の技術的背景とその問題点） 近年、半導体装置の分野においては、素子寸法の微細化
は目覚ましいが、それに伴って素子間を分離するフィー
ルド領域に形成されるフィールド絶縁膜の厚みも減少す
る傾向にある。フィールド絶縁膜と半導体基板（素子領
域）との界面近傍の基板表面には、通常基板と同導電型
の不純物がドープされており、フィールド絶縁膜中の固
定電荷もしくはフィールド絶縁膜上に形成される配線等
の影響で半導体基板表面の導電型が反転し、素子間が導
通するのを防止している。フィールド絶縁膜の厚みが減
少するに伴って、半導体基板表面の反転傾向を阻止する
ために半導体基板にドープされる不純物濃度はますます
増加する傾向にある。
フィールド絶縁膜によって分離される素子及び配線部分
には、半導体基板と逆導電型の不純物拡散領域が設けら
れ、その部分に印加される電圧は拡散領域と基板間に形
成されるｐｎ接合により保持されている。
ところで、上述した半導体装置の一例として第１図に示
すｎチャンネル型ＥＰＲＯＭセルが知られている。即ち
、図中の１はｐ型の単結晶シリコン基板であり、この基
板１の表面にはフィールド酸化１ｌＩ２が選択的に設け
られている。このフィールド酸化膜２に接するシリコン
基板１表面には、基板１と同導電型のｐ＋＋反転防止層
３が設けられている。前記フィールド酸化膜２で分離さ
れた島状の基板１領域（素子領域）には、互いに電気的
に分離されたｎ＋型のソース、ドレイン領域４．５が設
けられており、かつこれら領域４．５間を含む基板１上
にはゲート酸化Ｉｌｌ　６を介してフローティングゲー
ト電極７か設けられている。このフローティングゲート
電極７上には、絶縁薄膜８を介してコントロールゲート
電極９が設けられている。そして、コントロールゲート
電極９を含む全面には、層間絶縁ＷＡ１０が被覆されて
おり、かつ該絶縁膜１０上には、コンタクトホールを通
して前記ソース、ドレイン領域４．５と接続したソース
電極１１、ドレイン電極１２が夫々設けられている。
上記第１図図示のＥＰＲＯＭセルにおいては、情報の書
込みのため、７０−ティングゲート電極７内に電子を注
入する手段としてコントロールゲート電極９及びドレイ
ン領域５に２０Ｖ程度以上の高電圧を印加し、ソース、
ドレイン領域４．５間に発生したホットエレクトロンを
用いる。この時、ドレイン領域５に印加される電圧はド
レイン領域５と基板１及びｐ＋＋反転防止層３との間に
形成されるｐｎ接合の逆方向耐圧で保持される。
ｐｎ接合の逆方向耐圧は、ｐ及びｎ領域の濃度に強く依
存するが、ドレイン領域５が〜１０”ｒ：ＪＲ”以上の
高濃度領域であるので、基板１及びｐ４″型反転防止層
３の濃度より決定される。この場合、ｐ＋＋反転防止層
３の不純物濃度は、基板１の不純物濃度に比べて高いの
で、耐圧はｐ＋＋反転防止層３により決定される。ｐ＋
＋反転防止層３の不純物濃度は、その上に配置される配
線にも２０Ｖ以上の高電圧が印加されることを考慮する
と、５Ｘ１０１８α゛３程度の濃度を必要とし、フィー
ルド酸化膜２の膜厚が薄くなるに従ってますます高濃度
であることが要求される。その結果、ドレイン電極５と
ｐ１型反転防止層３間で形成されるｐｎ接合の逆方向耐
圧は２０Ｖを割るようになり、かかる印加電圧を保持で
きなくなってしまう。
このようなことから、第２図に示すように、ドレイン領
域５がｐ＋＋反転防止層３に接する周囲に比較的濃度の
低いｎ型拡散層５′を形成することによって、逆方向耐
圧を向上させることが考えられる。しかしながら、かか
る方法ではｎ＋型のドレイン領域５とｎ型拡散層５′と
を形成するために二度の不純物拡散工程もしくはイオン
注入工程を必要とし、かつ拡散工程時にマスクとなる物
質のバターニングの工程も必要とする。また、ｎ型拡散
層５′をｎ＋型トドレイン領域５外側に形成しなければ
ならないので、そのための面積を必要とし、高集積化の
妨げとなる。このようなｎ型拡散層５−は、ドレイン領
域に繋がるｎ＋＋拡散領域の周囲に全て形成しなければ
ならず、それに要する面積は莫大となる。
これに対し、第３図に示すようにフィールド酸化膜２で
分離された島状の基板１領域（素子領域）を該フィール
ド酸化膜２をマスクとして異方性エツチング法を用いて
エツチングすることによって、フィールド酸化膜２と接
した素子領域の周囲に斜面を有するエツチング部１３形
成し、ｎ型不純物を基板１にイオン注入法することによ
り、ｎ＋＋拡散領域１４１．１５１とそれらのフィール
ド酸化１！２と接する斜面に位置する比較的低濃度のｎ
型拡散領域１４２．１５２とからなるソース、ドレイン
領域４．５を形成する方法がある。この方法は、エツチ
ング部１３の斜面部分では、イオン注入の際、入射角が
実効的に小さくなることを利用したものである。かかる
方法によれば、ソース、ドレイン領域４．５となるｎ＋
＋拡散領域１４１．１５１とｎ型拡散領域１４２．１５
２とを一回のイオン注入工程で形成でき、かつその間に
マスク合せ工程を必要しないので、工程の簡略化と集積
度の向上を達成できる。
しかしながら、前記方法でソース、ドレイン領域の平坦
部分のｎ＋型拡散領域１４１．１５ｔと斜面部分のｎ型
拡散領域１４２．１５２との濃度比を斜面の傾斜角のみ
で得ようとしているため、傾斜角として非常に大きな値
を必要とする。例えば、前記角拡散領域間の濃度比を１
／１０にしようとすれば、その角度は約８４°、１１０
０にしようとすると、傾斜角を約８９６にする必要があ
る。
このような急俊な斜面部分を１ＩＩＪＩｌｌ性よく得る
ことは通常の手段では困難である。しかも、かかる斜面
がフィールド領域と素子領域との境界に存在すると、そ
の後の工程で形成される配線が前記境界部分の段差部で
１ｌｌｉＩｓ！シやすくなり、半導体装置の信頼性を著
しく損うことになる。
〔発明の目的〕
本発明は、半導体基板上に配置される配線の断線を招く
ことなく、ドレイン領域と反転防止層の間の逆方向耐圧
を向上し、更に高集積化が可能な半導体装置の製造方法
を提供しようとするものである。
〔発明の概要〕
本発明は、第１導電型の半導体基板の表面に素子分離用
絶縁膜を形成するとともに、該絶縁膜で分離された島状
の素子領域を形成する工程と、前記素子分離用絶縁膜を
マスクとして異方性エツチング法により前記基板の素子
領域を選択的にエツチングして該絶縁膜と接した部分に
斜面を有する断面逆台形状のエツチング部を形成する工
程と、全面にほぼ一様な厚さの被膜を形成した後、第２
導電型の不純物を前記被膜を通して前記基板に選択的に
イオン注入して第２導電型の不純物拡散領域を形成する
工程とを具備したことを特徴とするものである。かかる
本発明方法によれば、フィルド領域と素子領域の境界部
分に急俊な斜面を存在させることなく、その斜面部分の
不純物拡散層の濃度、それより内側の平坦部分の不純物
拡散層より低く設定でき、既述した如く半導体基板上に
配置される配線のｌｌＴｌ１ｌを招くことなく、ドレイ
ン領域と反転防止層の間の逆方向耐圧を向上し、更に高
集積化が可能な半導体装置を製造できる。
〔発明の実施例〕
以下、本発明をｎチャンネル型ＥＰＲＯＭの製造に適用
した例について第４図（ａ）〜（ｈ）を参照して詳細に
説明する。
まず、ｐ型シリコン基板１０１上に図示しないバッフ１
１化膜を介して耐酸化性マスクとしての窒化シリコンパ
ターン１０２を選択的に形成した後、該パターン１０２
をマスクとして露出するシリコン基板１０１を所定深さ
エツチングした。つづいて、パターン１０２をマスクと
してｐ型不純物、例えばボロンを４Ｘ１０１３ｃｍ’の
ドーズ量、４０ｋｅＶの打込みエネルギーでイオン注入
した（第４図（ａ）図示）。この後、窒化シリコンパタ
ーン１０２を耐酸化性マスクとして１０００℃のウェッ
ト雰囲気中で熱酸化処理することにより、露出したシリ
コン基板１０１に例えば厚さ６０００人のフィールド酸
化１１１０３を形成した。この時、イオン注入されたボ
ロンが活性化されてフィールド酸化膜１０３の下のシリ
コン基板１０１の濃度が２Ｘ　１０１Ｔａｔｒ−３程度
のｐ＋型反転防止層１０４が形成された（第４図（ｂ）
図示）。
次いで、窒化シリコンパターン１０２及びバッファ酸化
膜を除去した後、フィールド酸化膜１０３をマスクとし
て露出したシリコン基板１０１領域（素子領域）表面を
ＫＯＨ等の異方性エツチング液を用いてエツチングした
。この時、露出した基板１０１表面には中央の平坦部１
０５ａとフィールド酸化膜１０３と接する斜面部１０５
ｂとからなる断面が逆台形状のエツチング部１０６が形
成された。この傾斜部１０５ｂの平坦部１０５ａに対す
る角度は約６０°である（第４図（Ｃ）図示）。つづい
て、ドライ酸素雰囲気中で熱酸化処理を行なってシリコ
ン基板１０１のエツチング部１０６表面に厚さ２００人
の熱酸化膜１０７を成長した（第４図（ｄ）図示）。
次いで、全面にＣＶＤ法により厚さ３０００人のリンド
ープ多結晶シリコン膜を堆積した後、該多結晶シリコン
膜をパターニングして７０−テイングゲート電＃１１０
８を形成した。この時、フローティングゲート電極１０
８の直下以外の熱酸化１１＄１０７は薄いため、通常エ
ツチングの際に除去される。つづいて、全面にＣＶＤ法
により被膜として厚さ２００人の５ｉ０２１１１０９を
堆積した（第４図（ｅ）図示）。
次いで、５ｉＯｚ膜１０９を被覆した状態でフィールド
酸化膜１０３及び７０−ティングケート電極１０８をマ
スクとしてｎ型不純物、例えば砒素をｌＸ１０”ｃｍ’
のドーズ凶、１００ｋｅＶの打込みエネルギーでイオン
注入した。この時、砒素イオンはエツチング部１０６の
平坦部１０５ａに対しては２００人の８１０２膜１０９
を通してイオン注入されるが、斜面部１０５ｂに対して
は、平坦部１０５ａと斜面部１０５ｂのなす角度が約６
０”であるため、実効的に２００人ｘ　５ｅｃ６０’　
＝４００人の厚さのＳｉＯ２膜１０９を通してイオン注
入されることになる。１００ｋｅＶの打込みエネルギー
でイオン注入された砒素イオンの５ｉ０２中での到達距
離は、３４０人程度合中心にして略ガウス分布する。そ
して、濃度のピーク値は３４０人程度合ところにある。
従って、イオン注入された砒素イオンは、エツチング部
１０６の平坦部１０５ａに対しては、はとんどがシリコ
ン基板１０１の部分に到達するが、斜面部１０５ｂでは
ピーク値がＳｉＯ２膜１０膜中０９中ため、シリコン基
板１０１の部分に到達する砒素イオンは２桁近く低い値
となる（第４図（ｆ）図示）。
次いで、熱処理を施してイオン注入された砒素を活性化
した。この時、フィールド酸化膜１０３及びｐ＋＋反転
防止層１０４と接するエツチング部１０６の斜面部１０
５ｂには、前述の如く砒素のイオン注入量が少ないため
、該エツチング部１０６の平坦部１０５ａに形成された
ｎ＋型型数散層１１０１．１１０２より低濃度のｎ型拡
散層１１１１．１１１２が形成された。こうしたｎ＋型
型数散層１１０１びｎ型拡散層１１１！によりソース領
域１１２が作製され、ｎ＋型型数散層１１０２びｎ型拡
散層１１１２によりドレイン領域１１３が作製された（
第４図（Ｑ）図示）。
次いで、ＳｉＯ２膜１０９を除去した後、７０−ティン
グゲート電極１０８上に薄い酸化膜１１４を介してリン
ドープ多結晶シリコンからなるコントロールゲート電極
１１５を形成した。つづいて、全面に層間絶縁膜として
のＣＶＤ−８ｉ０２１１１１１６を堆積した後、コンタ
クトホールの開孔、Ａβ膜の蒸着、該ＡＲ躾のパターニ
ングにより前記ソース、ドレイン領域１１２．１１３と
コンタクトホールを通して接続したソースＡ２電極１１
７、ドレインＡβ電極１１８を形成してｎチャンネル型
ＥＰＲＯＭを製造した（第４図（ｈ＞図示）。
しかして、本発明によれば、ソース、ドレイン領域１１
２．１１３はフィールド領域と接する部分が比較的濃度
の低いｎ型拡散層１１１１．１１１２になっているため
、それらｎ型拡散層１１１１．１１１２とフィールド酸
化膜１０３の下に形成されたｐ＋＋反転防止層１０４と
の間に形成されるｐｎ接合の逆方向耐圧を著しく向上で
きる。
その結果、ドレイン領１１１３に印加される２０■程度
以上の電圧を充分に保持しえるＥＦＲＯＭを実現できる
。また、ソース、ドレイン領域１１２．１１３がフィー
ルド領域に接する斜面部１０５ｂは、傾斜角度が６０°
程度であるので、その部分を横切って配置される配線の
断線を防止でき、信頼性の高いＥＰＲＯＭセルを得るこ
とができる。
なお、本発明は上記実施例の如きＥＰＲＯＭセルの製造
のみに限らず、第５図に示すようなゲート電極１１９を
有するｎチャンネルＭＯＳトランジスタにも同様に製造
できる。かかるＭＯＳトランジスタは、実施例で説明し
たＥＰＲＯＭセルを製造する際、周辺回路として必要な
ものであり、ＥＰＲＯＭセルの製造工程で同時に製造さ
れるものである。但し、かかる構造のＭＯＳトランジス
タは単独でも高電圧印加を必要とする回路に応用できる
。
また、本発明は第６図に示すように、前述したＥＰＲＯ
ＭセルやＭＯＳトランジスタに印加される高電圧を導く
拡散配線層１２０にも同様に適用できる。第６図中の１
２１は、フィールド領域に接するシリコン基板１０１の
エツチング部における斜面部に形成されたｎ型拡散層、
１２２は該工ンチング部の平坦部に形成されたｎ＋型型
数散層ある。こうした拡散配線層１２０においても、実
施例と同様に斜面部のｎ型拡散層１２１によりフィール
ド酸化膜１０３下に存在するｐ＋＋反転防止層１０４と
のｐｎ接合の逆方向耐圧を向上できる。
上記実施例では、斜面部へのイオン注入量を低減するた
めの被膜としてＣＶＤ法によるＳ　ｉ　０２膜を用いた
が、ＳｉＯ２膜の代わりに他の物質、例えば５ｉｓＮ＜
膜を用いてもよい。また、直接酸化や直接窒化による酸
化膜、窒化膜を利用してもよい。
上記実施例では、基板としてｎ型シリコン基板を用いた
が、ｎ型シリコン基板を用いてもよいし、シリコンのみ
ならずＱｅ、ＧａＡＳ等の化合物半導体基板を利用して
もよい。
〔発明の効果〕
以上詳述した如く、本発明によれば半導体基板上に配置
される配線の断線を招くことなく、ドレイン領域と反転
防止層の間の逆方向耐圧を向上した高信頼性を有し、更
に高集積化を達成した半導体装置の製造方法を提供でき
る。
【図面の簡単な説明】
第１図乃至第３図は、夫々従来のＥＰＲＯＭセルを示す
断面図、第４図（ａ）〜（ｈ）は本発明の実施例におけ
るＥＰＲＯＭセルの製造工程を示す断面図、第５図及び
第６図は、夫々本発明の他の実施例を示す断面図である
。 １０１・・・ｎ型シリコン基板、１０３・・・フィール
ド酸化膜、１０４・・・ｐ＋＋反転防止層、１０５ａ・
・・平坦部、１０５ｂ・・・傾斜部、１０６・・・エツ
チング部、１０７・・・熱酸化膜（ゲート酸化膜）、１
０８・・・７０−ティングゲート電極、１０９・・・Ｓ
ｉＯ２膜（被膜）、１１０１．１１０２．１２２・・・
ｎ＋型型数散層１１１１，１１１２．１２１・・・ｎ型
拡散層、１１２・・・ソース領域、１１３・・・ドレイ
ン領域、１１５・・・コントロールゲート電極、１１７
．１１８・・・Ａ２電極、１１９・・・ゲート電極、１
２０・・・拡散配線層。 第１図 第２図 第３図 第４図 第４図 第５図　第６Ｎ

Claims (1)

    【特許請求の範囲】
  1. 第１導電型の半導体基板の表面に素子分離用絶縁膜を形
    成するとともに、該絶縁膜で分離された島状の素子領域
    を形成する工程と、前記素子分離用絶縁膜をマスクとし
    て異方性エツチング法により前記基板の素子領域を選択
    的にエツチングして該絶縁膜と接した部分に斜面を有す
    る断面逆台形状のエツチング部を形成する工程と、全面
    にほぼ一様な厚さの被膜を形成した後、第２導電型の不
    純物を前記被膜を通して前記基板に選択的にイオン注入
    して第２導電型の不純物拡散領域を形成する工程とを具
    備したことを特徴とする半導体装置の製造方法。
JP59079133A 1984-04-19 1984-04-19 半導体装置の製造方法 Pending JPS60223165A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59079133A JPS60223165A (ja) 1984-04-19 1984-04-19 半導体装置の製造方法
US06/724,152 US4642880A (en) 1984-04-19 1985-04-17 Method for manufacturing a recessed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59079133A JPS60223165A (ja) 1984-04-19 1984-04-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60223165A true JPS60223165A (ja) 1985-11-07

Family

ID=13681451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59079133A Pending JPS60223165A (ja) 1984-04-19 1984-04-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4642880A (ja)
JP (1) JPS60223165A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278276A (ja) * 1987-05-08 1988-11-15 Sharp Corp Ｍｏｓ型半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821682B2 (ja) * 1987-04-24 1996-03-04 株式会社日立製作所 半導体装置の製造方法
US4728391A (en) * 1987-05-11 1988-03-01 Motorola Inc. Pedestal transistors and method of production thereof
JPH06101473B2 (ja) * 1988-12-05 1994-12-12 日本電気株式会社 半導体装置
US4959325A (en) * 1989-02-24 1990-09-25 Micron Technology, Inc. Reduction of electric field effect in the bird's beak region of a DRAM cell following expansion of active region through local encroachment reduction
US4997785A (en) * 1989-09-05 1991-03-05 Motorola, Inc. Shared gate CMOS transistor
JP2853426B2 (ja) * 1991-12-20 1999-02-03 日本電気株式会社 半導体記憶装置の製造方法
US5895243A (en) * 1996-04-16 1999-04-20 Micron Technology, Inc. Semiconductor processing method of providing electrical isolation between adjacent semiconductor diffusion regions of different field effect transistors and integrated circuitry having adjacent electrically isolated field effect transistors
JP3075211B2 (ja) * 1996-07-30 2000-08-14 日本電気株式会社 半導体装置およびその製造方法
KR100209724B1 (ko) * 1996-08-21 1999-07-15 구본준 플래쉬 메모리 및 이의 제조방법
US5744391A (en) * 1997-01-15 1998-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method to improve isolation between EEPROM devices via a field oxide anneal
GB2323706B (en) * 1997-03-13 2002-02-13 United Microelectronics Corp Method to inhibit the formation of ion implantation induced edge defects
JP3485087B2 (ja) * 1999-12-27 2004-01-13 セイコーエプソン株式会社 半導体装置
WO2003038893A2 (de) * 2001-10-26 2003-05-08 Infineon Technologies Ag Halbleiterstruktur und verfahren zum herstellen derselben
US9754814B2 (en) * 2013-03-08 2017-09-05 Newport Fab, Llc Integrated passive device having improved linearity and isolation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514844A (en) * 1967-12-26 1970-06-02 Hughes Aircraft Co Method of making field-effect device with insulated gate
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
FR2529714A1 (fr) * 1982-07-01 1984-01-06 Commissariat Energie Atomique Procede de realisation de l'oxyde de champ d'un circuit integre
US4453306A (en) * 1983-05-27 1984-06-12 At&T Bell Laboratories Fabrication of FETs
US4492008A (en) * 1983-08-04 1985-01-08 International Business Machines Corporation Methods for making high performance lateral bipolar transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278276A (ja) * 1987-05-08 1988-11-15 Sharp Corp Ｍｏｓ型半導体装置

Also Published As

Publication number Publication date
US4642880A (en) 1987-02-17

Similar Documents

Publication Publication Date Title
JPS6318867B2 (ja)
JPS60223165A (ja) 半導体装置の製造方法
JPH08255846A (ja) 半導体装置及びその製造方法
JPS614240A (ja) 半導体装置の製造方法
JPH10209445A (ja) Ｍｏｓｆｅｔおよびその製造方法
JP2729298B2 (ja) Ｍｏｓ型トランジスタの製造法
JPS62155565A (ja) 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法
JPH0347588B2 (ja)
JPH0298143A (ja) Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法
JPH11145457A (ja) 縦型電界効果トランジスタ
JPH10163338A (ja) 半導体装置とその製造方法
JP3140023B2 (ja) 半導体装置及びその製造方法
JPH0575041A (ja) Ｃｍｏｓ半導体装置
JPS62128567A (ja) 不揮発性半導体記憶装置の製造方法
JPH0794721A (ja) 半導体装置及びその製造方法
JPH0487374A (ja) 不揮発性メモリ素子の製造方法
JP3051445B2 (ja) 半導体薄膜トランジスタおよびその製造方法
JP2713940B2 (ja) 半導体装置
JPH05251712A (ja) 不揮発性半導体記憶装置の製造方法
JP2556618B2 (ja) 電界効果型半導体装置の製造方法
JPH0555204A (ja) 半導体装置の製造方法
JPS60133755A (ja) 半導体装置の製造方法
JPH0821615B2 (ja) 半導体記憶装置の製造方法
JPH08191135A (ja) 半導体装置及びその製造方法
JPH07321189A (ja) 半導体装置および半導体装置の製造方法