JPH03215944A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術（第６図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■第１の発明の実施例（第１同．第２図）■第２の発明
の実施例（第３図） ■第３の発明の実施例（第４図） ■第４〜第６の発明の実施例（第５図）発明の効果 （概　要〕 半導体装置の製造方法に関し、更に詳しく言えば、自己
整合方式にてハイボーラ１〜ランジスタを作成する半導
体装置の製造方法に関し、外部ベース領域と内部ベース
領域とを確実、かつ十分に接続させるとともに、エミッ
タ／コレクタ間のパンチスルーを防止し、かつエミッタ
／ヘース間の逆方向の電気的特性を向上させることがで
きる半導体装置の製造方法を提供することを目的とし、 一導電型の半導体基板上に反対導電型の不純物を含む導
電膜と絶縁膜とを順次形成する工程と、前記導電膜と前
記絶縁膜とに同じパターンで開口部を形成する工程と、
前記導電膜中の不純物を前記半導体基板に選択的に導入
して前記開口部の周辺の該半導体基板に反対導電型の第
１の不純物領域を形成する工程と、前記開口部を介して
該開口部の底部の半導体基板を選択的にエッチングして
溝を形成し、前記第１の不純物領域を該溝の側部に露出
させる工程と、前記溝に反対導電型の半導体膜を埋めて
該溝の側壁の第１の不純物領域に接する第２の不純物領
域を形成する工程と、前記第２の不純物領域内に、又は
該第２の不純物領域に接して一導電型の第３の不純物領
域を形成する工程とを含み構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、自己整合方式にてバイボーラトランジスタを作成
する半導体装置の製造方法に関する。

近年、半導体装置の高密度化・高速度化のため、ハイポ
ーラトランジスタは自己整合方式にて作成されるように
なっている。

〔従来の技術］ 第６図（ａ）〜（ｄ）は、従来例の自己整合方式による
ハイボーラトランジスタの作成方法にっ？て説明する断
面図である。

まず、同図（ａ）に示すように、ＳｉＯ■膜からなる素
子分離領域２の形成されたｎ型のＳｉ基板１にｐ型の不
純物であるボロンが導入されたヘース引出電極となるＳ
ｉ膜３と層間絶縁膜となるＳｉＯ■膜４とを順次形成す
る。

次に、同図（ｂ）に示すように、素子分離領域２の間の
Ｓｉ基板１の内部ヘース領域を形成すべき領域上にＳｉ
膜３及びＳｉＯ■膜４の開口部５を形成する。

次いで、同図（ｃ）に示すように、開口部５の側壁に絶
縁のためのＳｉＯ■膜６を形成するとともに、Ｓｉ膜３
中のボロンをＳｉ基板１に導入し、開口部５底部を挟ん
でｐ゛型の外部ベース領域７ａを形成する。なお、この
Ｓｉ膜３はベース引出電極として用いられる。

続いて、開口部５ａの底部のＳｉ基板１にボロンをイオ
ン注入する。その後、加熱処理によりこのボロンをＳｉ
基板１に拡散して外部ヘース領域７ａの間に、かつこの
外部ヘース領域７ａと接ずるようにｐ型の内部ヘース領
域７ｂを形成する。次に、Ｓｉ膜８を形成してこれに砒
素をイオン注入した後、加熱処理して砒素をＳｉ基板１
に導入ずる。その結果、内部ベース領域７ｂ内にｎ゜型
のエミンタ領域９が形成される（同図（ｄ））。

その後、Ｓｉ膜８をパターニングしてエミッタ弓出電極
を形成し、自己整合方式によるパイボーラトランジスタ
が完成する。

〔発明が解決しようとする課題〕

ところで、第６図（ｄ）に示すように、同じ開口部５ａ
の底部からｎ型及びｐ型の不純物をＳｉ基板１に導入し
、拡散深さの違いを利用してエミッタ領域９及び内部ベ
ース領域７ｂを形成している。

このため、拡散のばらつきによりエミッタ領域９が深く
形成された場合、エミッタ領域９が高濃度の外部ヘース
領域７ａと接するようになるため、エミッタ／ベース間
の逆方向電圧が低下したり、リーク電流が増加したりす
るという問題がある。

また、内部ベース領域７ｂが浅く形成された場合にはエ
ミッタ／コレクタ間でパンチスルーが起こるため、エミ
ッタ／コレクク間で必要な電圧が確保できなくなるとい
う問題がある。

更に、外部ヘース領域７ａの深さが浅くなった場合、外
部ベース領域７ａと内部ベース領域７ｂとが十分に接続
しなくなるため、ヘース抵抗が増加したりするという問
題もある。

そこで本発明は、このような従来の問題点に鑑みてなさ
れたものであって、外部ヘース領域と内部ベース領域と
を確実、かつ十分に接続させるとともに、エミンタ／コ
レクタ間のバンチスルーを防止し、かつエミッタ／ベー
ス間の逆方向の電気的特性を向上させることができる半
導体装置の製造方法を提供することを目的とするもので
ある。

〔課題を解決するための手段］ 上記課題は、第１に、一導電型の半導体基板上に反対導
電型の不純物を含む導電膜と絶縁膜とを順次形成する工
程と、前記導電膜と前記絶縁膜とに同じパターンで開口
部を形成する工程と、前記導電膜中の不純物を前記半導
体基板に選択的に導入して前記開口部の周辺の該半導体
基板に反対導電型の第１の不純物領域を形成する工程と
、前記開口部を介して該開口部の底部の半導体基板を選
択的にエッチングして溝を形成し、前記第１の不純物領
域を該溝の側部に露出させる工程と、前記溝に反対導電
型の半導体膜を埋めて該溝の側壁の第１の不純物領域に
接する第２の不純物領域を形成する工程と、前記第２の
不純物領域内に、又は該第２の不純物領域に接して一導
電型の第３の不純物領域を形成する工程とを有すること
を特徴とする半導体装置の製造方法によって達成され、
第２に、第１の発明に記載の半導体装置の製造方法にお
いて、前記開口部を介して該開口部の底部の半導体基板
をエッチングするに際し、同時に前記反対導電型の不純
物を含む導電膜もほぼ等量エッチング・除去して絶縁膜
をオーバハング状に形成する工程と、前記第２の不純物
領域を形成するに際して、該オーバハング形状部にも反
対導電型の半導体膜を埋めて第１の不純物領域に接する
第２の不純物領域を形成する工程とを含むことをれ、 第３に、第１の発明に記載の半導体基板としてＳｉ基板
を、第２の不純物領域となる反対導電型の半導体膜とし
てＳｉＸＧｅｌ−ｘ材を、第３の不純物領域の材料とし
てＳｉ材料を用いることを特徴とする半導体装置の製造
方法によって解決され、第４に、−導電型の半導体基板
上に反対導電型の不純物を含む第１の導電膜と絶縁膜と
を順次形成する工程と、前記第１の導電膜と絶縁膜とに
同じパターンの開口部を形成する工程と、前記開口部を
被覆して反対導電型の不純物を含む第２の導電膜を形成
する工程と、前記第１の導電膜中の不純物を前記半導体
基板に導入して反対導電型の第１の不純物領域を形成す
る工程と、前記第２の導電膜中の不純物を前記開口部を
介して半導体基板に選択的に導入し、反対導電型の第２
の不純物領域を形成する工程と、前記開口部の側壁に絶
縁膜を形成する工程と、前記開口部を被覆して一導電１
１ 型の不純物を含む第３の導電膜を形成する工程と、前記
開口部を介して第３の導電膜中の不純物を前記半導体基
板に導入して前記第１の不純物領域内に一導電型の第３
の不純物領域を形成する工程とを有することを特徴とす
る半導体装置の製造方法によって達成され、 第５に、第４の発明に記載の半導体装置の製造方法にお
いて、前記第２の導電膜をエッチング・除去した後、新
たに前記開口部の側壁に絶縁膜を形成することを特徴と
する半導体装置の製造方法によって達成され、 第６に、第４の発明に記載の半導体装置の製造方法にお
いて、前記第２の導電膜を酸化することにより前記開口
部の側壁に絶縁膜を形成することを特徴とする半導体装
置の製造方法によって達成される。

〔作　用〕

第１及び第２の発明の半導体装置の製造方法によれば、
半導体基板内の第１の不純物領域により１２ 挟まれた領域に溝を形成して第１の不純物領域を溝の側
部に露出させ、この溝内に反対導電型の半導体膜を埋め
て第１の不純物領域と接する第２の半導体領域を形成し
ているので、第１及び第２の不純物領域を確実に、かつ
十分に接続することができる。

更に、溝内を埋めて形成された第２の不純物領域内に、
或いは第２の不純物領域に接して一導電型の第３の不純
物領域を形成している。従って、第２の不純物領域内に
第３の不純物領域を形成する場合、従来と異なり、第３
の不純物領域の拡散深さのみを調整すればよいことにな
る。或いは第２の不純物領域に接して第３の不純物領域
を形成する場合、拡散深さの調整は不要となる。このた
め、従来と比較して制御性が大幅に改善される。

これにより、半導体基板と第３の不純物領域との間の距
離や第１の不純物領域と第３の不純物領域との間の距離
を十分に確保することが容易にできる。特に、第２の発
明の製造方法のように、溝を形成する際開口部の下側に
露出した導電膜もエッチングし、その除去跡に第２の不
純物領域となる半導体膜を埋め込むことにより、第２の
不純物領域と接して形成される第３の不純物領域と第１
の不純物領域との間の十分な距離が更に確実にとれるよ
うになる。

また、第３の発明の製造方法のように第１の発明の半導
体基板としてＳｉ基板を、第２の不純物領域となる反対
導電型の半導体膜としてＳｉＸＧｅ材を、第３の不純物
領域の材料としてＳｉ材料をそれぞれ用いている。従っ
て、Ｓｉ層の間にバンドギャップが小さいＳｉＸＧｅ＋
−ｘ層が挟まれることになるので、少数キャリアに対す
るエネルギー障壁が高くなる。このため、半導体基板／
第２の不純物領域との間、及び第２の不純物領域／第３
の不純物領域との間で少数キャリアの移動を少なくする
ことができるので、エミッタ注入効率の優れたヘテロバ
イボーラトランジスタが実現できる。

更に、従来、同じ幅の開口部を介して第２の不純物領域
たる内部ヘース領域と第３の不純物領域たるエミッタ領
域とを拡散深さの違いを利用することにより形成してい
たが、第４の発明の半導体装置の製造方法においては、
大きな幅の開口部を介して第２の不純物領域を形成した
後、この開口部内の側壁に絶縁膜を形成して開口部の幅
を小さくし、この小ざい開口部を介して第３の不純物領
域を形成している。このため、第１の不純物領域と第３
の不純物領域との距離や半導体基板と第３の不純物領域
との間の距離を十分に確保することができる。

また、従来、外部ベース領域たる第１の不純物領域と、
内部ベース領域たる第２の不純物領域を形成するための
開口部七の間の距離は開口部の側壁に形成された絶縁膜
の厚さ程度離れているが、第４の発明の半導体装置の製
造方法においては、第１の不純物領域と開口部とは完全
に重なっている。このため、開口部を介して半導体基板
内に形成される第２の不純物領域と第１の不純物領域と
を確実に、かつ十分に接続することができる。

特に、第４の発明の開口部の側壁に絶縁膜を形成する方
法として、第５の発明のように第２の導１５ 電膜を除去した後に新たに形成する方法と、第６の発明
のように第２の導電膜を酸化することによりこれを用い
て形成する方法がある。

？実施例〕 以下、第１〜第６の発明の実施例について図を参照しな
がら具体的に説明する。

（１）第１の発明の実施例 ■第１の実施例 第１図（ａ）〜（ｅ）は、第１の発明の実施例の自己整
合方弐にてハイポーラトランジスタを作成する方法を説
明する断面図である。

まず、同図（ａ）に示すように、ＳｉＯ■膜からなる素
子分離領域１１の形成されたｎ型のＳｉ基板（半導体基
板）１０にｐ型の不純物であるボロンが導入された膜厚
約３０００人のＳｉ膜（導電膜）１２と膜厚約５０００
人のＳｉＯ■膜（絶縁膜）１３とを順次形成する。

次に、同図（ｂ）に示すように、素子分離領域１１の間
のＳｉ基板１０の内部ベース領域を形成す１６ ベき領域」二にレジスト膜１４をマスクとしてドライエ
ツヂング法によりＳｉ膜１２及びＳｉＯｚ膜１３の開口
部１５を形成する。

次いで、温度９００゜Ｃ，時間３０分の条件で加熱処理
を行い、Ｓｉ膜１２中のボロンをＳｉ基板ｌｏ内に拡散
してｐ゛型の外部ヘース領域（第１の不純物頷域）１Ｇ
を形成するとともに、開口部１５に露出したＳｉ膜１２
を絶縁するため約５００人のＳｉ０２膜（絶縁膜）１７
を形成する。更に、このとき同時に開口部１２底部のＳ
ｉ基板１０にもＳｉＯｚ膜１７が形成される（同図（Ｃ
））。

次に、ＣＨＦ，ガスを用いたＲ　Ｉ　Ｅ　（Ｒｅａｃｔ
ｉｖｅ　ＩｏｎＥｔｃｈｉｎｇ）法により開口部１２の
底部のＳｉ０２膜１７をエッチングした後、続いてＣＩ
　２／Ａｒガスを用いたＲＩＥ法により開口部１５底部
のＳｉ基板１０を約５００人エッチングして溝１８を形
成する。このとき、溝１８の側面には前に形成された外
部ベース領域１６が露出する。一方Ｓｉ膜１２に形成さ
れたＳｉｎｇ膜１７はほとんど残存する（同図（ｄ））
。

続いて、Ｓｉソースを用いた分子線エビタキシー法によ
り温度６００゜Ｃの条件で濃度ＩＸＩＯ１８〜５×１０
１８ＣＩＩ１−３のボロンを含んだＳｉ膜（半導体膜）
を溝１８内に埋めることにより、ｐ型の内部ベース領域
（第２の不純物領域）１９を形成する。次に、モノシラ
ン（ＳｉＨａ　）ガスを用いた減圧ＣＶＤ法により温度
８００　’Ｃ、圧力ＩＱＴｏｒｒの条件で全面にｎ・型
のＳｉ膜を形成した後、このＳｉ膜をパターニングして
エミッタ領域（第３の不純物領域）２０を形成し、バイ
ボーラトランジスタが完成する（同図（ｅ））。

以上のように、第１の発明の第１の実施例によれば、外
部ベース領域１６が側部に露出した溝１８内にｐ型のＳ
ｉ膜を埋めて内部ヘース領域１９を形成しているので、
外部ヘース領域Ｉ６と内部ヘース領域１９とを確実に、
かつ十分に接続することができる。

更に、溝１８内を埋めて形成された内部ベース領域１９
に接してｎ゜型のエミッタ領域２０を形成している。従
って、内部ヘース領域１９に接してにエミッタ領域２０
を形成する場合、拡散深さの調整は不要となる。このた
め、従来と比較して制御性が大幅に改善されるので、Ｓ
ｉ基板１０とエミック領域２０との間の距離や外部ヘー
ス領域１６とエミッタ領域２０との間の距離を十分に確
保することが容易にできる。これにより、ヘース／エミ
ッタ間の逆電圧の低下を防止でき、かつエミッタ／コレ
クタ間のパンチスルーを防止することができる。

なお、第１の実施例では、導電膜としてＳｉ膜１２を用
いているが、ボリザイド膜でもよい。

また、エミッタ領域２０となるＳｉ膜をＣＶＤ法により
形成しているが、内部ヘース領域１９上に選択的にエビ
クキシャル成長してもよい。このとき、例えば分子線エ
ビタキシャル成長法を用いることができる。

■第２の実施例 第２図（ａ）〜（ｃ）は、第１の発明の第２の実施例の
半導体装置の製造方法を説明する断面図である。

１９ ？図（ａ）は、第１の発明の第１の実施例と同じ工程で
内部ベース領域（第２の不純物領域）１９が形成された
後の状態を示している。同図（ａ）において第１図の符
号と同じ符号で示すものは第１図と同じものを示してい
る。

このようなＳｉ基板１０にまずＳｉＯ■膜２１を形成し
た後、ＲＩＥ法によりＳｉＯ。膜２１を異方性エッチン
グし、開口部１５の側壁にＳｉＯ■膜２０を残存させる
（同図（ｂ））。

次いで、Ｓｉ膜２２をＣＶＤ法により形成した後、砒素
をイオン注入してＳｉ膜２２をｎ゛型化する。

続いて、加熱処理を行いＳｉ膜２２中の砒素を内部ヘー
ス領域１８内に導入してエミンタ領域（第３の不純物領
域）２３を形成し、ハイボーラ１ヘランジスタが完成す
る（同図（Ｃ））。

以上のように、第１の発明の第２の実施例によれば、第
１の実施例と同様に、外部ヘース領域１６が側部に露出
した溝１８内にｐ型のＳｉ膜を埋めて内部ベース領域１
９を形成しているので、外部ベース領域１６と内部ヘー
ス領域１９とを確実に、２０ ？つ十分に接続することができる。

また、第２図（ｃ）に示すように、溝１８内を埋めて形
成された内部ベース領域１９内に０１型のエミッタ領域
２３を拡散により導入している。

従って、トランジスタを作成する場合、従来と異なり、
エミッタ領域２０の拡散深さのみを調整すればよいこと
になる。このため、従来と比較して制御性が大幅に改善
される。更に、開口部１５内の側部に形成されたＳｉＯ
■膜２１により外部ベース領域１６とエミッタ領域２３
との間の距離を十分にとることができる。従って、Ｓｉ
基板１０とエミッタ領域２３との間の距離や外部ベース
領域１６とエミンク領域２３との間の距離を十分に確保
することが容易にできる。これにより、ベース／エミッ
タ間の逆電圧の低下を防止でき、かつエミッタ／コレク
タ間のパンチスルーを防止することができる。

（２）第２の発明の実施例 第３図（ａ）〜（ｅ）は第２の発明の実施例の？導体装
置の製造方法を説明する断面図である。

同図において、第１図と同じ符号で示すものは第１図と
同じものを示している。

本実施例では内部ベース領域を形成すべき領域に開口部
１５を形成した後、この開口部１５を介してＳｉ膜（導
電膜）１２をエッチングし溝２４を形成する際、例えば
ＨＮＯ３／ＨＦのウエットエンチングによりＳｉ基板（
半導体基板）１０及びＳｉ膜１２を５００〜１０００人
程度等方的にエッチングすることにより、ＳｉＯ■膜１
３の下にオーバハング部２４ａを形成する（同図（ｂ）
）。

続いて、第１の実施例と同じ条件で分子線エビタキシャ
ル成長法により、Ｓｉ膜を成長してＳｉ基板１０を埋め
戻すとともにオーバハング部２４ａにも埋込み、反対導
電型の内部ベース領域（第２の不純物領域）２５を形成
する（同図（Ｃ））。

その後、開口部１５の側壁にＳｉＯｚ膜２６を形成した
（同図（ｄ））後、第１の発明の第１の実施例と同様の
工程を経てエミッタ領域（第３の不純物領域）２７を形
成し、バイポーラトランジスタが完成する（同図（ｅ）
）。

以」二のように、第２の発明の実施例によれば、第３図
（ｂ）．　　（ｃ）に示すように、外部ヘース領域１６
が側部に露出した溝１８内にｐ型のＳｉ膜を埋めて内部
ヘース領域１９を形成しているので、外部ヘース領域１
６と内部ヘース領域１９とを確実に、かつ十分に接続す
ることができる。

また、第３図（ｃ）に示すように、ＳｉＯ。膜１３の下
のオーバハング部２４ａを埋めて内部ヘース領域２５を
形成しているので、同図（ｅ）に示すように、エミッタ
領域２７を形成するためのＳｉ膜と外部ベース領域１６
及びＳｉ基板１０との間に一定の膜厚の内部ヘース領域
２５が存在する。従って、Ｓｉ基板１０とエミッタ領域
２７との間の距離や外部ベース領域１６とエミッタ領域
２７との間の距離を十分に確保することができる。これ
により、ヘース／エミッタ間の逆電圧の低下を防止でき
、かつエミッタ／コレクタ間のパンチスルーを防止ずる
ことができる。

２３ （３）第３の発明の実施例 第４図は、第３の発明の実施例の自己整合方式によるバ
イボーラトランジスタの作成方法を説明する断面図で、
第１又は第２の発明の実施例の内部ヘース領域（第２の
不純物領域）１９又は２５としてＳｉよりもバンドギャ
ップの小さいＳｉＸＧｃ＋８を用いたものである。

第４図（ａ）は第１の発明の第１実施例の溝１８の形成
後（第１図（ｄ））の状態を示している。

まず、このようなＳｉ基板１０の溝１８に、Ｓｉソース
とＧｅソースを用いた分子線エビタキシーによりｐ型の
ＳａＸＧｅ＋−ｘを埋めて内部ベース領域（第２の不純
物領域）２８を形成する（同図（ｂ））。

その後、Ｇｅソースを止め、Ｓｉソースのみを用いてエ
ミッタ領域（第３の不純物領域）２９を形成してナロー
ギャップベースへテ口バイボーラＩ・ランジスタが完成
する（同図（Ｃ））。

このような第２の発明の実施例によれば、内部ベース領
域２３のバンドギャップがエミンタ領域２４及びコレク
タ領域となるＳｉ基板１０のバンド２４ ギャップよりも小さいので、エミッタ／ベース間、及び
コレクタ／ベース間のＰＮ接合での少数キャリアに対す
る障壁が高《なる。従って、エミッタ注入効率の優れた
ヘテロハイボーラトランジスタが実現できる。

？４）第４．第５及び第６の発明の実施例第５図（ａ）
〜（ｆ）は、第４〜第６の発明の実施例の自己整合方式
によるハイポーラトランジスタの作成方法を説明する断
面図である。

まず、同図（ａ）に示すように、ＳｉＯ■膜からなる素
子分離領域１１の形成されたｎ型のＳｉ基板（半導体基
板）１０にｐ型の不純物であるボロンが導入された膜厚
約３０００人のＳｉ膜（第１の導電膜）３０と膜厚約３
０００人のＳｉＯ■膜（絶縁膜）３１とを順次形成する
。

次に、同図（ｂ）に示すように、素子分離領域１１の間
のＳｉ基板１０の内部ヘース領域を形成すべき領域上に
Ｓｉ膜３０及びＳｉＯ■膜３１の開口部３２を形成する
。

？に、同図（Ｃ）に示すように、モノシラン（ＳｉＨ４
）ガスを用いたＣＶＤ法により温度約６００゜Ｃで膜厚
約５００〜１０００人のＳｉ膜（第２の導電膜）３３を
形成した後、このＳｉ膜３３に低濃度のボロンをイオン
注入する。

続いて、同図（ｄ）に示すように、加熱処理を行い、Ｓ
ｉ膜３０及び３３内のボロンをＳｉ基板１０に導入して
それぞれ表面濃度約Ｉ　ＸＩＯ”ｃｍ−３のｐ＋型の外
部ベース領域（第１の不純物領域）３４と表面濃度１×
１０′８〜５×１０Ｉ［Ｉｃｍ−３のｐ型の内部ベース
領域（第２の不純物領域）３５とを形成する。

次いで、アルカリエッチング法により又は肝／ＨＮＯ．
混合液によりＳｉ膜３０を除去した後、開口部３２内に
露出したＳｉ基板１０の表面とＳｉ膜３０とに膜厚約２
００人のＳｉＯｚ膜を形成する。このＳｉｎｇ膜は後に
形成するＣＶＤ法によりＳｉＯ■膜３６を形成する際、
不純物がＳｉ基板１０などに混入しないように設けられ
る。

続いて、ＳｉＨ４／Ｏ■ガスを用いたＣＶＤ法により？
厚約１５００〜２０００人のＳｉＯ■膜（絶縁膜）３６
を全面に形成する。ここで、上記の第４及び第５の実施
例のようにＳｉＯｚ膜３６を新たに形成するかわりに、
第４及び第６の発明の実施例のようにＳｉ膜３３各加圧
低温酸化してＳｉｎ２膜３６を形成ずることもできる。

その後、ＲＩＥ法によりＳｉＯ。膜３６をエッチングし
て開口部３２の側壁にＳｉＯ■膜３６を残存させ、開口
部３２よりも小さい幅の開口部３２ａを形成する（同図
（ｅ））。

次に、ＣＶＤ法によりＳｉ膜（第３の導電膜）３７を形
成した後、Ｓｉ膜３７に砒素をイオン注入する。続いて
、ラピッドアニール法によリ内部ベース領域３５内にＳ
１膜３７中の砒素を導入して深さ約５００人のエミンタ
領域（第３の不純物領域）３８を形成する。その後、Ｓ
ｉ膜３７をパターニングしてエミンタ引出電極としてＳ
ｉ膜３７を残存させ、バイボーラトランジスタが完成す
る（同図（ｆ））。

以上のように、第４〜第６の発明の実施例によれば、大
きな幅の開口部３２を介して内部へース２７ 領域３５を形成し２た（第５図（ｄ））後、この開口部
３２内の側壁にＳｉＯｚ膜３６を形成して開口部３２よ
りも小さい幅の開口部３２ａを形成し（同図（ｅ））、
この開ＬＩ部３２ａを介してエミッタ領域３８を形成し
ている（同図（ｆ））。このため、外部ベース領域３４
とエミッタ領域３８との間の距離やドレインとしてのＳ
ｉ基板１０とエミッタ領域３８との間の距離を十分に確
保することができる。

また、従来、内部ベース領域を形成するための不純物を
導入する開口部と外部ヘース領域との間の距離は開口部
の側壁に形成された絶縁膜の厚さ程度離れているが、第
４〜第６の発明の実施例においては、第５図（ｄ）に示
すように、内部ベース領域３５を形成するための不純物
を導入する開口部３２と外部ベース領域３４とは完全に
重なっている。このため、開口部３２を介してＳｉ基板
１０内に形成される外部ベース領域３４と内部ヘース領
域３５とを確実に、かつ十分に接続することができる。

これにより、ベース抵抗の増大などを２８ 防止することができる。

なお、第４〜第６の発明の実施例では、第１の導電膜と
してＳｔ膜２５を用いているが、ポリサイド膜でもよい
。

〔発明の効果］ 以上のように、本発明の半導体装置の製造方法によれば
、第１及び第２の不純物領域を確実に、かつ十分に接続
することができる。更に、半導体基板と第３の不純物領
域との間の距離や第１の不純物領域と第３の不純物領域
との間の距離を十分に確保することが容易にできる。

ところで、本発明の製造方法を例えば、自己整合方式に
よるハイポーラトランジスタの作成に適用した場合、第
１、第２、第３の不純物領域はそれぞれ外部ベース領域
、内部ベース領域、エミッタ領域とすることができる。

従って、外部ベース領域と内部ベース領域とを確実、か
つ十分に接続させることができるので、ベース抵抗が増
大するのを防止することができる。

また、エミッタ／コレクタ間の距離を十分に確保できる
ので、エミッタ／コレクタ間のバンヂスルーを防止する
ことができる。更に、通常高濃度の外部ベース領域とエ
ミッタ領域との間の距離を十分に確保できるので、エミ
ソタ／ベース間の逆方向電圧が低下するのを防止するこ
とができる。

特に、第３の発明の製造方法のように、Ｓｉ層の間にバ
ンドギャップが小さいＳｉ）（　Ｇｅｔ−。層を挟むよ
うに形成することにより、少数キャリアに対するエネル
ギー障壁を高くすることができるので、半導体基板／第
２の不純物領域との間、及び第２の不純物領域／第３の
不純物領域との間で少数キャリアの移動を少なくするこ
とができる。従って、エミッタ注入効率の優れたヘテロ
バイポーラトランジスタを実現することができる。

【図面の簡単な説明】

第１図は、第１の発明の第１の実施例の半導体装置の製
造方法を説明する断面図、 第２図は、第１の発明の第２の実施例の半導体装置の製
造方法を説明する断面図、 ？３図は、第２の発明の実施例の半導体装置の製造方法
を説明する断面図、 第４図は、第３の発明の実施例の半導体装置の製造方法
を説明する断面図、 第５図は、第４〜第６の発明の実施例の半導体装置の製
造方法を説明する断面図、 第６図は、従来例の半導体装置の製造方法を説明する断
面図である。 〔符号の説明］ １・・・Ｓｉ基板、 ２，１１・・・素子分離領域、 ３．８．２２・・・Ｓｉ膜、 ４．６・・・ＳｉＯ■膜、 ５．５　ａ，＋　５．３　２．３２ａ・・・開口部、７
ａ・・・外部ヘース領域、 ７ｂ・・・内部ベース領域、 ９・・・エミッタ領域、 １０・・・Ｓｉ基板（半導体基板）、 １１・・・レジス１・膜、 １２・・・Ｓｉ膜（導電膜）、 ３１ １３，１７，２１，２６，３１．３６・・・ＳｉＯｚ膜
（絶縁膜）、 １４・・・レジスト膜、 １６．３４・・・外部ベース領域（第１の不純物領域）
１８．２４・・・溝、 １９．２５，２８．３５・・・内部ベース領域（第２の
不純物領域）、 ２０．２３，２７，２９．３８・・・エミッタ領域（第
３の不純物領域）、 ２４ａ・・・オーバハング部、 ３０・・・Ｓｉ膜（第１の導電膜）、 ３３・・・Ｓｉ膜（第２の導電膜）、 ３７・・・Ｓｉ膜（第３の導電膜）。

Claims (6)

【特許請求の範囲】
1. （１）一導電型の半導体基板上に反対導電型の不純物を
   含む導電膜と絶縁膜とを順次形成する工程と、前記導電
   膜と前記絶縁膜とに同じパターンで開口部を形成する工
   程と、 前記導電膜中の不純物を前記半導体基板に選択的に導入
   して前記開口部の周辺の該半導体基板に反対導電型の第
   １の不純物領域を形成する工程と、前記開口部を介して
   該開口部の底部の半導体基板を選択的にエッチングして
   溝を形成し、前記第１の不純物領域を該溝の側部に露出
   させる工程と、前記溝に反対導電型の半導体膜を埋めて
   該溝の側壁の第１の不純物領域に接する第２の不純物領
   域を形成する工程と、 前記第２の不純物領域内に、又は該第２の不純物領域に
   接して一導電型の第３の不純物領域を形成する工程とを
   有することを特徴とする半導体装置の製造方法。
2. （２）請求項１記載の半導体装置の製造方法において、 前記開口部を介して該開口部の底部の半導体基板をエッ
   チングするに際し、同時に前記反対導電型の不純物を含
   む導電膜もほぼ等量エッチング・除去して前記絶縁膜を
   オーバハング状に形成する工程と、 前記第２の不純物領域を形成するに際して、該オーバハ
   ング形状部にも反対導電型の半導体膜を埋めて第１の不
   純物領域に接する第２の不純物領域を形成する工程とを
   含むことを特徴とする半導体装置の製造方法。
3. （３）請求項１又は２記載の半導体基板としてＳ＿ｉ基
   板を、第２の不純物領域となる反対導電型の半導体膜と
   してＳ＿ｉ＿ｘＧ＿ｅ＾１＾−＾ｘ材を、第３の不純物
   領域の材料としてＳ＿ｉ材料を用いることを特徴とする
   半導体装置の製造方法。
4. （４）一導電型の半導体基板上に反対導電型の不純物を
   含む第１の導電膜と絶縁膜とを順次形成する工程と、 前記第１の導電膜と絶縁膜とに同じパターンの開口部を
   形成する工程と、 前記開口部を被覆して反対導電型の不純物を含む第２の
   導電膜を形成する工程と、 前記第１の導電膜中の不純物を前記半導体基板に導入し
   て反対導電型の第１の不純物領域を形成する工程と、 前記第２の導電膜中の不純物を前記開口部を介して半導
   体基板に選択的に導入し、反対導電型の第２の不純物領
   域を形成する工程と、 前記開口部の側壁に絶縁膜を形成する工程と、前記開口
   部を被覆して一導電型の不純物を含む第３の導電膜を形
   成する工程と、 前記開口部を介して第３の導電膜中の不純物を前記半導
   体基板に導入して前記第１の不純物領域内に一導電型の
   第３の不純物領域を形成する工程とを有することを特徴
   とする半導体装置の製造方法。
5. （５）請求項４記載の半導体装置の製造方法において、
   前記第２の導電膜をエッチング・除去した後、新たに前
   記開口部の側壁に絶縁膜を形成することを特徴とする半
   導体装置の製造方法。
6. （６）請求項４記載の半導体装置の製造方法において、
   前記第２の導電膜を酸化することにより前記開口部の側
   壁に絶縁膜を形成することを特徴とする半導体装置の製
   造方法。