JP2000235983A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 より狭いベース幅とより低いベース抵抗を両
立させる。 【解決手段】 パターニングによりベース領域を形成す
べき領域上に第１導電型不純物を含む層間絶縁膜１０６
ａを形成する工程と、加熱処理して層間絶縁膜１０６ａ
中の第１導電型不純物を半導体基板１中に導入し、第１
導電型のベース領域１０９を形成する工程と、第１導電
型不純物を含有する第１の半導体膜１０８を全面に形成
する工程と、加熱処理して第１の半導体膜１０８から第
１導電型不純物を導入して第１導電型を有するグラフト
ベース領域１１０を形成する工程と、層間絶縁膜１０６
ａにコンタクトホール１１２を形成する工程と、第２導
電型不純物を含有する第２の半導体膜１１３を全面に形
成する工程と、加熱処理して第２の半導体膜１１３から
第２導電型不純物を導入し、ベース領域１０９内に第２
導電型を有するエミッタ領域１１４を形成する工程とを
有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、より詳しくは、非自己整合型のグ
ラフトベースバイポーラトランジスタ及びその製造方法
に関する。

【０００２】

【従来の技術】グラフトベーストランジスタの構成は、
コレクタ領域である半導体基板と、半導体基板に形成さ
れた内部ベース領域と、内部ベース領域とつながった外
部ベース領域（グラフトベース領域）と、内部ベース領
域内に形成されたエミッタ領域とを備え、エミッタ領域
とコレクタ領域に挟まれた内部ベース領域のベース幅が
狭く、かつ外部ベース領域の不純物濃度が高い、という
特徴を有する。これにより、高い遮断周波数と低いベー
ス抵抗を両立させることができる。このトランジスタを
動作させるには、エミッタ／コレクタ間に電圧を印加
し、ベース引出電極からグラフトベース領域及び内部ベ
ース領域の表層を通して横方向にエミッタ領域にベース
電流を供給する。これにより、電流増幅率（ｈｆｅ）に
従ってベース電流が増幅され、コレクタ電流として取り
出される。このようなグラフトベースバイポーラトラン
ジスタの作成方法としてベース領域内に形成されるエミ
ッタ領域のベース領域に対する配置を決めるために主と
して非自己整合型と自己整合型（セルフアライン型）が
ある。

【０００３】従来、この種の自己整合型（セルフアライ
ン型）のグラフトベースバイポーラトランジスタとして
特開平６−２９１１２６号公報等に記載されているもの
が知られている。この構造の特徴は、エミッタ領域への
コンタクトホール形成時に行うエッチバックによりスペ
ーサ（サイドウオール）を形成して微細なエミッタを形
成することである。しかし、このスペーサの膜厚
（幅）、すなわち、実効的なエミッタ領域を精度よく製
造することは困難である。この理由は、以下の通りであ
る。すなわち、エッチバック前の絶縁膜の膜厚のばらつ
きや、エッチバック時のエッチング時間のばらつきがあ
り、これらのばらつきがスペーサの膜厚のばらつきにな
るためである。これによって、エミッタ寸法がばらつく
ために安定したＤＣやＲＦ特性を得ることができない。

【０００４】このような事情から、ベース領域に対する
エミッタ領域の配置をフォトリソグラフィー技術を用い
た位置合わせにより決める非自己整合型のグラフトベー
スバイポーラトランジスタが用いられる場合がある。非
自己整合型のグラフトベースバイポーラトランジスタの
ベース領域を形成する場合、ｎ型の基板上にｎ型のエピ
タキシャル層が形成されたウエハにレジスト膜等をマス
クとしてイオン注入法により選択的にボロンを導入す
る。続いて、加熱処理を行ってボロンを活性化し、ｎ型
のエピタキシャル層の表層にｐ型のベース領域を形成す
る。イオン注入法によるベース領域の作成例として特開
昭６３−１７７５５４号公報等に記載されているものが
あり、ベース領域の不純物濃度分布は半導体基板内部に
そのピーク値を有するガウス分布で近似できる。

【０００５】

【発明が解決しようとする課題】ところで、上記従来構
造のグラフトベースバイポーラトランジスタにあって
は、ベース抵抗は主としてベース領域の表層の不純物濃
度により決まり、遮断周波数は主として電流担体である
電子が実効的なベース領域（ベース幅）を通過する時間
により決まる。したがって、ベース抵抗を低くするため
ベース領域の表面濃度を高くし、かつ遮断周波数を高く
するためベース幅を狭くする必要がある。しかし、ベー
ス幅を狭くすべくベース拡散層の深さを浅くしようとす
ると、表面濃度を低くする必要がある。ベース拡散層の
表面濃度の低下はベース領域の表面濃度の低下につなが
る。

【０００６】グラフトベースバイポーラトランジスタの
ようにグラフトベース領域から表面を通してベース領域
にベース電流を供給するような構造の場合、ベース領域
の表面濃度の低下によってベース抵抗が高くなり、雑音
指数（ＮＦ：Noise Figure）、最大発振周波数（以下、
ｆｍａｘともいう）等の高周波特性が悪化する。逆に、
イオン注入時にベース拡散層の表面濃度を高くすべくド
ーズ量を増すとベース拡散層の不純物は深いところまで
分布し、ベース幅が広くなる。また、イオン注入法では
チャネリングという問題もあり、不純物濃度分布は裾を
引いてしまい、ベース拡散層の不純物は深いところまで
分布する。このように、ベース幅が増すと、電流利得遮
断周波数（以下、ｆＴともいう）が悪化する、という問
題を生じる。

【０００７】この発明は、上述の事情に鑑みてなされた
もので、より狭いベース幅とより低いベース抵抗を有す
るベース領域を備えた非自己整合型のグラフトベースバ
イポーラトランジスタ及びその製造方法を提供すること
を目的としている。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体装置に係り、半導体
基板への導入領域に第１導電型を付与することができ、
かつ該導入領域の抵抗値を変化させ得る第１導電型不純
物を含有する、半導体基板上の部分領域に形成された層
間絶縁膜と、前記層間絶縁膜の下の半導体基板の表層で
あって該層間絶縁膜の略全被覆領域に前記層間絶縁膜の
第１導電型不純物が導入されて形成され、前記半導体基
板の表面から深さ方向に漸減する不純物濃度分布を有す
る第１導電型のベース領域と、前記第１導電型不純物を
含有する第１の半導体膜からなり、前記層間絶縁膜の周
辺部の半導体基板上に形成されたベース引出電極と、前
記ベース引出電極の下の半導体基板の表層であって該ベ
ース引出電極の略全被覆領域に前記ベース引出電極の第
１導電型不純物が導入されて形成された、前記ベース領
域に隣接する第１導電型を有するグラフトベース領域
と、前記層間絶縁膜に形成されたコンタクトホールを通
して前記半導体基板と接触する、前記半導体基板への導
入領域に第２導電型を付与することができ、かつ該導入
領域の抵抗値を変化させ得る第２導電型不純物を含有す
る第２の半導体膜からなるエミッタ電極と、前記エミッ
タ電極の下のベース領域の表層であって該エミッタ電極
の略全被覆領域に前記エミッタ電極の第２導電型不純物
が導入されて形成された第２導電型を有するエミッタ領
域と、少なくとも前記ベース領域下に隣接して形成され
た前記第２導電型を有するコレクタ領域とを有すること
を特徴としている。

【０００９】請求項２記載の発明は、請求項１記載の半
導体装置に係り、前記半導体基板の表面から深さ方向に
漸減するベース領域の不純物濃度分布がガウス分布又は
補誤差関数分布であることを特徴としている。

【００１０】請求項３記載の発明は、請求項１又は２記
載の半導体装置に係り、前記層間絶縁膜中の第１導電型
不純物がボロン又はリンであることを特徴としている。

【００１１】請求項４記載の発明は、請求項１乃至３の
何れか一に記載の半導体装置の製造方法に係り、前記第
１の半導体膜及び第２の半導体膜がポリシリコン膜であ
ることを特徴としている。

【００１２】請求項５記載の発明は、請求項１乃至４の
何れか一に記載の半導体装置に係り、前記半導体装置
は、さらに前記ベース領域下のコレクタ領域内に形成さ
れた前記第２導電型を有する高濃度埋込層と、前記半導
体基板の表面から前記高濃度埋込層に達する前記第２導
電型を有するコレクタ引出領域と、前記コレクタ引出領
域と接触するコレクタ電極とを有することを特徴として
いる。

【００１３】請求項６記載の発明は、半導体装置の製造
方法に係り、半導体基板上の部分領域に、該半導体基板
への導入領域に第１導電型を付与することができ、かつ
該導入領域の抵抗値を変化させ得る第１導電型不純物を
含有する層間絶縁膜を形成する工程と、前記層間絶縁膜
をパターニングしてベース領域を形成すべき領域上に残
す工程と、加熱処理して前記層間絶縁膜中の第１導電型
不純物を前記半導体基板中に導入し、第１導電型のベー
ス領域を形成する工程と、前記第１導電型不純物を含有
する第１の半導体膜を全面に形成する工程と、加熱処理
して前記第１の半導体膜から前記第１導電型不純物を前
記半導体基板に導入し、前記ベース領域に隣接し、該ベ
ース領域とつながっている前記第１導電型を有するグラ
フトベース領域を形成する工程と、前記第１の半導体膜
をパターニングして前記グラフトベース領域と接触する
ベース引出電極を形成する工程と、前記層間絶縁膜にコ
ンタクトホールを形成する工程と、前記半導体基板への
導入領域に第２導電型を付与することができ,かつ該導
入領域の抵抗値を変化させ得る第２導電型不純物を含有
する第２の半導体膜を全面に形成する工程と、加熱処理
して前記第２の半導体膜から前記第２導電型不純物を前
記半導体基板に導入し、前記ベース領域内に第２導電型
を有するエミッタ領域を形成する工程と、前記第２の半
導体膜をパターニングして前記エミッタ領域と接触する
エミッタ電極を形成する工程とを有することを特徴とし
ている。

【００１４】請求項７記載の発明は、請求項６記載の半
導体装置に係り、前記ベース領域中に導入された第１導
電型不純物の濃度分布が前記半導体基板の表面で最も高
く、該表面から深さ方向に漸減するガウス分布又は補誤
差関数分布であることを特徴としている。

【００１５】また、請求項８記載の発明は、請求項６又
は７記載の半導体装置の製造方法に係り、前記層間絶縁
膜中の第１導電型不純物がボロン又はリンであることを
特徴としている。

【００１６】また、請求項９記載の発明は、請求項６乃
至８の何れか一に記載の半導体装置の製造方法に係り、
前記第１の半導体膜及び第２の半導体膜がポリシリコン
膜であることを特徴としている。

【００１７】また、請求項１０記載の発明は、請求項６
乃至９の何れか一に記載の半導体装置の製造方法に係
り、前記層間絶縁膜を形成する工程の前の半導体基板に
は前記コレクタ領域となる領域内に前記第２導電型を有
する高濃度埋込層が埋め込まれており、前記半導体基板
の表面から前記高濃度埋込層に達する前記第２導電型を
有するコレクタ引出領域を形成する工程と、前記コレク
タ引出領域と接触するコレクタ電極を形成する工程を有
することを特徴としている。

【００１８】

【作用】この発明においては、半導体基板への導入領域
に第１導電型を付与することができ、かつ該導入領域の
抵抗値を変化させ得る第１導電型不純物を含有する層間
絶縁膜、例えばＢＳＧ（Boro-Silicate Glass）膜やＰ
ＳＧ（Phospho-SilicateGlass）膜からその直下の半導
体基板に固相―固相拡散によりボロンやリンを導入して
ベース拡散層を形成しているので、ベース拡散層の不純
物濃度分布は表面で最も高くなり、ガウス分布又は補誤
差関数分布に従って表面から深さ方向に漸減する分布を
有する。

【００１９】したがって、エミッタ領域からグラフトベ
ース領域に至るベース領域中の表面を含む領域の不純物
濃度は高く、このためベース電流の流路に沿ってベース
抵抗は低くなる。より浅いベース拡散層を形成する場合
もイオン注入の場合のように表面濃度は下がらないた
め、同じくベース抵抗は低くなる。また、イオン注入と
異なり、チャネリングも生じないため、浅いベース拡散
層を形成しやすい。これにより、より狭いベース幅とよ
り低いベース抵抗を両立させることができ、トランジス
タのＮＦ、ｆｍａｘ等の高周波特性を向上させることが
できる。

【００２０】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。 ◇第１の実施の形態 図１は、この発明の第１の実施の形態である非自己整合
型グラフトベースバイポーラトランジスタの構成を示す
断面図である。このバイポーラトランジスタは、同図に
示すように、ｎ導電型（第２導電型）を付与し得る一定
かつ高濃度の不純物（以下、ｎ型不純物（第２導電型不
純物）という）がドープされた低抵抗のｎ^＋型シリコン
からなる半導体の基板１０１上に、一定かつ低濃度のｎ
型不純物がドープされた低抵抗のｎ⁻型シリコンからな
るエピタキシャル層１０２が形成されている。これらの
基板１０１とエピタキシャル層１０２が半導体基板１を
構成し、コレクタ領域１となる。エピタキシャル層１０
２表面には、素子形成領域２を囲むようにして素子分離
領域３にフィールド絶縁膜１０５が形成されている。こ
の素子形成領域２の中央部のエピタキシャル層１０２上
に、半導体基板への導入領域にｐ型（第１導電型）を付
与し、かつ導入領域の抵抗値を変化させる不純物（以
下、ｐ型不純物（第１導電型不純物）という）が導入さ
れたＢＳＧ膜からなる第１の層間絶縁膜１０６ａが形成
されている。

【００２１】この第１の層間絶縁膜（ＢＳＧ膜）１０６
ａの下のエピタキシャル層１０２の表層には、第１の層
間絶縁膜（ＢＳＧ膜）１０６ａ中のｐ型不純物が導入さ
れたｐ型のベース領域（内部ベース領域）１０９が形成
されている。このベース領域１０９は表面濃度が１×１
０^１９ｃｍ^−３程度で深さ方向に漸減するようなの不純
物濃度分布を有する。また、ｐ型不純物（第１導電型不
純物）がドープされたポリシリコンからなるベース引出
電極１０８ａが第１の層間絶縁膜１０６ａの端部からフ
ィールド絶縁膜１０５上方に延在している。そして、ベ
ース引出電極１０８ａは第１の層間絶縁膜１０６ａの外
縁からフィールド絶縁膜１０５の内縁にわたって開口さ
れたベースコンタクトホール１０７を通して半導体基板
１と接触している。

【００２２】ベース引出電極１０８ａ下のエピタキシャ
ル層１０２の表層にはベース領域１０９を囲むように環
状のｐ型のグラフトベース領域（外部ベース領域）１１
０が形成されている。このグラフトベース領域１１０は
表面濃度が略１×１０^２０ｃｍ^−３で深さ方向に漸減す
る不純物濃度分布を有し、グラフトベース領域１１０の
内縁がベース領域１０９の周辺部と重なり、その外縁が
フィールド絶縁膜１０５の内縁と接するように形成され
ている。

【００２３】さらに、ベース領域１０９の中央部の第１
の層間絶縁膜（ＢＳＧ膜）１０６ａ、及び第２の層間絶
縁膜１１１に形成されたエミッタコンタクトホール１１
２を通して半導体基板１と接触するエミッタ電極１１３
ａが形成されている。また、エミッタ電極１１３ａは、
ｎ型不純物（第２導電型不純物）がドープされたポリシ
リコン膜からなっている。エミッタ電極１１３ａ直下の
ベース領域１０９内の表層には、エミッタ電極１１３ａ
と略同じ幅の円形状のｎ型のエミッタ領域１１４が形成
されている。エミッタ領域１１４は表面濃度が１×１０
^２０ｃｍ^−３程度で深さ方向に漸減する不純物濃度分布
を有する。

【００２４】上記ベース引出電極１０８ａやエミッタ電
極１１３ａは第２及び第３の層間絶縁膜１１１、１１５
で被覆されている。そして、第２及び第３の層間絶縁膜
１１１、１１５に形成されたビアホール１１６ａ、１１
６ｂを通してベース配線１１７ａがベース引出電極１０
８ａと接続され、エミッタ配線１１７ｂがエミッタ電極
１１３ａと接続されている。ベース配線１１７ａやエミ
ッタ配線１１７ｂはアルミニウム膜又はその合金膜、バ
リアメタル膜とアルミニウム膜等の組み合わせ、バリア
メタル膜と金膜の組み合わせ等が考えられる。

【００２５】次に、図２乃至図３を参照して、第１の実
施の形態である非自己整合型のグラフトベースバイポー
ラトランジスタの製造方法を説明する。図２乃至図３
は、この製造方法を工程順に示す断面図である。この実
施の形態では、ｐ型のベース領域の形成にＢＳＧ膜から
の固相−固相拡散を用いており、イオン注入による不純
物の導入に比べて、不純物濃度の制御がより難しくなっ
ているといえる。すなわち、制御パラメータとして主に
ＢＳＧ膜形成時の成膜温度、ＢＳＧ膜中のボロン濃度、
及び半導体基板への拡散温度等があり、主としてドーズ
量と加速電圧を制御すればよいイオン注入の場合と比べ
て制御パラメータが多い。

【００２６】この実施の形態の製造方法は、まず、図２
（ａ）に示すように、上記したｎ型不純物（第２の導電
型不純物）を含有する半導体基板１のエピタキシャル層
１０２表面に半導体表面保護用のシリコン酸化膜１０３
と酸化防止用のシリコン窒化膜１０４を形成した後、シ
リコン窒化膜１０４とシリコン酸化膜１０３をパターニ
ングし、平面形状が四角形状の素子形成領域２にこれら
を残す。次に、図２（ｂ）に示すように、ＬＯＣＯＳ
（LOCal Oxidation of Silicon）法によりシリコン窒化
膜１０４とシリコン酸化膜１０３をマスクとして熱酸化
し、素子形成領域２を囲む素子分離領域３にシリコン酸
化膜からなるフィールド絶縁膜１０５を形成する。次
に、図２（ｃ）に示すように、シリコン窒化膜１０４と
シリコン酸化膜１０３を除去して半導体基板１を露出し
た後、図２（ｄ）に示すように、ＣＶＤ（Chemical Vap
or Deposition）法により濃度略１×１０^２０ｃｍ^−３
のボロン（第１導電型不純物）を含むＢＳＧ膜１０６を
全面に形成する。なお、このＢＳＧ膜は第１の層間絶縁
膜１０６ａとなる。

【００２７】続いて、ＢＳＧ膜１０６をパターニングし
て、ベース領域を形成すべき領域とフィールド絶縁膜１
０５の上にそれぞれＢＳＧ膜１０６ａと１０６ｂを残
す。これにより、第１の層間絶縁膜（ＢＳＧ膜）１０６
ａの外縁とフィールド絶縁膜１０５の内縁の間に半導体
基板１が露出し、ベースコンタクトホール１０７とな
る。後に、露出した半導体基板１内にｐ型のグラフトベ
ース領域が形成される。次に、図３（ａ）に示すよう
に、ＣＶＤ法により全面にポリシリコン膜（第１の半導
体膜）１０８を形成する。続いて、ドーズ量略１×１０
^１５ｃｍ^−２、加速電圧略１５ｋＶの条件でＢＦ_２を用
いてイオン注入し、ボロンをポリシリコン膜１０８に導
入する。

【００２８】次に、図３（ｂ）に示すように、浅いベー
ス領域を形成するため、短時間の加熱処理が可能なラン
プアニール法を用いて加熱処理を行う。ランプアニール
の条件はトランジスタの特性により調整することができ
るが、この実施の形態では、温度１０００〜１０５０
℃、時間１０秒とする。加熱処理により、第１の層間絶
縁膜（ＢＳＧ膜）１０６ａ中、及びポリシリコン膜１０
８中のボロンを半導体基板１に導入するとともに、活性
化する。これにより、第１の層間絶縁膜（ＢＳＧ膜）１
０６ａの下の素子形成領域２中央部のエピタキシャル層
１０２表層に極めて浅いｐ型のベース領域１０９が形成
され、また、ベース領域１０９の周囲に相互の端部が重
なり、ベース領域１０９を取り囲むようにｐ型のグラフ
トベース領域１１０が形成される。このとき、グラフト
ベース領域１１０の濃度の方が高いので、グラフトベー
ス領域１１０の深さはベース領域１０９の深さよりも多
少深くなる。このベース領域１０９とエピタキシャル層
１０２の境界がベースーコレクタ接合となる。

【００２９】次に、ポリシリコン膜１０８をパターニン
グしてグラフトベース領域１１０と接続するｐ型のベー
ス引出電極１０８ａを形成する。次に、図３（ｃ）に示
すように、ＣＶＤ法によりシリコン窒化膜からなる第２
の層間絶縁膜１１１を堆積する。次に、図３（ｄ）に示
すように、第２の層間絶縁膜１１１と第１の層間絶縁膜
（ＢＳＧ膜）１０６ａを図示しないレジスト膜をマスク
としてＣＦ_４とＣＨＦ_３とＨｅの混合ガスを用いたドラ
イエッチング法により異方性エッチングし、ベース領域
１０９内のエミッタ領域を形成すべき領域上にエミッタ
コンタクトホール１１２を形成する。このとき、ＣＦ_４
とＣＨＦ_３とＨｅの流量をそれぞれ２０ｓｃｃｍ、１０
ｓｃｃｍ、１００ｓｃｃｍとする。続いて、ＣＶＤ法に
より全面に膜厚略２００ｎｍのポリシリコン膜（第２の
半導体膜）１１３を形成した後、イオン注入により加速
エネルギ４０〜１００ｋｅＶ、ドーズ量１〜３×１０
^１６ｃｍ^−２の条件でポリシリコン膜１１３にＡｓを導
入し、ｎ導電型を付与する。

【００３０】次に、加熱処理を行い、ポリシリコン膜１
１３中のＡｓを半導体基板１中に導入する。これによ
り、図１に示すように、エミッタコンタクトホール１１
２下のベース領域１０９内に極めて浅いｎ型導電型を有
するエミッタ領域１１４が形成されるとともに、エミッ
タ領域１１４とベース領域１０９の境界にエミッタ−ベ
ース接合が形成される。このとき、ベース−コレクタ接
合内で、かつ、エミッタ領域１１４以外の部分がベース
領域１０９となる。また、エミッタ−ベース接合とベー
ス−コレクタ接合の間の狭い領域が実効的なベース幅と
なる。

【００３１】この後、ポリシリコン膜１１３をパターニ
ングしてエミッタ領域１１４と接続するエミッタ電極１
１３ａを形成する。さらに、これらの電極１０８ａ、１
１３ａを被覆してシリコン酸化膜からなる第３の層間絶
縁膜１１１、１１５を形成した後、パターニングし、ビ
アホール１１６ａ、１１６ｂを形成する。続いて、ビア
ホール１１６ａを通してベース引出電極１０８ａと接触
するベース配線１１７ａとビアホール１１６ｂを通して
エミッタ電極１１３ａと接触するエミッタ配線１１７ｂ
を形成する。これにより、図１に示すトランジスタが完
成する。

【００３２】図４は、このトランジスタのコレクタ領域
１、ベース領域１０９及びエミッタ領域１１４を含む全
体の不純物濃度分布を示すグラフである。図４の縦軸は
対数目盛で表した不純物濃度分布を示し、横軸は線形目
盛りで表した半導体基板の表面から測った深さを示す。
同図に示すように、１×１０^１８〜１０^１９ｃｍ^−３程
度の一定の不純物濃度分布を有するｎ型の基板１０１と
不純物濃度１×１０^１７ｃｍ^−３程度の一定の不純物濃
度分布を有するｎ型のエピタキシャル層１０２からなる
半導体基板１をｎ型のコレクタ領域として用いている。
エピタキシャル層１０２と基板１０１との界面から表面
までの不純物濃度分布は、エピタキシャル層１０２と基
板１０１との界面の近くで基板１０１側からの不純物の
アウトデイフュージョンにより基板１０１の１×１０
^１８〜１０^１９ｃｍ^−３程度の濃度から１×１０^１７ｃ
ｍ^{− ３}程度のエピタキシャル層１０２の濃度まで漸減
し、さらにエピタキシャル層１０２表面に向かって１×
１０^１７ｃｍ^−３程度からエピタキシャル層１０２表面
での濃度１×１０^１６ｃｍ^−３程度まで漸減している。

【００３３】Ｐ型のベース拡散層１０９ａでは、半導体
基板１の表面で不純物濃度が最も高く、略１×１０^１９
ｃｍ^−３の表面不純物濃度を有し、ガウス分布又は補誤
差関数（エラーファンクション）分布に従って表面から
深さ方向に漸減するような不純物濃度分布を有してい
る。なお、ガウス分布は拡散させる不純物量が一定（し
たがって、表面濃度は時間と共に低下する）と仮定した
場合の分布であり、一方、補誤差関数分布は不純物を拡
散させている間中表面濃度が一定と仮定した場合の分布
である。いずれの分布になるかは拡散方式によるが、実
施例のような固相―固相拡散では不純物源の不純物量に
よりガウス分布も補誤差関数分布も採り得ると考えられ
る。図４では、ガウス分布を仮定している。

【００３４】ベース拡散層１０９ａの不純物濃度分布と
エピタキシャル層１０２の不純物濃度との交差点がベー
ス−コレクタ接合面となり、ベース−コレクタ接合面の
内側がベース領域１０９となる。なお、図には示してい
ないが、グラフトベース領域１１０では、半導体基板１
の表面で不純物濃度が最も高く、略１×１０^２０ｃｍ
^−３の表面不純物濃度を有し、ガウス分布又は補誤差関
数分布に従って表面から深さ方向に漸減するような不純
物濃度分布を有している。

【００３５】ｎ型のエミッタ拡散層１１４ａでは、半導
体基板１の表面で不純物濃度が最も高く、略１×１０
^２０ｃｍ^−３の表面不純物濃度を有し、この場合もガウ
ス分布又は補誤差関数分布に従って表面から深さ方向に
漸減するような不純物濃度分布を有している。図４で
は、ガウス分布で記載している。ｎ型のエミッタ拡散層
１１４ａとｐ型のベース拡散層１０９ａとは不純物濃度
略１×１０^１８ｃｍ^−３の点で交わっている。略この点
にエミッタ−ベース接合面が形成される。このとき、エ
ミッタ−ベース接合面の内側がエミッタ領域１１４とな
る。ベース−コレクタ接合面とエミッタ−ベース接合面
の間の狭い領域が実効的なベース幅であり、実施の形態
の場合、略５０ｎｍとなっている。

【００３６】（比較例）図５は、イオン注入によりベー
ス拡散層を形成した場合のトランジスタ内の不純物濃度
分布を示すグラフである。図５の縦軸と横軸は、図４の
それらと同じ項目を示し、かつ同じ目盛りで表されてい
る。図４と比較して大きく異なるところは、ベース拡散
層の不純物濃度のピークが半導体内部にあり、このピー
クでの不純物濃度が、略１×１０^１９ｃｍ^−３のとき、
半導体基板の表面では、不純物濃度が略１×１０^１８ｃ
ｍ^−３近くまで下がっている。また、イオン注入時のチ
ャネリングのためベース拡散層が尾を引き、深さが深く
なっている。したがって、エミッタ拡散層とベース拡散
層との交差点の不純物濃度は１×１０^１８ｃｍ^−３と図
４と同じであるにもかかわらず、結果的にベース領域の
幅が広くなっている。

【００３７】例えば、ベース拡散層を、加速エネル略ギ
２５ｋｅＶ、ドーズ量略１×１０^{１ ３}ｃｍ^−２の条件で
イオン注入して形成し、この後、膜厚２００ｎｍのポリ
シリコン膜に加速エネルギ４０〜１００ｋｅＶ、ドーズ
量略１〜３×１０^１６ｃｍ^{− ２}の条件でＡｓをイオン注
入してｎ型化する。さらに加熱し、固相拡散によりＡｓ
をベース拡散層中に導入してエミッタ領域を形成し、不
純物濃度略１×１０^{１ ８}ｃｍ^−３のところにベース−エ
ミッタ接合を形成した場合、ベース領域の幅は略１００
ｎｍとなる。上記実施の形態の場合と比較して約２倍広
くなっている。

【００３８】以上のように、第１の実施の形態の半導体
装置の製造方法によれば、第１の層間絶縁膜（ＢＳＧ
膜）１０６ａからその直下の半導体基板１に固相―固相
拡散によりボロンを導入する方法を用いているので、ベ
ース拡散層１０９の不純物濃度分布は表面で最も高くな
り、ガウス分布又は補誤差関数分布に従って表面から深
さ方向に漸減する分布を有する。したがって、エミッタ
領域１１４からグラフトベース領域１１０に至るベース
領域１０９中の表面を含む領域の不純物濃度は高く、こ
のためベース電流の流路に沿うベース抵抗は低くなる。
また、より浅いベース拡散層１０９を形成する場合もイ
オン注入の場合のように表面濃度は下がらないため、同
じくベース抵抗は低くなる。さらに、イオン注入と異な
り、チャネリングも生じないため、浅いベース拡散層を
形成しやすい。これにより、より狭いベース幅とより低
いベース抵抗を両立させることができ、トランジスタの
ＮＦ、及びｆｍａｘ等の高周波特性を向上させることが
可能となる。

【００３９】◇第２の実施の形態 図６は、この発明の第２の実施の形態であるグラフトベ
ーストランジスタの構成を示す断面図である。この形態
のグラフトベーストランジスタが、第１の実施の形態の
グラフトベーストランジスタと大きく異なるところは、
コレクタ電極１２４を半導体基板１表面から引き出して
いる点である。同図において、図１の構成部分と同一の
各部には同一の符号を付してその説明を省略する。同図
に示すように、半導体基板１中、素子形成領域２からそ
の両側の素子分離領域３にわたる領域の直下であって、
基板１０１とエピタキシャル層１０２の境界領域にｎ型
の高濃度埋込層１２１が埋め込まれている。そして、半
導体基板１表面からこの高濃度埋込層１２１に達するｎ
型のコレクタ引出領域１２２がイオン注入等により形成
され、コレクタコンタクトホール１２３を通してコレク
タ電極１２４と接続されている。

【００４０】この形態のグラフトベーストランジスタを
作成する場合、半導体基板４として上記高濃度埋込層１
２１を有するものを用い、最初に半導体基板１表面から
この高濃度埋込層１２１に達するコレクタ引出領域１２
２を形成する。以降は、配線の形成工程前まで第１の実
施の形態と同様な工程を経る。そして、配線の形成工程
でエミッタ配線１１７ｂとベース配線１１７ａを形成す
る他、コレクタ引出領域１２２と接触するコレクタ電極
／配線１２４を形成すると、この形態のグラフトベース
トランジスタが完成する。この形態のグラフトベースト
ランジスタでは、コレクタ電流はエミッタ電極１１３ａ
からエミッタ領域１１４に流入してベース領域１０９を
通ってコレクタ領域１に流れ、コレクタ領域１の高濃度
埋込層１２１及びコレクタ引出領域１２２を経てコレク
タ電極／配線１２４に至る。この形態によれば、第１の
実施の形態と略同様な効果を得ることができる。

【００４１】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成はこの実施の形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計変更等があってもこの発明に含まれる。例えば、上
記実施の形態では、ベース領域（ベース拡散層）１０９
の表層を高濃度にして低抵抗化できるため、横方向に電
流が流れるグラフトベーストランジスタに有効である
が、これに限られない。

【００４２】また、ＮＰＮグラフトベーストランジスタ
にこの発明を適用しているが、ＰＮＰグラフトベースト
ランジスタにも適用することができる。この場合、ベー
ス領域１０９を形成するための導電型不純物を含有する
第１の層間絶縁膜として、半導体基板への導入領域にｎ
導電型（第２導電型）を付与することができ、かつこの
導入領域の抵抗値を変化させ得るｎ型不純物（第２導電
型不純物）であるリンを含有するＰＳＧ膜を用いる。

【００４３】

【発明の効果】以上説明したように、この発明の構成に
よれば、不純物含有絶縁膜から半導体基板への固相−固
相拡散によりベース拡散層を形成しているので、不純物
濃度分布は表面で最も高くなり、このため浅いベース拡
散層を形成する場合も表面濃度はあまり低下せず、エミ
ッタ領域からベース領域表層を通してグラフトベース領
域に至るベース電流の流路に沿ってベース抵抗をより低
くすることができる。さらに、イオン注入と異なり、チ
ャネリングも生じないため、浅いベース拡散層を形成し
やすい。これにより、より狭いベース幅とより低いベー
ス抵抗を両立させることができ、トランジスタのＮＦ、
ｆｍａｘ等の高周波特性を向上させることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態であるグラフトベ
ースバイポーラトランジスタの構成を示す断面図であ
る。

【図２】同グラフトベースバイポーラトランジスタの製
造方法を示す断面図（その１）である。

【図３】同グラフトベースバイポーラトランジスタの製
造方法を示す断面図（その２）である。

【図４】同グラフトベースバイポーラトランジスタの半
導体基板内の不純物濃度分布を示すグラフである。

【図５】比較例のグラフトベースバイポーラトランジス
タの半導体基板内の不純物濃度分布を示すグラフであ
る。

【図６】この発明の第２の実施の形態であるグラフトベ
ースバイポーラトランジスタの構成を示す断面図であ
る。

【符号の説明】

１、４ 半導体基板 ２ 素子形成領域 ３ 素子分離領域 １０１ 基板 １０２ エピタキシャル層 １０５ フィールド絶縁膜 １０６ａ，１０６ｂ 第１の層間絶縁膜（ＢＳＧ
膜） １０７ ベースコンタクトホール １０８ａ ベース引出電極 １０９ ベース領域（内部ベース領域） １０９ａ ベース拡散層 １１０ グラフトベース領域（グラフトベース拡散
層、外部ベース領域） １１１ 第２の層間絶縁膜 １１２ エミッタコンタクトホール １１３ａ エミッタ電極 １１４ エミッタ領域 １１４ａ エミッタ拡散層 １１５ 第３の層間絶縁膜 １２１ 高濃度埋込層 １２２ コレクタ引出領域 １２３ コレクタコンタクトホール １２４ コレクタ電極／配線

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板への導入領域に第１導電型を
   付与することができ、かつ該導入領域の抵抗値を変化さ
   せ得る第１導電型不純物を含有する、半導体基板上の部
   分領域に形成された層間絶縁膜と、 前記層間絶縁膜の下の半導体基板の表層であって、該層
   間絶縁膜の略全被覆領域に、前記層間絶縁膜の第１導電
   型不純物が導入されて形成され、前記半導体基板の表面
   から深さ方向に漸減する不純物濃度分布を有する第１導
   電型のベース領域と、 前記第１導電型不純物を含有する第１の半導体膜からな
   り、前記層間絶縁膜の周辺部の半導体基板上に形成され
   たベース引出電極と、 前記ベース引出電極の下の半導体基板の表層であって該
   ベース引出電極の略全被覆領域に前記ベース引出電極の
   第１導電型不純物が導入されて形成された、前記ベース
   領域に隣接する第１導電型を有するグラフトベース領域
   と、 前記層間絶縁膜に形成されたコンタクトホールを通して
   前記半導体基板と接触する、前記半導体基板への導入領
   域に第２導電型を付与することができ、かつ該導入領域
   の抵抗値を変化させ得る第２導電型不純物を含有する第
   ２の半導体膜からなるエミッタ電極と、 前記エミッタ電極の下のベース領域の表層であって該エ
   ミッタ電極の略全被覆領域に前記エミッタ電極の第２導
   電型不純物が導入されて形成された第２導電型を有する
   エミッタ領域と、 少なくとも前記ベース領域下に隣接して形成された前記
   第２導電型を有するコレクタ領域とを有することを特徴
   とする半導体装置。
2. 【請求項２】 前記半導体基板の表面から深さ方向に漸
   減するベース領域の不純物濃度分布がガウス分布又は補
   誤差関数分布であることを特徴とする請求項１記載の半
   導体装置。
3. 【請求項３】 前記層間絶縁膜中の第１導電型不純物が
   ボロン又はリンであることを特徴とする請求項１又は２
   記載の半導体装置。
4. 【請求項４】 前記第１の半導体膜及び第２の半導体膜
   が、ポリシリコン膜であることを特徴とする請求項１乃
   至３の何れか一に記載の半導体装置の製造方法。
5. 【請求項５】 前記半導体装置は、さらに前記ベース領
   域下のコレクタ領域内に形成された前記第２導電型を有
   する高濃度埋込層と、 前記半導体基板の表面から前記高濃度埋込層に達する前
   記第２導電型を有するコレクタ引出領域と、 前記コレクタ引出領域と接触するコレクタ電極とを有す
   ることを特徴とする請求項１乃至４の何れか一に記載の
   半導体装置。
6. 【請求項６】 半導体基板上の部分領域に、該半導体基
   板への導入領域に第１導電型を付与することができ、か
   つ該導入領域の抵抗値を変化させ得る第１導電型不純物
   を含有する層間絶縁膜を形成する工程と、 前記層間絶縁膜をパターニングしてベース領域を形成す
   べき領域上に残す工程と、 加熱処理して前記層間絶縁膜中の第１導電型不純物を前
   記半導体基板中に導入し、第１導電型のベース領域を形
   成する工程と、 前記第１導電型不純物を含有する第１の半導体膜を全面
   に形成する工程と、 加熱処理して前記第１の半導体膜から前記第１導電型不
   純物を前記半導体基板に導入し、前記ベース領域に隣接
   し、該ベース領域とつながっている前記第１導電型を有
   するグラフトベース領域を形成する工程と、 前記第１の半導体膜をパターニングして前記グラフトベ
   ース領域と接触するベース引出電極を形成する工程と、 前記層間絶縁膜にコンタクトホールを形成する工程と、 前記半導体基板への導入領域に第２導電型を付与するこ
   とができ,かつ該導入領域の抵抗値を変化させ得る第２
   導電型不純物を含有する第２の半導体膜を全面に形成す
   る工程と、 加熱処理して前記第２の半導体膜から前記第２導電型不
   純物を前記半導体基板に導入し、前記ベース領域内に第
   ２導電型を有するエミッタ領域を形成する工程と、 前記第２の半導体膜をパターニングして前記エミッタ領
   域と接触するエミッタ電極を形成する工程とを有するこ
   とを特徴とする半導体装置の製造方法。
7. 【請求項７】 前記ベース領域中に導入された第１導電
   型不純物の濃度分布が前記半導体基板の表面で最も高
   く、該表面から深さ方向に漸減するガウス分布又は補誤
   差関数分布であることを特徴とする請求項６記載の半導
   体装置。
8. 【請求項８】 前記層間絶縁膜中の第１導電型不純物が
   ボロン又はリンであることを特徴とする請求項６又は７
   記載の半導体装置の製造方法。
9. 【請求項９】 前記第１の半導体膜及び第２の半導体膜
   が、ポリシリコン膜であることを特徴とする請求項６乃
   至８の何れか一に記載の半導体装置の製造方法。
10. 【請求項１０】 前記層間絶縁膜を形成する工程の前の
    半導体基板には前記コレクタ領域となる領域内に前記第
    ２導電型を有する高濃度埋込層が埋め込まれており、 前記半導体基板の表面から前記高濃度埋込層に達する前
    記第２導電型を有するコレクタ引出領域を形成する工程
    と、 前記コレクタ引出領域と接触するコレクタ電極を形成す
    る工程を有することを特徴とする請求項６乃至９の何れ
    か一に記載の半導体装置の製造方法。