JPS60213019A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60213019A
JPS60213019A JP59070422A JP7042284A JPS60213019A JP S60213019 A JPS60213019 A JP S60213019A JP 59070422 A JP59070422 A JP 59070422A JP 7042284 A JP7042284 A JP 7042284A JP S60213019 A JPS60213019 A JP S60213019A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
silicon film
heat treatment
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59070422A
Other languages
English (en)
Inventor
Kichiji Ogawa
吉司 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59070422A priority Critical patent/JPS60213019A/ja
Publication of JPS60213019A publication Critical patent/JPS60213019A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は半導体装置の製造方法に関し、特に低い抵抗値
を有する多結晶シリコンを形成する半導体装置の製造方
法に関する。
（従来技術） 半導体装置、特に集積回路装置でｔよ、多結晶７リコン
はクリコンゲート型ＭＯ８トランジスタのゲート電極な
どに用いられ、その抵抗値をＦ４−ｊることは集積回路
装置の製造上Ｍ要な役割を果たす。
すなわち、集積回路の高密度化にｌ・い多結晶シリコン
Ｌ膜厚を薄くかつ微細化することが請求され、更に動作
速度を下けないためにより低い抵抗値が要求されるよう
になった。
従来、多結晶シリコンの抵抗は多結晶シリコンの表面に
Ｎ型あるいはＰ型の不純物含有のカラス層が形成され、
９００℃以上の温度で不純物が拡散され、活性化される
ことによし低減されていた。
素子が微細化され、ソース及びドレイン領域の接合深さ
く以下ｘＩと記す）が浅くなり、０２μｍ以下のＸ」が
必要な場合、ソース、ドレイン領域に不純物としてＡｓ
ｔ−使用しＣも９５０℃以上の熱処理を行なうとｘｊが
深くなるために９００℃程度の熱処理しかできない。膜
厚６００人で１００／口以下の低い抵抗値を有する多結
晶シリコンが必要とされる場合、不純物の濃度を高くす
るだけでなく結晶粒を大きくする必要があるが、従来法
においては多結晶状態で熱処理を行なっているため、そ
れぞれの結晶粒が結晶成長核となっ゛Ｃ成長し、９００
℃でリン拡散してもお互いの結晶粒を大きく成長させる
ことができず、ｌ−抵抗を膜Ｊ１１６０００Ａで１００
７口以下に下けることは極めて困難である。
また、１０Ω／口以下まで下げるためには９５０℃以上
の熱処理を行えは可能となるが、ＸＩが深くなり、微細
化された集積回路では回路機能が損なわれるなどの欠点
を有する。
（発明の目的） 本発明の目的は、上記欠点を除去し、結晶粒径が大きく
、極めて低い抵抗値を有する多結晶半導体膜が形成でき
る半導体装置の製造方法を提供することにある。
（発明の構成） 本発明の半導体装置の製造方法は、多結晶シリコン層を
有する半導体装置の製造方法において、−導電型の不純
物を高濃度に添加された多結晶シリコン層を化学的気相
成長法により形成する工程と、前記形成された多結晶シ
リコン層の不純物と同導電型の不純物又は電気的に不活
性な不純物又はシリコンを前記多結晶シリコン層にイオ
ン注入し該多結晶シリコン層を非晶質化する工程と、ｍ
Ｉ記非晶質化された半導体Ｎを熱処理し多結晶化する工
程とを含むことＫよ！７構成される。
（発明の原理と作用） 本発明は多結晶シリコンは高エネルギーで＾ｅ：度のイ
オンがイオン注入されると非晶質状態になる。多結晶シ
リコンが非晶質化した後に、再結晶温度領域で熱処理す
ると結晶成長及び不純物の活性化が起り、しかも非晶質
状態で再結晶化されるため、大きな結晶粒が成長し、そ
れに伴って従来技術よりも低い抵抗値を有する多結晶シ
リコンが形成されるという知見に基づいてなされたもの
である。従って本発明によれは、高温の熱処理を行なわ
なくＣも、９００℃程度の不純物の再分布がおこらない
温度領域での熱処理で、従来技術よりも低い抵抗値を有
する多結晶シリコンが形成で色、動作速度岬の回路機能
の向上が図れるだけでなく、動作余裕度などの装置の信
頼性の向上も図れるという効果も得られる。
（実施例） 以下、本発明の実施例について、図ｉｆａを参照し゛Ｃ
説明する。
第１図（ａ）　、　（ｂ）ｒｉ本発明の一実施例を説明
するために工程順に示した断面図である。第２図（ａ）
　、　（ｂ）に於゛〔はＮチャンネルダイナミックメモ
リについて説明する。
先ず、第１図（ａ）Ｋ示すように、ｐ型７リコン基板ｌ
に熱酸化膜２．第１多結晶シリコン膜３．第２多結晶シ
リコン膜４．ｎ＋層５を選択的に形成する。次いで第３
の多結晶シリコン膜６を減圧ＣＶＤ法によりＰＨ，流量
５．０　ｃｃ／ｍｉｎ　、　８　ｉ　Ｈ４流量２００　
ｃｃ／ｍｉｎ　、成長温度６５００．圧力０．７’ｌ’
ｏｒｒの条件下で５００ＯＡ成長し、更にＣＶＤ法で、
ＣＶＤ酸化膜７を１μｍ成長させる。
次に１第３多結晶シリコン＃６全非晶負化するべき部分
のＣＶＤ酸化膜７ｔｌ−選択的に除去し、次いでリンを
イオン注入法を用いて、３００ＫｅＶのエネルギーで、
ｌＸｌ０　ｃｍ　のドーズ普を注入しｓ　Ｆｌｒ望の第
３多結晶シリコン膜６を非晶η化する。
次に、フッ酸を用いてＣＶＤ酸化膜７を全面除去し、次
いで第３多結晶シリコン膜６を選択的に除去する。
次に、Ｎｚ＃囲気で９００℃、３０分の熱処理を行なう
。しかるときは残された第３多結晶膜シリコン膜６は既
に非晶質化されているので、再結晶化されるが、非晶質
化後の熱処理のため結晶粒径は大きく、層抵抗値は１４
Ω／口と低い値が得られた。
次に、第１図（ｂ）に示すように、リンケイ酸カラス８
．ｋ１９、更に外部電極との接続穴などが形成され、ペ
チャンネルダイナミックメモリは完成する。
本実施例では上記したように第３多結晶シリコン膜６の
抵抗を１４Ω／口まで下けたが、従来技術で第３多結晶
シリコン膜を形成するとその抵抗値は１８０／口となる
。即ち本発明を用いることにより第３多結晶シリコン膜
６の抵抗値１約２０チ減少させることができたわけであ
る。第３多結晶シリコン膜６の抵抗値の減少は本発明を
用いないときと比較し°ＣメモリのアクセスタイムＴＲ
ＡＣ及びＴＣＡＣを共に２ｎｓ高速化することができた
。本発明の効果は単に動作速度の高速化など回路機能の
敗者のみに止まることなく、動作余裕度などの回路の信
頼性も改善できるなど大きな効果を有する。
なお、本実施例では、Ｎチャンネルダイナミックメモリ
について説明したが、他の品種、例えばマイクロコンピ
ュータ−、スタティックＲ，ＡＭなどＫも適用できる。
また本実施例では非晶質化するためにリンをイオン注入
したが、Ａｓ、８７などの他の元素を用いても良いこと
は言うまでもない。
（発明の効果） 以上説明したとおり、本発明によれば、半導体装置の多
結晶シリコン膜の抵抗値を大幅にさけることができ、こ
れを使用した装置の動作速度を初とする回路機能の向上
がはかれると共に、動作余裕度などの回路の信頼性も改
善することができる。
【図面の簡単な説明】
第１図（ａ）　、　（ｂ）は市発明の詳細な説明のため
に工程順に示した断面図でおる。 １・・・・・・ｐ型シリコン基板、２・・・・・・熱酸
化膜、３・・・・・・第１多結晶シリコ／膜、４・・・
・・・第２多結晶７リコン膜、５・・・・・・ｎ層、６
・・・・・・第３多結晶シリコン膜、７・・・・・・Ｃ
Ｖｌ）酸化膜、８・・・・・・リンケイ酸カラス、９・
・・・・・ＡＪ。

Claims (1)

    【特許請求の範囲】
  1. 多結晶シリコン層を有する半導体装置の製造方法におい
    て、−導電型の不純物を高濃度に添加された多結晶シリ
    コン層を化学的気相成長法により形成する工程と、前記
    形成された多結晶シリコン層の不純物と同導電型の不純
    物又は電気的に不活性な不純物又はシリコンを前記多結
    晶シリコン層にイオン注入し該多結晶シリコン層を非晶
    質化する工程と、前記非晶質化された半導体層を熱処理
    し多結晶化する工程とを含むことを特徴とする半導体装
    置の製造方法。
JP59070422A 1984-04-09 1984-04-09 半導体装置の製造方法 Pending JPS60213019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59070422A JPS60213019A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59070422A JPS60213019A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60213019A true JPS60213019A (ja) 1985-10-25

Family

ID=13431021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59070422A Pending JPS60213019A (ja) 1984-04-09 1984-04-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60213019A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291017A (ja) * 1986-06-10 1987-12-17 Nec Corp 半導体装置の製造方法
JPS63142655A (ja) * 1986-11-26 1988-06-15 エイ・ティ・アンド・ティ・コーポレーション 埋込みＳｉＯ↓２層を含む装置の製造方法
JPS63246866A (ja) * 1987-04-01 1988-10-13 Mitsubishi Electric Corp １トランジスタ型ダイナミツクメモリセルの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291017A (ja) * 1986-06-10 1987-12-17 Nec Corp 半導体装置の製造方法
JPS63142655A (ja) * 1986-11-26 1988-06-15 エイ・ティ・アンド・ティ・コーポレーション 埋込みＳｉＯ↓２層を含む装置の製造方法
JPS63246866A (ja) * 1987-04-01 1988-10-13 Mitsubishi Electric Corp １トランジスタ型ダイナミツクメモリセルの製造方法

Similar Documents

Publication Publication Date Title
US6198157B1 (en) Semiconductor device having buried boron and carbon regions
EP0137645A2 (en) Method of forming a shallow N-type region
JPH05243555A (ja) 半導体装置及びその製造方法
JPH06342914A (ja) 半導体装置の製造方法
JPS60213019A (ja) 半導体装置の製造方法
JP2995059B2 (ja) 縦型バイポーラ・トランジスタの製造方法
JPS5856467A (ja) 半導体装置の製造方法
JPH02224223A (ja) 半導体装置
JPS60127755A (ja) 半導体装置の製法
JPH01220438A (ja) 半導体装置の製造方法
JPH0249019B2 (ja) Handotaisochinoseizohoho
JPH04137619A (ja) 半導体装置の製造方法
JP3041886B2 (ja) 半導体装置の製造方法
JPS59112616A (ja) 半導体装置の製造方法
JPH04233737A (ja) トランジスタの製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPH05144730A (ja) 半導体装置の製造方法
JPH03297148A (ja) 半導体装置の製造方法
JPH03265131A (ja) 半導体装置の製造方法
JPS59152665A (ja) 半導体装置とその製造方法
JP2892436B2 (ja) 半導体装置の製造方法
JPH02187035A (ja) 半導体装置の製造方法
JPS5954222A (ja) 半導体装置の製造方法
JPS60137072A (ja) 接合型電界効果トランジスタの製造方法
JPS60175416A (ja) 半導体装置の製造方法