JPS63142655A - 埋込みＳｉＯ↓２層を含む装置の製造方法 - Google Patents
埋込みＳｉＯ↓２層を含む装置の製造方法Info
- Publication number
- JPS63142655A JPS63142655A JP62296260A JP29626087A JPS63142655A JP S63142655 A JPS63142655 A JP S63142655A JP 62296260 A JP62296260 A JP 62296260A JP 29626087 A JP29626087 A JP 29626087A JP S63142655 A JPS63142655 A JP S63142655A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxygen
- layer
- implant
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 36
- 239000001301 oxygen Substances 0.000 claims description 36
- 229910052760 oxygen Inorganic materials 0.000 claims description 36
- 239000007943 implant Substances 0.000 claims description 33
- 238000002513 implantation Methods 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 65
- 235000012431 wafers Nutrition 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000010703 silicon Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本日の ・ 野
本発明は半導体デバイスの製作方法、特に絶縁体上のシ
リコン（ＳＯＩ）技術及びＳＯＩデバイスに係る。
リコン（ＳＯＩ）技術及びＳＯＩデバイスに係る。
１４Δ１１
ＳＯＩデバイスは通常のシリコンデバイスに比べ潜在的
に利点（たとえば接合容量の減少、耐放射性の増強）を
もつことが知られている。Ｓ○エヘテロ構造を生成する
ためのいくつかの技術、特に第１図に概略的に示される
型のＳ ｉ／５ｉｎ２／Ｓｉヘテロ構造を生成するため
のいくつかの技術は知られている。
に利点（たとえば接合容量の減少、耐放射性の増強）を
もつことが知られている。Ｓ○エヘテロ構造を生成する
ためのいくつかの技術、特に第１図に概略的に示される
型のＳ ｉ／５ｉｎ２／Ｓｉヘテロ構造を生成するため
のいくつかの技術は知られている。
そのようなヘテロ構造を生成するための周知の技術の中
に、酸素の注入技術があり、本明細書はそのようなヘテ
ロ構造を形成するためのこの特定の技術（″注入酸素に
よる分離′″と呼ばれることがある）に係る。Ｓ Ｉ
Ｍ ＯＸ技術については、たとえばピー・エル・エフ・
ヘメント（Ｐ、Ｌ、Ｆ、Ｈｅｍｍｅｎｔ）、マテリアル
ズ・リサーチ・ソサイアティ・シンポジア（Ｍａｔｅｒ
ｉａｌｓＲｅｓｅａｒｃｈ ５ｏｃｉｅｔｙ 鉦匣姐圏
）、プロシーディングズ、第５３巻、２０７−２２１頁
（１９８６）を参照のこと。
に、酸素の注入技術があり、本明細書はそのようなヘテ
ロ構造を形成するためのこの特定の技術（″注入酸素に
よる分離′″と呼ばれることがある）に係る。Ｓ Ｉ
Ｍ ＯＸ技術については、たとえばピー・エル・エフ・
ヘメント（Ｐ、Ｌ、Ｆ、Ｈｅｍｍｅｎｔ）、マテリアル
ズ・リサーチ・ソサイアティ・シンポジア（Ｍａｔｅｒ
ｉａｌｓＲｅｓｅａｒｃｈ ５ｏｃｉｅｔｙ 鉦匣姐圏
）、プロシーディングズ、第５３巻、２０７−２２１頁
（１９８６）を参照のこと。
当業者には一般的に行われているように、ＳＩＭＯＸ技
術は、基体内に化学量論的に酸素の多い領域が形成され
るように、シリコン基体（典型的な場合、Ｓｉウェハ）
中に十分高ドーズの酸素を注入することを含む。このこ
とにより、シリコン基体中の酸素の分布は、シリコン原
子当り少くとも２個の酸素原子という最大濃度に到達す
ることを意味する。典型的な注入ドーズは２Ｘ１０”酸
素原子／■２である。（エネルギー依存性の）臨界ドー
ズφ。は与えられた注入エネルギーに対し、化学量論的
組成の注入が起こる最小ドーズである。たとえばφ。は
２００ ｋａＶの場合、φ０は約１．４ Ｘ １０１ｓ
ｍ−２である。
術は、基体内に化学量論的に酸素の多い領域が形成され
るように、シリコン基体（典型的な場合、Ｓｉウェハ）
中に十分高ドーズの酸素を注入することを含む。このこ
とにより、シリコン基体中の酸素の分布は、シリコン原
子当り少くとも２個の酸素原子という最大濃度に到達す
ることを意味する。典型的な注入ドーズは２Ｘ１０”酸
素原子／■２である。（エネルギー依存性の）臨界ドー
ズφ。は与えられた注入エネルギーに対し、化学量論的
組成の注入が起こる最小ドーズである。たとえばφ。は
２００ ｋａＶの場合、φ０は約１．４ Ｘ １０１ｓ
ｍ−２である。
従来技術の化学量論的組成の注入はＳｉｏ２の比較的厚
い（典型的な場合約０．３μｍ又はそれ以上）層と、比
較的薄い（たとえば約０．１μｍ）シリコンの上部層を
生じる。いくつかの理由により、低注入ドーズを用いた
り、より薄い埋込み酸化物層を有するＳＯＩウェハを生
成できることが望ましいであろう。低ドーズは、それら
が一般にＳｉ基体中に生じる損傷が少く、可能な歩留り
を高めるため望ましい。より薄い酸化物層は、従来技術
の（厚い）埋込み酸化物層を用いたデバイスに比べ、バ
ックバイアス分離電圧の低いデバイスを可能にする。
い（典型的な場合約０．３μｍ又はそれ以上）層と、比
較的薄い（たとえば約０．１μｍ）シリコンの上部層を
生じる。いくつかの理由により、低注入ドーズを用いた
り、より薄い埋込み酸化物層を有するＳＯＩウェハを生
成できることが望ましいであろう。低ドーズは、それら
が一般にＳｉ基体中に生じる損傷が少く、可能な歩留り
を高めるため望ましい。より薄い酸化物層は、従来技術
の（厚い）埋込み酸化物層を用いたデバイスに比べ、バ
ックバイアス分離電圧の低いデバイスを可能にする。
単に注入ドーズを化学量論的組成注入領域、すなわち酸
素の最大濃度がどこでもシリコン原子当り２個の酸素原
子以下である注入領域が形成されるφ。以下に減らすこ
とにより、これらの、所望の結果を得ようとする試みが
なされた。たとえば、ジエイ・ステメノス（Ｊ、 Ｓｔ
ｏｅｍｅｎｏｓ）らアプライド・フィジックス”レター
ズ（７助り士郵Ｌｅｔｔｅｒｓ）第４８（２１）巻、１
４７０−１４７２頁（１９８６）を参照のこと。これら
の著者は酸素を臨界ドーズ（１，３Ｘ１０”ａｎ−”、
２００ｋｅＶ）より（わずかたけ）低く注入することに
より、分散したＳｉアイランドを有する酸素の多い層が
形成され、そのような試料を１１５０℃で２時間アニー
ルすると、Ｓｉを荒く分散させ、Ｓ ｉ ／ Ｓ ｉ○
２界面付近のＳｉ上部層中にＳｉｏ２の析出物を生じる
ことを報告している。そのようなウェハは一般にデバイ
ス製作には許されない。ステメノスらはまた、そのよう
なウェハを１３００ ’Ｃで６時間アニーリングすると
、５ｉｎ２析出物を含まないＳｉ上部層が生じるが、著
しい量の分散したＳｉアイランドを含む埋込み５ｉ０２
層が生じることも報告している。そのようなアイランド
はもし、ＭＯＳデバイスがそのようなＳＯＩウェハ中に
形成されると、重畳されたフロー・−ティングゲートと
して働く可能性のあることが知られている。従って、そ
のような従来技術のＳＩＭＯＸウェハは典型的な場合、
デバイス製作には許容されない。
素の最大濃度がどこでもシリコン原子当り２個の酸素原
子以下である注入領域が形成されるφ。以下に減らすこ
とにより、これらの、所望の結果を得ようとする試みが
なされた。たとえば、ジエイ・ステメノス（Ｊ、 Ｓｔ
ｏｅｍｅｎｏｓ）らアプライド・フィジックス”レター
ズ（７助り士郵Ｌｅｔｔｅｒｓ）第４８（２１）巻、１
４７０−１４７２頁（１９８６）を参照のこと。これら
の著者は酸素を臨界ドーズ（１，３Ｘ１０”ａｎ−”、
２００ｋｅＶ）より（わずかたけ）低く注入することに
より、分散したＳｉアイランドを有する酸素の多い層が
形成され、そのような試料を１１５０℃で２時間アニー
ルすると、Ｓｉを荒く分散させ、Ｓ ｉ ／ Ｓ ｉ○
２界面付近のＳｉ上部層中にＳｉｏ２の析出物を生じる
ことを報告している。そのようなウェハは一般にデバイ
ス製作には許されない。ステメノスらはまた、そのよう
なウェハを１３００ ’Ｃで６時間アニーリングすると
、５ｉｎ２析出物を含まないＳｉ上部層が生じるが、著
しい量の分散したＳｉアイランドを含む埋込み５ｉ０２
層が生じることも報告している。そのようなアイランド
はもし、ＭＯＳデバイスがそのようなＳＯＩウェハ中に
形成されると、重畳されたフロー・−ティングゲートと
して働く可能性のあることが知られている。従って、そ
のような従来技術のＳＩＭＯＸウェハは典型的な場合、
デバイス製作には許容されない。
一般に、２つの異なる状況を特定することができる。も
しシリコン基板が臨界値以下のイオン注入中、比較的低
い名目温度（典型的な場合約３５０’Ｃ以下）にあるな
らば、適当な熱処理によって比較的均一な薄いＳｉｏ、
層が形成でき、シリコン上部層の再結晶化が起こりうる
。しかし、これらの条件下において、Ｓ ｉ ／ Ｓ
ｉ Ｏ□界面に隣接した上部層の領域は、一般に著しい
双晶を生じ、ヘテロ構造をデバイス製作には不適当なも
のとする。それに対し、もし臨界値以下の注入中基板が
比較的高い名目温度（すなわち典型的な場合、約３５０
℃以上）にあるなら、その後の熱処理で一般に分散した
Ｓｉ領域を含む不均一な埋込みＳｉＯ２層を形成し、シ
リコン上部層はまた典型的な場合分散した第２の相（Ｓ
ｉｏ２）領域を含む。この例においても、この方法では
典型的な場合デバイス製作に有用なヘテロ構造は生じな
い。
しシリコン基板が臨界値以下のイオン注入中、比較的低
い名目温度（典型的な場合約３５０’Ｃ以下）にあるな
らば、適当な熱処理によって比較的均一な薄いＳｉｏ、
層が形成でき、シリコン上部層の再結晶化が起こりうる
。しかし、これらの条件下において、Ｓ ｉ ／ Ｓ
ｉ Ｏ□界面に隣接した上部層の領域は、一般に著しい
双晶を生じ、ヘテロ構造をデバイス製作には不適当なも
のとする。それに対し、もし臨界値以下の注入中基板が
比較的高い名目温度（すなわち典型的な場合、約３５０
℃以上）にあるなら、その後の熱処理で一般に分散した
Ｓｉ領域を含む不均一な埋込みＳｉＯ２層を形成し、シ
リコン上部層はまた典型的な場合分散した第２の相（Ｓ
ｉｏ２）領域を含む。この例においても、この方法では
典型的な場合デバイス製作に有用なヘテロ構造は生じな
い。
低ドーズ注入及び比較的薄い埋込みＳ ｉ０２層を有す
るＳＩＭＯＸへテロ構造に付随した潜在的な利点をみる
と、埋込み５ｉ０２層にＳｉアイランドが無く、Ｓｉ上
部層の欠陥密度が比較的低くデバイス品質をもつＳ Ｌ
／ Ｓ ｉ○２／ Ｓ ｉへテロ構造を信頼性よく生成
する化学量論的組成の（臨界）注入以下の技術がかなり
重要である。本明細書はそのような技術について明らか
にする。
るＳＩＭＯＸへテロ構造に付随した潜在的な利点をみる
と、埋込み５ｉ０２層にＳｉアイランドが無く、Ｓｉ上
部層の欠陥密度が比較的低くデバイス品質をもつＳ Ｌ
／ Ｓ ｉ○２／ Ｓ ｉへテロ構造を信頼性よく生成
する化学量論的組成の（臨界）注入以下の技術がかなり
重要である。本明細書はそのような技術について明らか
にする。
本又匪勿又豊
従来技術の臨界以下の注入法の欠点を除ける注入法を発
見した。本発明の方法は臨界以下の注入を含み、更に少
くとも一度の無秩序化の注入を含み、その後適当な熱処
理が行われ１本質的に均一な比較的薄い埋込みＳ ｉ０
２層とデバイス級（典型的な場合Ｘｍ、、＜５％）のＳ
ｉの上部層を有するＳ ｉ ／ ５ｉｎ２／ Ｓ ｉヘ
テロ構造を生成することができる。
見した。本発明の方法は臨界以下の注入を含み、更に少
くとも一度の無秩序化の注入を含み、その後適当な熱処
理が行われ１本質的に均一な比較的薄い埋込みＳ ｉ０
２層とデバイス級（典型的な場合Ｘｍ、、＜５％）のＳ
ｉの上部層を有するＳ ｉ ／ ５ｉｎ２／ Ｓ ｉヘ
テロ構造を生成することができる。
広い点で本発明の方法は任意の適当な酸素注入技術によ
り形成されたＳ ｉ ／ Ｓ ｉ○２／Ｓｉヘテロ構造
中の埋込みＳ ｉ Ｏ，層に隣接したシリコン上部層の
少くとも一部を適当な方法で無秩序化することと、それ
に続く適当な熱処理を含む。本発明の方法の詳細は、以
下で詳細に述べるように、中でも酸素注入中の基板温度
に依存する。
り形成されたＳ ｉ ／ Ｓ ｉ○２／Ｓｉヘテロ構造
中の埋込みＳ ｉ Ｏ，層に隣接したシリコン上部層の
少くとも一部を適当な方法で無秩序化することと、それ
に続く適当な熱処理を含む。本発明の方法の詳細は、以
下で詳細に述べるように、中でも酸素注入中の基板温度
に依存する。
本発明の好ましい実施例において、方法はあらかじめ決
められた結晶方向と主表面を有する単結晶Ｓｉ基体を準
備すること、Ｓｉ基本中に酸素の多い層が形成されるよ
う主表面を通してＳｉ基体中に臨界ドーズ以下の酸素を
注入し、相対的に低酸素濃度のシリコン上部層をその上
に有するようにすることを含む。
められた結晶方向と主表面を有する単結晶Ｓｉ基体を準
備すること、Ｓｉ基本中に酸素の多い層が形成されるよ
う主表面を通してＳｉ基体中に臨界ドーズ以下の酸素を
注入し、相対的に低酸素濃度のシリコン上部層をその上
に有するようにすることを含む。
更に、実施例は本質的に化学量論的組成の埋込みＳｉＯ
２層が酸素の多い層から形成され、Ｓｉ上部層の少くと
もある程度の材料はあらかじめ決められた結晶方向を有
するように。
２層が酸素の多い層から形成され、Ｓｉ上部層の少くと
もある程度の材料はあらかじめ決められた結晶方向を有
するように。
酸素注入Ｓｉ基体の熱処理を含む。実施例は更に主表面
を通して、Ｓｉイオンを注入することを含み、ドーズは
Ｓ ｉ Ｏ２層層上上層界面付近の少くとも上部層材料
を本質的に無秩序化するのに有効で、注入されたＳｉ基
体を、デバイス級の上部層材料が本質的にあらかじめ決
められた結晶方向をもち、埋込み５ｉ０２層／上部層界
面付近の欠陥密度が比較的低くなるように、熱処理する
ことを含む。
を通して、Ｓｉイオンを注入することを含み、ドーズは
Ｓ ｉ Ｏ２層層上上層界面付近の少くとも上部層材料
を本質的に無秩序化するのに有効で、注入されたＳｉ基
体を、デバイス級の上部層材料が本質的にあらかじめ決
められた結晶方向をもち、埋込み５ｉ０２層／上部層界
面付近の欠陥密度が比較的低くなるように、熱処理する
ことを含む。
発明の実施例
第１図は、ここで対称とする型のＳＯＩへテロ構造（１
０）を概略的に示す。 ＳｉＯ２層（１１）は単結晶Ｓ
ｉ基体中に埋込まれる。
０）を概略的に示す。 ＳｉＯ２層（１１）は単結晶Ｓ
ｉ基体中に埋込まれる。
Ｓｉ上部！（１２）はデバイスに適した品質をもち、本
質的にＳｉ基体の最初の格子方向を維持していることが
望ましい。
質的にＳｉ基体の最初の格子方向を維持していることが
望ましい。
第２図は本発明のプロセスの２つの異なる実施例のフロ
ーチャートを組合せたものである。この中で、左及び右
の分枝は、それぞれ相対的に名目温度が低い場合及び高
い場合の臨界値以下の酸素注入にあてはまる。
ーチャートを組合せたものである。この中で、左及び右
の分枝は、それぞれ相対的に名目温度が低い場合及び高
い場合の臨界値以下の酸素注入にあてはまる。
当業者には認識されるであろうが、臨界値以下の注入の
前に、基板（典型的な場合（１００）面）の主表面を清
浄化するか他の方法により前処理する。そのような技術
は周知であり、ここでは議論しない。注入は適当な真空
中で行うことを認識する必要がある。
前に、基板（典型的な場合（１００）面）の主表面を清
浄化するか他の方法により前処理する。そのような技術
は周知であり、ここでは議論しない。注入は適当な真空
中で行うことを認識する必要がある。
たとえば、臨界値以下の注入ドーズは、約３×１０１７
ないし約７ Ｘ １０１７ｗ１素イオン／ａ１１２ の
範囲が有利であることを我々は見出した。しかし、この
範囲は考えられる限界ではない。なぜならば、より高い
臨界ドーズはしばしば用いると有利であり、一方より低
いドーズでも有用な埋込み５ｉ０２層を生じる可能性が
ある。
ないし約７ Ｘ １０１７ｗ１素イオン／ａ１１２ の
範囲が有利であることを我々は見出した。しかし、この
範囲は考えられる限界ではない。なぜならば、より高い
臨界ドーズはしばしば用いると有利であり、一方より低
いドーズでも有用な埋込み５ｉ０２層を生じる可能性が
ある。
現在、好ましい実施例（第２図の左側の分枝に対応）に
おいて、臨界値以下の酸素注入中の名目上の基板温度は
、比較的低く典型的な場合く３５０℃である。″名目上
の″基板温度というのは、ビームの加熱効果が無い場合
の基板の温度を意味する。たとえば、典型的な場合Ｓｉ
ウェハは与えられた温度に保たれたステンレススチール
ブロックに固定される。ブロックの温度は名目上の基板
温度と考えられる。
おいて、臨界値以下の酸素注入中の名目上の基板温度は
、比較的低く典型的な場合く３５０℃である。″名目上
の″基板温度というのは、ビームの加熱効果が無い場合
の基板の温度を意味する。たとえば、典型的な場合Ｓｉ
ウェハは与えられた温度に保たれたステンレススチール
ブロックに固定される。ブロックの温度は名目上の基板
温度と考えられる。
第２図の左側の分枝に示されるように（低温の）臨界値
以下の酸素注入に続いて、酸素の多い注入層から本質的
に化学量論的組成のＳ ｉ Ｏ２が形成されるよう、適
当な熱処理が行われる６そのような熱処理は典型的な場
合アモルファスＳｉを再結晶化させる低温アニール（た
とえば５００ないし８００℃、好ましくは７００℃を越
えない温度で３０分ないし３時間）を含むと有利である
。加熱処理はまた適当に長い時間、たとえば３時間以上
、典型的な場合１２００℃以上の温度の高温アニールも
含む。当業者には認識されるであろうが、アニーリング
時間はアニーリング温度に逆比例する。わずかな実験で
典型的な場合、適当な時間／温度の組合せを決めるのに
十分であろう。現在、上で述べたように二段階熱処理が
好ましいが、他の７二−リングプログラム（たとえば、
温度のゆっくりした傾斜上昇、高温での浸透又は単純な
高温アニール）も有用である可能性がある。
以下の酸素注入に続いて、酸素の多い注入層から本質的
に化学量論的組成のＳ ｉ Ｏ２が形成されるよう、適
当な熱処理が行われる６そのような熱処理は典型的な場
合アモルファスＳｉを再結晶化させる低温アニール（た
とえば５００ないし８００℃、好ましくは７００℃を越
えない温度で３０分ないし３時間）を含むと有利である
。加熱処理はまた適当に長い時間、たとえば３時間以上
、典型的な場合１２００℃以上の温度の高温アニールも
含む。当業者には認識されるであろうが、アニーリング
時間はアニーリング温度に逆比例する。わずかな実験で
典型的な場合、適当な時間／温度の組合せを決めるのに
十分であろう。現在、上で述べたように二段階熱処理が
好ましいが、他の７二−リングプログラム（たとえば、
温度のゆっくりした傾斜上昇、高温での浸透又は単純な
高温アニール）も有用である可能性がある。
当業者には明らかであろうが、熱処理は非酸化条件又は
不活性雰囲気下で行うのが有利である。従来技術は高温
アニール中Ｓｉ上部層を保護するための手段として、比
較的厚い（たとえば５００ｎｍ）酸化物キャップ層を形
成することを知っている。我々は高温アニール中Ｓｉ上
部層を保護するための有利な技術を考案した。現在我々
が好ましいと考えるその技術は、アニールを主成分とし
て少くとも一種類の不活性ガス（たとえば９９％のＡｒ
）と、少数成分（たとえば１％）として酸素を含む雰囲
気中で行うことを含む。酸素濃度は熱処理中薄い（たと
えば２０ｎｍ）保護ＳｉＯ２をゆっくり成長させる効果
がある。この薄い保護層が存在すると、アニーリングを
名目上非酸化状態（真空又は不活性ガス雰囲気）中で行
う時しばしば起こるＳｉ上部層のへこみと、アニーリン
グをより高い酸化状態中で行った時起こる厚い酸化物層
の成長の両方を防止する。
不活性雰囲気下で行うのが有利である。従来技術は高温
アニール中Ｓｉ上部層を保護するための手段として、比
較的厚い（たとえば５００ｎｍ）酸化物キャップ層を形
成することを知っている。我々は高温アニール中Ｓｉ上
部層を保護するための有利な技術を考案した。現在我々
が好ましいと考えるその技術は、アニールを主成分とし
て少くとも一種類の不活性ガス（たとえば９９％のＡｒ
）と、少数成分（たとえば１％）として酸素を含む雰囲
気中で行うことを含む。酸素濃度は熱処理中薄い（たと
えば２０ｎｍ）保護ＳｉＯ２をゆっくり成長させる効果
がある。この薄い保護層が存在すると、アニーリングを
名目上非酸化状態（真空又は不活性ガス雰囲気）中で行
う時しばしば起こるＳｉ上部層のへこみと、アニーリン
グをより高い酸化状態中で行った時起こる厚い酸化物層
の成長の両方を防止する。
第２図の左側の分枝に示されるように、高温アニールの
後、シリコン基体に無秩序化のイオン注入を行う。無秩
序化の注入は約１００℃以下の名目基板温度で行うと有
利であることを我々は見出した。典型的な場合、基板は
名目上室温で、基板を約液体窒素温度（７７°Ｋ）に冷
却した時も、良好な結果を得た。無秩序化注入中の比較
的低い基板温度は、注入で生じた格子欠陥がなまるのを
防止できると信じられるが、ある種の条件下では、約１
００℃以上の名目基板温度も許容しうる。
後、シリコン基体に無秩序化のイオン注入を行う。無秩
序化の注入は約１００℃以下の名目基板温度で行うと有
利であることを我々は見出した。典型的な場合、基板は
名目上室温で、基板を約液体窒素温度（７７°Ｋ）に冷
却した時も、良好な結果を得た。無秩序化注入中の比較
的低い基板温度は、注入で生じた格子欠陥がなまるのを
防止できると信じられるが、ある種の条件下では、約１
００℃以上の名目基板温度も許容しうる。
たとえば、無秩序化注入中シリコンイオンを注入し、ド
ーズはたとえば３ｘｌＯ１４Ｓｉ／ａｎ”である。現在
特に有用なＳｉドーズは典型的な場合２Ｘ１０１４ない
しｌＸｌ０１ｓ／釧２の範囲である。臨界値以下の酸素
注入及び無秩序化注入の両方に、それぞれ２００ｋｅＶ
及び４００ｋｅＶの注入エネルギーを用いた。
ーズはたとえば３ｘｌＯ１４Ｓｉ／ａｎ”である。現在
特に有用なＳｉドーズは典型的な場合２Ｘ１０１４ない
しｌＸｌ０１ｓ／釧２の範囲である。臨界値以下の酸素
注入及び無秩序化注入の両方に、それぞれ２００ｋｅＶ
及び４００ｋｅＶの注入エネルギーを用いた。
しかし、広範囲のエネルギー、たとえば１００ｋｅＶな
いし約２ Ｍ ｅ Ｖが有用と期待される。
いし約２ Ｍ ｅ Ｖが有用と期待される。
更に無秩序化注入はＳｉ注入である必要はない。たとえ
ばＡｒ又は他の稀ガス注入はある種の条件下では使用で
きる可能性がある。
ばＡｒ又は他の稀ガス注入はある種の条件下では使用で
きる可能性がある。
無秩序化注入の機能は、少くとも埋込みＳｉＯ２層との
界面に隣接したシリコン上部層の領域をアモルファス化
することであると信じられる。 しかし、典型的な場合
埋込みＳ ｉ Ｏ，層との界面に隣接した底部シリコン
層の領域も、アモルファス化される。典型的な場合シリ
コン基体の主表面に隣接した部分である最上部Ｓｉ層の
一部は、シリコン上部層の方向性ある単結晶再成長のた
めの種となるよう、結晶のまま残るのが望ましい。
界面に隣接したシリコン上部層の領域をアモルファス化
することであると信じられる。 しかし、典型的な場合
埋込みＳ ｉ Ｏ，層との界面に隣接した底部シリコン
層の領域も、アモルファス化される。典型的な場合シリ
コン基体の主表面に隣接した部分である最上部Ｓｉ層の
一部は、シリコン上部層の方向性ある単結晶再成長のた
めの種となるよう、結晶のまま残るのが望ましい。
好ましい実施例（第２図の左側の分枝）において、必要
な無秩序化注入に続いて、適当な熱処理が行われる。た
とえば、処理は比較的低温（〜６００℃、〉１時間）の
アニールを含む。より一般的には、５００−８００ ’
Ｃ（７００℃を越えないことが好ましい）の範囲のアニ
ーリング温度が有用と考えられるが、ある種の条件下で
はこの範囲外の温度におけるアニーリングでも、デバイ
ス品質のＳｉ上部層材料の再成長を起こせる可能性があ
る。
な無秩序化注入に続いて、適当な熱処理が行われる。た
とえば、処理は比較的低温（〜６００℃、〉１時間）の
アニールを含む。より一般的には、５００−８００ ’
Ｃ（７００℃を越えないことが好ましい）の範囲のアニ
ーリング温度が有用と考えられるが、ある種の条件下で
はこの範囲外の温度におけるアニーリングでも、デバイ
ス品質のＳｉ上部層材料の再成長を起こせる可能性があ
る。
このアニーリング処理の後、ヘテロ構造はデバイスプロ
セスで出会う熱処理に対して安定である。
セスで出会う熱処理に対して安定である。
好ましさの程度はやや低いが、本発明のもう一つの実施
例の方法（第２図の右側の分枝）は、比較的高い名目上
の温度（典型的な場合少くとも約３５０℃）における酸
素注入と、それに続く上で述べた型の第１の無秩序化注
入を含む。第１の無秩序化注入が完了したのに続き、注
入されたＳｉ基体は現在好ましい実施例について述べた
のと本質的に同様に熱処理される。この熱処理に続いて
、必要に応じて無秩序化注入を行うと有利である。第２
の無秩序化注入の条件は典型的な場合、第１の無秩序化
注入と同様である。必要に応じて行う第２の無秩序化注
入に続いて、一般に現在好ましい実施例について述べた
型の低温アニールが行われる。
例の方法（第２図の右側の分枝）は、比較的高い名目上
の温度（典型的な場合少くとも約３５０℃）における酸
素注入と、それに続く上で述べた型の第１の無秩序化注
入を含む。第１の無秩序化注入が完了したのに続き、注
入されたＳｉ基体は現在好ましい実施例について述べた
のと本質的に同様に熱処理される。この熱処理に続いて
、必要に応じて無秩序化注入を行うと有利である。第２
の無秩序化注入の条件は典型的な場合、第１の無秩序化
注入と同様である。必要に応じて行う第２の無秩序化注
入に続いて、一般に現在好ましい実施例について述べた
型の低温アニールが行われる。
適当な熱処理が完了した後、典型的な場合本発明に従う
Ｓ○エウエハは周知の方法により、デバイス製作に適し
たものになっている。
Ｓ○エウエハは周知の方法により、デバイス製作に適し
たものになっている。
そのような方法については、例えばディー・エイチ・エ
リオツド（Ｄ、Ｈ，Ｅｌｌｉｏｔｔ）、集積回路製作技
術（７Ｃ，Ｌｒｃｕｉｔ Ｆａｂｒｉｃａｔｉｏｎ胆吐
匣臆旺）、マグロ−ヒル（１９８２）を参照のこと。
リオツド（Ｄ、Ｈ，Ｅｌｌｉｏｔｔ）、集積回路製作技
術（７Ｃ，Ｌｒｃｕｉｔ Ｆａｂｒｉｃａｔｉｏｎ胆吐
匣臆旺）、マグロ−ヒル（１９８２）を参照のこと。
本発明に従う電子デバイスの例（エンハンスメント型ｎ
−チャネルＭＱＳトランジスタ）が第３図に示されてい
る。ここで層（１１）は埋込みＳ ｉ ０２層で、（１
２）はＳｉ上部層の一部である。上部層の一部分はｐ形
にドープされ、２つの付属部分はｎ＋である。酸化物領
域（３１）は（１２）を他のデバイスから分離し、電極
用窓を規定し、ゲート絶縁体となる働きをし、すべて通
常の方式による。
−チャネルＭＱＳトランジスタ）が第３図に示されてい
る。ここで層（１１）は埋込みＳ ｉ ０２層で、（１
２）はＳｉ上部層の一部である。上部層の一部分はｐ形
にドープされ、２つの付属部分はｎ＋である。酸化物領
域（３１）は（１２）を他のデバイスから分離し、電極
用窓を規定し、ゲート絶縁体となる働きをし、すべて通
常の方式による。
数字（３２）はソース、ゲート及びドレイン金属接触を
さす。
さす。
簸上板：（１００）面の単結晶Ｓｉウェハを通常のプロ
セスで浄化し、イオン注入機のターゲツト室中のステン
レススチールブロックに固定した。スチールブロックを
名目上１００℃にし、３Ｘ１０１７酸素／■２を１７０
ｋｅＶで注入したところ、はぼガウス分布（最大値の深
さ約３７０ｎｍ、半値幅約１８０ｎｍ）をもつ酸素の多
い層が形成された。ウェハは管状炉に移され、６００℃
に２時間、アルゴン＋１％酸素中に１３９０℃で３０分
保たれた。アニールの結果、酸素の多い注入層から約６
０ｎｍの厚さの酸化物層が形成され、両界面に双晶Ｓｉ
が生じた。このようにして生じたウェハのＲＢＳスペク
トルを標準的な手段［２’ＭｅＶ Ｈｅ”、 （１００
）及び（１００）から５°オフ］で得たので、第４図に
示す。
セスで浄化し、イオン注入機のターゲツト室中のステン
レススチールブロックに固定した。スチールブロックを
名目上１００℃にし、３Ｘ１０１７酸素／■２を１７０
ｋｅＶで注入したところ、はぼガウス分布（最大値の深
さ約３７０ｎｍ、半値幅約１８０ｎｍ）をもつ酸素の多
い層が形成された。ウェハは管状炉に移され、６００℃
に２時間、アルゴン＋１％酸素中に１３９０℃で３０分
保たれた。アニールの結果、酸素の多い注入層から約６
０ｎｍの厚さの酸化物層が形成され、両界面に双晶Ｓｉ
が生じた。このようにして生じたウェハのＲＢＳスペク
トルを標準的な手段［２’ＭｅＶ Ｈｅ”、 （１００
）及び（１００）から５°オフ］で得たので、第４図に
示す。
周知のように、そのようなスペクトルはスペクトルから
導出された周知の量Ｘ ｍ ｉ□を含み、薄い結晶層の
品質を示す標準的な尺度である。
導出された周知の量Ｘ ｍ ｉ□を含み、薄い結晶層の
品質を示す標準的な尺度である。
曲線（４０）及び（４１）はそれぞれランダム信号及び
チャネル信号で、埋込み酸化物層は本質的に化学量論的
組成で、Ｓｉ上部層の表面に近い部分は単結晶材料、Ｓ
ｉ ／ Ｓ ｉ Ｏ□界面領域は欠陥密度が高いこと
を示している。透過電子顕微鏡によると、欠陥の多い領
域には高密度の双晶のあることが示された。ＲＢＳの次
に、ウェハは再び注入機に移され、３×１０１４シリコ
ン／ａｎ２（４００ｋｅＶ）を注入し。
チャネル信号で、埋込み酸化物層は本質的に化学量論的
組成で、Ｓｉ上部層の表面に近い部分は単結晶材料、Ｓ
ｉ ／ Ｓ ｉ Ｏ□界面領域は欠陥密度が高いこと
を示している。透過電子顕微鏡によると、欠陥の多い領
域には高密度の双晶のあることが示された。ＲＢＳの次
に、ウェハは再び注入機に移され、３×１０１４シリコ
ン／ａｎ２（４００ｋｅＶ）を注入し。
ウェハは名目上液体Ｎ２温度においた。無秩序化したウ
ェハのＲＢＳ信号が第５図に示されている。この図で曲
線（５０）及び（５１）はランダム信号及びチャネル信
号である。５Ｌ０２層に隣接したＳｉのアモルファス化
とアモルファス化した領域がほとんどＳｉ表面まで延び
ていることが明らかである。ＲＢＳに続いてウェハは真
空中６００℃で２時間アニールした。その後のＲＢＳの
結果も第５図に示されている。ここで曲線（５２）は第
２の低温アニール後のウェハのチャネル信号である。
ェハのＲＢＳ信号が第５図に示されている。この図で曲
線（５０）及び（５１）はランダム信号及びチャネル信
号である。５Ｌ０２層に隣接したＳｉのアモルファス化
とアモルファス化した領域がほとんどＳｉ表面まで延び
ていることが明らかである。ＲＢＳに続いてウェハは真
空中６００℃で２時間アニールした。その後のＲＢＳの
結果も第５図に示されている。ここで曲線（５２）は第
２の低温アニール後のウェハのチャネル信号である。
結晶品質、特にＳｉ上部層の品質改善が非常に明らかで
ある。特に、ＳｉＯ２／Ｓｉ上部層界面には本質的に欠
陥がなく、上部層はデバイス製作用の品質をもち、Ｘ□
ＩＴｌは約３％であった。ウェハを電子顕微鏡で調べた
ところ、埋込み５ｉ０２層は本質的に連続でＳｉアイラ
ンドが無く、境界は急峻で、Ｓｉ上部層中に双晶は無い
ことが確認された。
ある。特に、ＳｉＯ２／Ｓｉ上部層界面には本質的に欠
陥がなく、上部層はデバイス製作用の品質をもち、Ｘ□
ＩＴｌは約３％であった。ウェハを電子顕微鏡で調べた
ところ、埋込み５ｉ０２層は本質的に連続でＳｉアイラ
ンドが無く、境界は急峻で、Ｓｉ上部層中に双晶は無い
ことが確認された。
第■例： 第２のＳＯＩウェハを第１例で述べたのと本
質的に同様に準備したが、以下のことが異なる。すなわ
ち、臨界値以下の酸素注入中の名目上のウェハ温度は５
００℃、酸素注入（４Ｘ１０”酸素／ａｍ２．２００
ｋｅＶ）に続いて無秩序化Ｓｉ注入（名目温度３０℃。
質的に同様に準備したが、以下のことが異なる。すなわ
ち、臨界値以下の酸素注入中の名目上のウェハ温度は５
００℃、酸素注入（４Ｘ１０”酸素／ａｍ２．２００
ｋｅＶ）に続いて無秩序化Ｓｉ注入（名目温度３０℃。
Ｉ Ｘ １０”／ａｍ”、 ４６０ ｋｅＶ）を行い、
熱処理後、第２の無秩序化注入（上と同じ条件）を行い
、次に６００℃のアニールを行った。
熱処理後、第２の無秩序化注入（上と同じ条件）を行い
、次に６００℃のアニールを行った。
このようにして形成されたベテロ構造は、本質的に第１
例で述べたものと同様であった。
例で述べたものと同様であった。
第１図は本発明に従うＳＯＩへテロ構造を概略的に示す
図； 第２図は本発明の方法の２つの実施例における主なプロ
セス工程を概略的にフローチャートで示す図； 第３図は本発明に従うＳＯＩウェハ上に形成された半導
体デバイスの例を概略的に示す図； 第４図及び第５図はＳ○エヘテロ構造の例のラザフォー
ド後方散乱スペクトロスコピー（ＲＢＳ）スペクトルを
示す図である。 ［主要部分の符号の説明］ １０・・・・・・・・・・・・・・・・・・・・・・Ｓ
○エヘテロ構造１１・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・Ｓ ｉ Ｏ，Ｍ１２・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
Ｓｉ上部層ＦＩＧ、 １ ＦＩＯ，３ ＦＩＧ、 ２ ＦＩＧ、 ４ エネルギー（ＭｅＶ） チャネル ＦＩＧ、 ５ チャネル
図； 第２図は本発明の方法の２つの実施例における主なプロ
セス工程を概略的にフローチャートで示す図； 第３図は本発明に従うＳＯＩウェハ上に形成された半導
体デバイスの例を概略的に示す図； 第４図及び第５図はＳ○エヘテロ構造の例のラザフォー
ド後方散乱スペクトロスコピー（ＲＢＳ）スペクトルを
示す図である。 ［主要部分の符号の説明］ １０・・・・・・・・・・・・・・・・・・・・・・Ｓ
○エヘテロ構造１１・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・Ｓ ｉ Ｏ，Ｍ１２・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
Ｓｉ上部層ＦＩＧ、 １ ＦＩＯ，３ ＦＩＧ、 ２ ＦＩＧ、 ４ エネルギー（ＭｅＶ） チャネル ＦＩＧ、 ５ チャネル
Claims (1)
- 【特許請求の範囲】 １、ａ）主表面及び結晶方位を有する単結晶Ｓｉ基体を
準備すること； ｂ）Ｓｉ基体中に埋込まれた酸素の多い層が形成され、
Ｓｉ上部層をその上に有するように、主表面を通してＳ
ｉ基体中に酸素を注入すること； ｃ）酸素の多い層から埋込まれたＳｉＯ＿２層が形成さ
れるように、酸素を注入したＳｉ基体を熱処理すること
； ｄ）製品の製作を完了することを含むＳｉ基体内に埋込
まれたＳｉＯ＿２の層を含む装置の製造方法において、 ｅ）酸素注入は臨界値以下の酸素注入であり、該方法は
更に ｆ）得られたＳｉ上部層がＳｉＯ＿２／上部層界面で欠
陥密度が比較的低いデバイス製作に適した上部層である
ように、ｂ）に続いて無秩序化の注入と熱処理を行うこ
とを含むことを特徴とする方法。 ２、特許請求の範囲第１項に記載された方法において、
無秩序化の注入はＳｉイオンの注入を含み、その場合Ｓ
ｉ基体は無秩序化注入中約１００℃より低い名目上の温
度に保たれることを特徴とする方法。 ３、特許請求の範囲第２項に記載された方法において、
無秩序化注入中約２×１０＾１＾４ないし約１×１０＾
１＾５Ｓｉ／ｃｍ＾２が注入され、Ｓｉイオンは約０．
１ＭｅＶないし約２ＭｅＶの範囲のエネルギーをもつこ
とを特徴とする方法。 ４、特許請求の範囲第１項に記載された方法において、
臨界値以下の酸素注入中Ｓｉ基体は約３５０℃より低い
名目温度に保たれ、無秩序化注入は工程ｃ）に続いて行
われ、Ｓｉ基体は無秩序化注入中約１００℃より低い名
目上の温度に保たれることを特徴とする方法。 ５、特許請求の範囲第４項に記載された方法において、
工程ｃ）は約１２００℃より高い温度でＳｉ基体をアニ
ーリングすることを含み、工程ｆ）の熱処理は無秩序化
注入に続いて約５００ないし約７００℃の範囲の温度で
Ｓｉ基体をアニーリングすることを含むことを特徴とす
る方法。 ６、特許請求の範囲第５項に記載された方法において、
工程ｃ）は更に約５００℃ないし７００℃の範囲の温度
でＳｉ基体をアニーリングすることを含むことを特徴と
する方法。 ７、特許請求の範囲第１項に記載された方法において、
Ｓｉ基体は臨界値以下の酸素注入中、約３５０℃より低
い名目上の温度に保たれ、工程ｃ）の前に第１の無秩序
化注入が行われ、第１の無秩序化注入中Ｓｉ基体は約１
００℃より低い名目上の温度に保たれることを特徴とす
る方法。 ８、特許請求の範囲第７項に記載された方法において、
工程ｃ）は約１２００℃より高い温度でのＳｉ基体のア
ニーリングを含むことを特徴とする方法。 ９、特許請求の範囲第８項に記載された方法において、
方法は更に第２の無秩序化注入を含み、それは工程ｃ）
に続いて行われ、第２の無秩序化注入に続いて約５００
℃ないし約７００℃の範囲の温度におけるＳｉ基体のア
ニールが行われることを特徴とする方法。 １０、特許請求の範囲第８項に記載された方法において
、工程ｃ）は更に約５００℃ないし約７００℃の範囲の
温度でＳｉ基体をアニーリングすることを含むことを特
徴とする方法。 １１、特許請求の範囲第１項に記載された方法において
、工程ｃ）は比較的薄いＳｉＯ＿２層のゆっくりした成
長を起こすのに適した雰囲気にＳｉ基体を接触させるこ
とを含むことを特徴とする方法。 １２、特許請求の範囲第１１項に記載された方法におい
て、雰囲気は主成分として不活性ガスを、少数成分とし
て酸素を含むことを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/935,273 US4749660A (en) | 1986-11-26 | 1986-11-26 | Method of making an article comprising a buried SiO2 layer |
| US935273 | 1986-11-26 | ||
| SG26594A SG26594G (en) | 1986-11-26 | 1994-02-21 | Method of making an article comprising a buried SIO2 layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142655A true JPS63142655A (ja) | 1988-06-15 |
| JPH0727965B2 JPH0727965B2 (ja) | 1995-03-29 |
Family
ID=26663905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62296260A Expired - Lifetime JPH0727965B2 (ja) | 1986-11-26 | 1987-11-26 | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4749660A (ja) |
| EP (1) | EP0269349B1 (ja) |
| JP (1) | JPH0727965B2 (ja) |
| DE (1) | DE3787874T2 (ja) |
| HK (1) | HK104994A (ja) |
| SG (1) | SG26594G (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074928A (en) * | 1997-02-12 | 2000-06-13 | Nec Corporation | Method of fabricating SOI substrate |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920002350B1 (ko) * | 1987-05-21 | 1992-03-21 | 마쯔시다덴기산교 가부시기가이샤 | 반도체장치의 제조방법 |
| JPS6432622A (en) * | 1987-07-28 | 1989-02-02 | Mitsubishi Electric Corp | Formation of soi film |
| US5066610A (en) * | 1987-11-20 | 1991-11-19 | Massachusetts Institute Of Technology | Capping technique for zone-melting recrystallization of insulated semiconductor films |
| US5136344A (en) * | 1988-11-02 | 1992-08-04 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
| JP2858434B2 (ja) * | 1989-03-31 | 1999-02-17 | キヤノン株式会社 | 結晶の形成方法および結晶物品 |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| US4976987A (en) * | 1989-08-10 | 1990-12-11 | The United States Of America As Represented By The Department Of Energy | Process for forming one or more substantially pure layers in substrate material using ion implantation |
| US5124174A (en) * | 1989-08-10 | 1992-06-23 | The United States Of America As Represented By The United States Department Of Energy | Process for forming one or more substantially pure layers in substrate material using ion implantation |
| JPH0377329A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5053627A (en) * | 1990-03-01 | 1991-10-01 | Ibis Technology Corporation | Apparatus for ion implantation |
| JP3096050B2 (ja) * | 1990-08-09 | 2000-10-10 | 富士通株式会社 | 半導体装置の製造方法 |
| US5137837A (en) * | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
| US5288650A (en) * | 1991-01-25 | 1994-02-22 | Ibis Technology Corporation | Prenucleation process for simox device fabrication |
| JP3291510B2 (ja) * | 1992-03-31 | 2002-06-10 | シャープ株式会社 | 半導体装置 |
| IT1255764B (it) * | 1992-05-15 | 1995-11-15 | Enichem | Struttura soi con ossido sottile e profondo ottenuta per impiantazioneionica ad alta energia e successivi trattamenti termici. |
| US5429955A (en) * | 1992-10-26 | 1995-07-04 | Texas Instruments Incorporated | Method for constructing semiconductor-on-insulator |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| JP3427114B2 (ja) * | 1994-06-03 | 2003-07-14 | コマツ電子金属株式会社 | 半導体デバイス製造方法 |
| JP3204855B2 (ja) * | 1994-09-30 | 2001-09-04 | 新日本製鐵株式会社 | 半導体基板の製造方法 |
| US5788763A (en) * | 1995-03-09 | 1998-08-04 | Toshiba Ceramics Co., Ltd. | Manufacturing method of a silicon wafer having a controlled BMD concentration |
| US5856235A (en) * | 1995-04-12 | 1999-01-05 | Northrop Grumman Corporation | Process of vacuum annealing a thin film metallization on high purity alumina |
| US5795813A (en) * | 1996-05-31 | 1998-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Radiation-hardening of SOI by ion implantation into the buried oxide layer |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| EP0889505B1 (en) * | 1997-07-03 | 2005-06-08 | STMicroelectronics S.r.l. | Process for cutting trenches in a single crystal substrate |
| US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
| US6486037B2 (en) | 1997-12-22 | 2002-11-26 | International Business Machines Corporation | Control of buried oxide quality in low dose SIMOX |
| US6258693B1 (en) * | 1997-12-23 | 2001-07-10 | Integrated Device Technology, Inc. | Ion implantation for scalability of isolation in an integrated circuit |
| US5939750A (en) * | 1998-01-21 | 1999-08-17 | Advanced Micro Devices | Use of implanted ions to reduce oxide-nitride-oxide (ONO) etch residue and polystringers |
| KR100292818B1 (ko) * | 1998-07-02 | 2001-11-05 | 윤종용 | 모오스트랜지스터제조방법 |
| US6417078B1 (en) | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
| US6541356B2 (en) | 2001-05-21 | 2003-04-01 | International Business Machines Corporation | Ultimate SIMOX |
| US6846727B2 (en) | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| US6855436B2 (en) * | 2003-05-30 | 2005-02-15 | International Business Machines Corporation | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal |
| US6602757B2 (en) * | 2001-05-21 | 2003-08-05 | International Business Machines Corporation | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI |
| US20020190318A1 (en) | 2001-06-19 | 2002-12-19 | International Business Machines Corporation | Divot reduction in SIMOX layers |
| US6495429B1 (en) * | 2002-01-23 | 2002-12-17 | International Business Machines Corporation | Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing |
| US7608927B2 (en) * | 2002-08-29 | 2009-10-27 | Micron Technology, Inc. | Localized biasing for silicon on insulator structures |
| US20050170570A1 (en) * | 2004-01-30 | 2005-08-04 | International Business Machines Corporation | High electrical quality buried oxide in simox |
| US7705427B2 (en) * | 2005-11-16 | 2010-04-27 | Stmicroelectronics Sa | Integrated circuit comprising a gradually doped bipolar transistor |
| FR2978603B1 (fr) * | 2011-07-28 | 2013-08-23 | Soitec Silicon On Insulator | Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support |
| DE102017212437B3 (de) | 2017-07-20 | 2018-12-20 | Infineon Technologies Ag | Verfahren zum Herstellen einer vergrabenen Hohlraumstruktur |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331971A (en) * | 1976-09-06 | 1978-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of metal oxide film or semiconductor oxide film |
| JPS55146936A (en) * | 1979-05-04 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor film |
| JPS60213019A (ja) * | 1984-04-09 | 1985-10-25 | Nec Corp | 半導体装置の製造方法 |
| JPS60235434A (ja) * | 1984-04-19 | 1985-11-22 | コミサリヤ・ア・レネルジ・アトミク | 半導体基板内の埋込絶縁層の形成方法 |
| JPS639940A (ja) * | 1986-07-01 | 1988-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148464A (en) * | 1979-05-08 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos semiconductor device and its manufacture |
| JPS5680126A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation of monocrystalline semiconductor |
| US4385937A (en) * | 1980-05-20 | 1983-05-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Regrowing selectively formed ion amorphosized regions by thermal gradient |
| US4412868A (en) * | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
| US4588447A (en) * | 1984-06-25 | 1986-05-13 | Rockwell International Corporation | Method of eliminating p-type electrical activity and increasing channel mobility of Si-implanted and recrystallized SOS films |
| FR2581795B1 (fr) * | 1985-05-10 | 1988-06-17 | Golanski Andrzej | Procede de fabrication d'une couche isolante continue enterree dans un substrat semi-conducteur, par implantation ionique |
| US4676841A (en) * | 1985-09-27 | 1987-06-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C. |
-
1986
- 1986-11-26 US US06/935,273 patent/US4749660A/en not_active Expired - Lifetime
-
1987
- 1987-11-17 EP EP87310125A patent/EP0269349B1/en not_active Expired - Lifetime
- 1987-11-17 DE DE87310125T patent/DE3787874T2/de not_active Expired - Fee Related
- 1987-11-26 JP JP62296260A patent/JPH0727965B2/ja not_active Expired - Lifetime
-
1994
- 1994-02-21 SG SG26594A patent/SG26594G/en unknown
- 1994-09-29 HK HK104994A patent/HK104994A/xx not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331971A (en) * | 1976-09-06 | 1978-03-25 | Nippon Telegr & Teleph Corp <Ntt> | Forming method of metal oxide film or semiconductor oxide film |
| JPS55146936A (en) * | 1979-05-04 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor film |
| JPS60213019A (ja) * | 1984-04-09 | 1985-10-25 | Nec Corp | 半導体装置の製造方法 |
| JPS60235434A (ja) * | 1984-04-19 | 1985-11-22 | コミサリヤ・ア・レネルジ・アトミク | 半導体基板内の埋込絶縁層の形成方法 |
| JPS639940A (ja) * | 1986-07-01 | 1988-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074928A (en) * | 1997-02-12 | 2000-06-13 | Nec Corporation | Method of fabricating SOI substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0269349A2 (en) | 1988-06-01 |
| EP0269349A3 (en) | 1990-08-01 |
| DE3787874T2 (de) | 1994-02-10 |
| EP0269349B1 (en) | 1993-10-20 |
| DE3787874D1 (de) | 1993-11-25 |
| SG26594G (en) | 1995-03-17 |
| US4749660A (en) | 1988-06-07 |
| JPH0727965B2 (ja) | 1995-03-29 |
| HK104994A (en) | 1994-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63142655A (ja) | 埋込みＳｉＯ↓２層を含む装置の製造方法 | |
| US5633174A (en) | Type silicon material with enhanced surface mobility | |
| US5589407A (en) | Method of treating silicon to obtain thin, buried insulating layer | |
| US4617066A (en) | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing | |
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| US7759228B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5196355A (en) | Simox materials through energy variation | |
| JPS58132975A (ja) | 半導体装置およびその製法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| KR20010074887A (ko) | Ｓｏｉ 기판 및 그의 제조 방법 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| Lecrosnier | Gettering by ion implantation | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPH026222B2 (ja) | ||
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| KR920002463B1 (ko) | 반도체 소자 제조방법 | |
| CA1299069C (en) | Method of making an article comprising a buried sio _layer, and article produced thereby | |
| JPS6360518A (ja) | 半導体層の結晶成長方法 | |
| JPS6327852B2 (ja) | ||
| JPS6130030A (ja) | 多元素半導体のアニ−ル方法 | |
| JPH0817157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPH0479372A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |