JPS62104021A - シリコン半導体層の形成方法 - Google Patents
シリコン半導体層の形成方法Info
- Publication number
- JPS62104021A JPS62104021A JP24368785A JP24368785A JPS62104021A JP S62104021 A JPS62104021 A JP S62104021A JP 24368785 A JP24368785 A JP 24368785A JP 24368785 A JP24368785 A JP 24368785A JP S62104021 A JPS62104021 A JP S62104021A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- silicon
- heat treatment
- silicon semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン半導体層の形成方法、特にＶ＃股ト
ランジスタを製造する際の能動領域となる薄膜半導体層
を形成するのに好適なシリコン半導体層の形成方法に関
する。
ランジスタを製造する際の能動領域となる薄膜半導体層
を形成するのに好適なシリコン半導体層の形成方法に関
する。
〔発明の１ｔｌｌ要〕
本発明は、例えば薄膜］・ランジスタ等を製造する際に
通用されるシリコン半導体層の形成方法において、基板
上のシリコン半導体層を低温アニールして粒径を成区さ
せた後、シリコン半導体層の融点以下のアニールにより
シリコン半導体層の粒界トラップ密度を少くさせること
によって、低温プロセスで電気的特性の良いシリコン半
導体層が得られるようにしたものである。
通用されるシリコン半導体層の形成方法において、基板
上のシリコン半導体層を低温アニールして粒径を成区さ
せた後、シリコン半導体層の融点以下のアニールにより
シリコン半導体層の粒界トラップ密度を少くさせること
によって、低温プロセスで電気的特性の良いシリコン半
導体層が得られるようにしたものである。
一般に薄膜トランジスタは、石英ガラス等の絶縁基体上
にシリコン等の半導体薄膜を被着形成し、この薄膜半導
体層に例えばチャンネルが形成される活性領域や低抵抗
のソース領域、ドレイン領域を夫々形成して電界効果型
トランジスタを構成するようにしでいる。
にシリコン等の半導体薄膜を被着形成し、この薄膜半導
体層に例えばチャンネルが形成される活性領域や低抵抗
のソース領域、ドレイン領域を夫々形成して電界効果型
トランジスタを構成するようにしでいる。
ところで、薄膜トランジスタの基板としては、従来より
高融点の石英ガラスが一般に用いられているが、材料費
が嵩み高価となるため、石英ガラスより低融点の通常の
耐熱ガラスを基板に用いることが望まれている。このよ
うな比較的低融点の耐熱ガラス（例えば歪点７００℃程
度）を基板に用いる場合には、薄膜トランジスタの製造
工程中の基板の上限温度を基板ガラスの歪点以下とする
ような低温プロセスが必要となる。
高融点の石英ガラスが一般に用いられているが、材料費
が嵩み高価となるため、石英ガラスより低融点の通常の
耐熱ガラスを基板に用いることが望まれている。このよ
うな比較的低融点の耐熱ガラス（例えば歪点７００℃程
度）を基板に用いる場合には、薄膜トランジスタの製造
工程中の基板の上限温度を基板ガラスの歪点以下とする
ような低温プロセスが必要となる。
しかしながら、このような低温プロセスにおいては特性
の良好な活性領域を得ることは困難である。すなわら、
基板上に例えばＣＶＤ法（化学気相成長法）でシリコン
を被着形成したのみでは・結晶粒径の小さな多結晶シリ
コン層が形成され電気的特性、特に移動度μ、闇値電圧
■ｔｈの点で良好なものが得られない。次に、ＣＶＤ法
により多結晶シリコンを被着形成した後、シリコンイオ
ンＳｉ＋を注入して非晶質化し、次で低温アニール（６
００℃程度）して結晶粒径を大きくした多結晶シリコン
層を得る方法も考えられている。この場合には比較的高
性能の薄膜トランジスタ（移動度μさ６０．閾値電圧ｖ
ｔｈさ６■〜７Ｖ）が得られるが、１０００℃の高温プ
ロセスで製造された薄膜トランジスタ（移動度μ≧１０
０．閾値電圧Ｖ ｔｈ” ４ Ｖには及ばない。この原
因は多結晶シリコン屓の結晶粒径でなく、その粒界トラ
ップ密度が６００℃では充分改善されないからである。
の良好な活性領域を得ることは困難である。すなわら、
基板上に例えばＣＶＤ法（化学気相成長法）でシリコン
を被着形成したのみでは・結晶粒径の小さな多結晶シリ
コン層が形成され電気的特性、特に移動度μ、闇値電圧
■ｔｈの点で良好なものが得られない。次に、ＣＶＤ法
により多結晶シリコンを被着形成した後、シリコンイオ
ンＳｉ＋を注入して非晶質化し、次で低温アニール（６
００℃程度）して結晶粒径を大きくした多結晶シリコン
層を得る方法も考えられている。この場合には比較的高
性能の薄膜トランジスタ（移動度μさ６０．閾値電圧ｖ
ｔｈさ６■〜７Ｖ）が得られるが、１０００℃の高温プ
ロセスで製造された薄膜トランジスタ（移動度μ≧１０
０．閾値電圧Ｖ ｔｈ” ４ Ｖには及ばない。この原
因は多結晶シリコン屓の結晶粒径でなく、その粒界トラ
ップ密度が６００℃では充分改善されないからである。
上ｉｌのように、ＨＢＱｔ−ランジスタを低温プロセス
で製造しようとすると、得られた薄膜半導体層、さらに
は活性領域となる部分の電気的特性が不充分である。
で製造しようとすると、得られた薄膜半導体層、さらに
は活性領域となる部分の電気的特性が不充分である。
本発明は、上述の点に鑑み、比較的簡単な方法で電気的
特性の良好な薄膜シリコン半導体層を低温プロセスで形
成し得るようなシリコン半導体層の形成方法を提供する
ものである。
特性の良好な薄膜シリコン半導体層を低温プロセスで形
成し得るようなシリコン半導体層の形成方法を提供する
ものである。
本発明は、基板上にシリコン半導体層を被着形成し、こ
のシリコン半導体層に７００℃以下の熱処理を施して粒
径を成長させた後、１０００℃以下で粒径成長したシリ
コン半導体層（６）の融点以下の熱処理によりシリコン
半導体層の粒界トラップ密度を低下させるようになす。
のシリコン半導体層に７００℃以下の熱処理を施して粒
径を成長させた後、１０００℃以下で粒径成長したシリ
コン半導体層（６）の融点以下の熱処理によりシリコン
半導体層の粒界トラップ密度を低下させるようになす。
シリコン半導体層は７００℃以下の熱処理前に中性イオ
ン例えばシリコンイオンＳｉ＋を注入して非晶質化させ
ておくを可とする。また、１０００℃以上で融点以下の
熱処理としてはレーザアニール（例えばエキシマレーザ
による）、ハロゲンランプ等によるランプアニール（い
ずれも短波長がよい。）を、或は電子線アニール、等を
用いることができる。
ン例えばシリコンイオンＳｉ＋を注入して非晶質化させ
ておくを可とする。また、１０００℃以上で融点以下の
熱処理としてはレーザアニール（例えばエキシマレーザ
による）、ハロゲンランプ等によるランプアニール（い
ずれも短波長がよい。）を、或は電子線アニール、等を
用いることができる。
基板としては、低温プロセスで使用可能な低融点ガラス
（例えば無アルカリガラス）、或は石英ガラス、半導体
基板上に５ｉ０２等の絶縁膜を被着した基板、等を用い
ることができる。
（例えば無アルカリガラス）、或は石英ガラス、半導体
基板上に５ｉ０２等の絶縁膜を被着した基板、等を用い
ることができる。
基板上のシリコン半導体層に中性イオンを注入しシリコ
ン半導体層を非晶質化した後、７００℃以下の低温熱処
理が施されることにより、シリコン半導体層が固相成長
され、結晶粒径が大きくなる。
ン半導体層を非晶質化した後、７００℃以下の低温熱処
理が施されることにより、シリコン半導体層が固相成長
され、結晶粒径が大きくなる。
次で、多結晶化されたシリコン半導体層が１０００’Ｃ
以上でシリコンの融点以下の温度で擬似高温熱処理され
ることにより、結晶粒径は変化せずそのままの状態で、
粒界トラップ密度だけが減少する。
以上でシリコンの融点以下の温度で擬似高温熱処理され
ることにより、結晶粒径は変化せずそのままの状態で、
粒界トラップ密度だけが減少する。
従って、低温プロセスにおいて電気的特性の良好な多結
晶シリコン半導体層が得られる。
晶シリコン半導体層が得られる。
以下、図面を参照して本発明に係るシリコン半導体層の
形成方法を、薄膜トランジスタの製造に通用した一実施
例について説明する。
形成方法を、薄膜トランジスタの製造に通用した一実施
例について説明する。
先ず、第１図に示すように基ｉ （１）として例えば耐
熱ガラスより成る絶縁基板上に膜厚１０００人程度のＳ
ｉＯ２ＭＪ（２）を被着形成したものを用いる。ここで
基ｉ ＋１１には、石英板を用いてもよいが、石英より
も低融点のガラス基板（例えば無アルカリガラス：歪点
７００℃）で充分である。
熱ガラスより成る絶縁基板上に膜厚１０００人程度のＳ
ｉＯ２ＭＪ（２）を被着形成したものを用いる。ここで
基ｉ ＋１１には、石英板を用いてもよいが、石英より
も低融点のガラス基板（例えば無アルカリガラス：歪点
７００℃）で充分である。
この絶縁基板の５ｉ（ｈ膜（２）上に膜厚８００人程度
の多結晶シリコン層（３）を減圧ＣＶＤ法（化学気相成
長法）により被着ＪＦｊ’）戊する。この多結晶シリコ
ン層（３）に対してシリコンイオンＳｉ” （４１をイ
オン注入して非晶質化し、第２図に示すように非晶質シ
リコン層（５）を形成する。このときのＳｉ＋のイオン
注入条件としては、例えば打込みエネルギー５０〜６０
ＫｅＶとし、打込みドーズ９をｌ Ｘ １０１５ｃ＋ａ
−２程度とする。また、多結晶シリコン層（３）の膜厚
がさらに厚い場合には、打込みエネルギーを高めればよ
い。
の多結晶シリコン層（３）を減圧ＣＶＤ法（化学気相成
長法）により被着ＪＦｊ’）戊する。この多結晶シリコ
ン層（３）に対してシリコンイオンＳｉ” （４１をイ
オン注入して非晶質化し、第２図に示すように非晶質シ
リコン層（５）を形成する。このときのＳｉ＋のイオン
注入条件としては、例えば打込みエネルギー５０〜６０
ＫｅＶとし、打込みドーズ９をｌ Ｘ １０１５ｃ＋ａ
−２程度とする。また、多結晶シリコン層（３）の膜厚
がさらに厚い場合には、打込みエネルギーを高めればよ
い。
次に、非晶質化されたシリコンＮ（５）に対して例えば
６００℃、３０時間の低温熱処理を施し°ζ、結晶成長
させ、第３図に示すように結晶粒の大きな多結晶シリコ
ン層（６）を形成する。このときの結晶粒径は１μ麟以
上に成長する。
６００℃、３０時間の低温熱処理を施し°ζ、結晶成長
させ、第３図に示すように結晶粒の大きな多結晶シリコ
ン層（６）を形成する。このときの結晶粒径は１μ麟以
上に成長する。
次に第４図に示すように、多結晶シリコン層（６）に対
し、表面を液温か例えば１７０℃程度の燐酸（Ｈ３ＰＯ
４）にてエツチング処理して、膜厚が例えば２００人〜
３００人程度の超薄膜シリコンＨ（６）を形成する。な
お、超薄膜トランジスタを形成するためのシリコン層（
６）の膜厚としては２０人〜１０００人が好ましく、よ
り好ましくは１００人〜７５０人、さらに好ましくは２
００人〜５００人である。また、上記エツチングによる
薄膜化の際のエツチング液としては、液温か１６０℃以
上の燐酸がエツチングの安定性、エラチンブート（２〜
３人／分）等の点で優れており、数百人程度の超薄膜を
得るための膜厚制御に好適なものである。なお、エツチ
ング液となる燐酸の液温のより好ましい範囲は１７０℃
〜１８０℃である。
し、表面を液温か例えば１７０℃程度の燐酸（Ｈ３ＰＯ
４）にてエツチング処理して、膜厚が例えば２００人〜
３００人程度の超薄膜シリコンＨ（６）を形成する。な
お、超薄膜トランジスタを形成するためのシリコン層（
６）の膜厚としては２０人〜１０００人が好ましく、よ
り好ましくは１００人〜７５０人、さらに好ましくは２
００人〜５００人である。また、上記エツチングによる
薄膜化の際のエツチング液としては、液温か１６０℃以
上の燐酸がエツチングの安定性、エラチンブート（２〜
３人／分）等の点で優れており、数百人程度の超薄膜を
得るための膜厚制御に好適なものである。なお、エツチ
ング液となる燐酸の液温のより好ましい範囲は１７０℃
〜１８０℃である。
そして、この超薄膜化した段階では粒径は成長するが、
粒界のトラップ密度は悪い。
粒界のトラップ密度は悪い。
次に、第５図に示すように、この多結晶シリコン層（６
）に対して、多結晶シリコンｒｆｔ （６１が溶融しな
い程度のエネルギーをもって短波長を可とするレーザ（
７）（例えばエキシア・レーザ）を照射して擬偵高温熱
処理を施し、粒界トラップ密度を減少せしめた多結晶シ
リコン層（６）を形成する。このとき熱処理は１０００
℃以上でシリコンの融点以下の温度で行う、このレーザ
熱処理では、粒界トラップ密度が減少するだけで粒径は
変化なくそのままの状態に保持される。レーザ照射によ
る粒界トラップ密度の減少処理は、少くとも後述するＳ
膜トランジスタの活性領域となる部分に対して行えばよ
い。
）に対して、多結晶シリコンｒｆｔ （６１が溶融しな
い程度のエネルギーをもって短波長を可とするレーザ（
７）（例えばエキシア・レーザ）を照射して擬偵高温熱
処理を施し、粒界トラップ密度を減少せしめた多結晶シ
リコン層（６）を形成する。このとき熱処理は１０００
℃以上でシリコンの融点以下の温度で行う、このレーザ
熱処理では、粒界トラップ密度が減少するだけで粒径は
変化なくそのままの状態に保持される。レーザ照射によ
る粒界トラップ密度の減少処理は、少くとも後述するＳ
膜トランジスタの活性領域となる部分に対して行えばよ
い。
上記のレーザ加熱ではガラス基板（１）が熱により損傷
あるいは変形することはない。
あるいは変形することはない。
なお、このレーザ熱処理は上記第３図の工程が終了した
段階で行い、その後にエツチング処理して超薄膜シリコ
ン層を形成してもよい。
段階で行い、その後にエツチング処理して超薄膜シリコ
ン層を形成してもよい。
このようにして得られた多結晶シリコン層（６）は結晶
粒径が大きく、且つ粒界トラップ密度が少ないシリコン
層であり、電気的特性の高いものとなっている。
粒径が大きく、且つ粒界トラップ密度が少ないシリコン
層であり、電気的特性の高いものとなっている。
これ以後は、通常の製造工程に従えばよい。例えば必要
に応じて、水素化処理を施し、その後、第６図に示すよ
うに必要とする薄膜トランジスタの能動領域形状を形成
するためのパターンエツチング処理を施し、次でゲート
絶縁膜となる膜厚１０００人程度（７） ５ｉ０２膜（
８）をＣＶＤ法等により被着形成し、さらにその上にゲ
ート電極や配線電極となる低抵抗の不純物ドープ多結晶
シリコンＮ（９）をＣＶｒ）法等により被着形成する。
に応じて、水素化処理を施し、その後、第６図に示すよ
うに必要とする薄膜トランジスタの能動領域形状を形成
するためのパターンエツチング処理を施し、次でゲート
絶縁膜となる膜厚１０００人程度（７） ５ｉ０２膜（
８）をＣＶＤ法等により被着形成し、さらにその上にゲ
ート電極や配線電極となる低抵抗の不純物ドープ多結晶
シリコンＮ（９）をＣＶｒ）法等により被着形成する。
次に、これらの５ｉｎ２膜（８）及び不純物ドープ多結
晶シリコン層（９）をパターンエツチングして、第７図
に示すように、ゲート絶縁膜００）及びゲート電極（１
１）を形成する。次にこれらのゲート絶縁膜０ω及びゲ
ート電極（１１）をマスクとする所謂セルファライン法
により、薄膜の多結晶シリコン層（６）に例えばリンイ
オン（Ｐ＋）をイオン注入してソース領域（１２ｓ）及
びドレイン領域（１２０）を形成する。このソース領域
（１２Ｓ）とドレイン領域（１２０）の間のゲート下の
領域はチャンネルが形成される活性領域（１２Ｃ）とな
る。このイオン注入後６００℃、３０時間以上の熱処理
を施して活性化処理する。次に、全体に例えばＰＳＧ
（リンシリケートガラス）膜（１３）を被着形成し、ソ
ース領域（１２ｓ ）及びドレイン領域（１２０）に対
応するＰＳＧ膜（１３）にコンタクト用の窓部を設けて
後、電極となるＡＩＮを被着形成し、パターニングして
ソース電極（１４Ｓ）及びドレイン電極（１４０）を夫
々形成する。しかる後、さらにプラズマＳｉＮ膜（１５
）を被着形成し、ソース電極（１４Ｓ）及びドレイン電
極（１４０）に対応する部分のプラズマＳｉＮ膜（１５
）に窓部（１６）を設け、フォーミングガス雰囲気中で
４００℃の熱処理を施して、目的の超薄膜トランジスタ
を得る。
晶シリコン層（９）をパターンエツチングして、第７図
に示すように、ゲート絶縁膜００）及びゲート電極（１
１）を形成する。次にこれらのゲート絶縁膜０ω及びゲ
ート電極（１１）をマスクとする所謂セルファライン法
により、薄膜の多結晶シリコン層（６）に例えばリンイ
オン（Ｐ＋）をイオン注入してソース領域（１２ｓ）及
びドレイン領域（１２０）を形成する。このソース領域
（１２Ｓ）とドレイン領域（１２０）の間のゲート下の
領域はチャンネルが形成される活性領域（１２Ｃ）とな
る。このイオン注入後６００℃、３０時間以上の熱処理
を施して活性化処理する。次に、全体に例えばＰＳＧ
（リンシリケートガラス）膜（１３）を被着形成し、ソ
ース領域（１２ｓ ）及びドレイン領域（１２０）に対
応するＰＳＧ膜（１３）にコンタクト用の窓部を設けて
後、電極となるＡＩＮを被着形成し、パターニングして
ソース電極（１４Ｓ）及びドレイン電極（１４０）を夫
々形成する。しかる後、さらにプラズマＳｉＮ膜（１５
）を被着形成し、ソース電極（１４Ｓ）及びドレイン電
極（１４０）に対応する部分のプラズマＳｉＮ膜（１５
）に窓部（１６）を設け、フォーミングガス雰囲気中で
４００℃の熱処理を施して、目的の超薄膜トランジスタ
を得る。
面上例では基板（１）として低融点ガラス基板を用い、
この上に薄膜トランジスタを形成したが、その他例えば
所望の半導体素子を形成したシリコン半導体基板上に５
ｉ（ｈ膜等の絶縁膜を形成した基板を用い、この上に上
述と同様の低温プロセスで薄膜トランジスタを形成して
所謂３次元半導体デバイスを形成する場合にも本発明は
適用できる。
この上に薄膜トランジスタを形成したが、その他例えば
所望の半導体素子を形成したシリコン半導体基板上に５
ｉ（ｈ膜等の絶縁膜を形成した基板を用い、この上に上
述と同様の低温プロセスで薄膜トランジスタを形成して
所謂３次元半導体デバイスを形成する場合にも本発明は
適用できる。
又、上剥では超薄膜トランジスタについて述べたが、通
常のｉ膜ｈランシスタ（多結晶シリコン層の膜厚が１５
００人以ト、）を構成する場合にも本発明は通用できる
こと勿論である。
常のｉ膜ｈランシスタ（多結晶シリコン層の膜厚が１５
００人以ト、）を構成する場合にも本発明は通用できる
こと勿論である。
本発明によるシリコン半導体層の形成方法によれば、７
００℃以下の低温熱処理で基板上のシリコン半導体層の
結晶粒径を成長させた後、１０００℃以上でシリコン半
導体層の融点以下の温度で擬似高温熱処理することによ
り、粒径を変えずに粒界トラップ密度を少くすることが
できる。従って、低温プロセスで高温プロセスに匹敵す
るような電気的特性の良好なシリコン半導体層を容易に
得ることができるものである。従って、例えば薄膜トラ
ンジスタに適用した場合に、移動度μが大きく、闇値電
圧ｖｔｈが小さく、リーク電流が小さく、また弱反転領
域の立ち上がりが鋭くなる等、高性能の薄膜トランジス
タが得られる。
００℃以下の低温熱処理で基板上のシリコン半導体層の
結晶粒径を成長させた後、１０００℃以上でシリコン半
導体層の融点以下の温度で擬似高温熱処理することによ
り、粒径を変えずに粒界トラップ密度を少くすることが
できる。従って、低温プロセスで高温プロセスに匹敵す
るような電気的特性の良好なシリコン半導体層を容易に
得ることができるものである。従って、例えば薄膜トラ
ンジスタに適用した場合に、移動度μが大きく、闇値電
圧ｖｔｈが小さく、リーク電流が小さく、また弱反転領
域の立ち上がりが鋭くなる等、高性能の薄膜トランジス
タが得られる。
第１図乃至第７図は本発明を薄膜トランジスタの製法に
通用した実施例を示す製造工程図である。 （１）は基板、（２）は５ｉ０２膜、＋３１ （６）は
多結晶シリコン層、（５）は非晶質シリコン層である。
通用した実施例を示す製造工程図である。 （１）は基板、（２）は５ｉ０２膜、＋３１ （６）は
多結晶シリコン層、（５）は非晶質シリコン層である。
Claims (1)
- 基板上のシリコン半導体層に７００℃以下の熱処理を施
して粒径を成長させた後、１０００℃以上で上記シリコ
ン半導体層の融点以下の熱処理により上記シリコン半導
体層の粒界トラップ密度を低下させることを特徴とする
シリコン半導体層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243687A JPH0770481B2 (ja) | 1985-10-30 | 1985-10-30 | シリコン半導体層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60243687A JPH0770481B2 (ja) | 1985-10-30 | 1985-10-30 | シリコン半導体層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104021A true JPS62104021A (ja) | 1987-05-14 |
| JPH0770481B2 JPH0770481B2 (ja) | 1995-07-31 |
Family
ID=17107490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60243687A Expired - Lifetime JPH0770481B2 (ja) | 1985-10-30 | 1985-10-30 | シリコン半導体層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770481B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119122A (ja) * | 1988-10-28 | 1990-05-07 | Sony Corp | 低抵抗多結晶半導体薄膜の製造方法 |
| JPH03109717A (ja) * | 1989-09-23 | 1991-05-09 | Canon Inc | 半導体薄膜の形成方法 |
| JPH054606U (ja) * | 1991-06-25 | 1993-01-22 | 太陽誘電株式会社 | ストリツプライン型誘電体共振器 |
| JPH06349856A (ja) * | 1993-03-18 | 1994-12-22 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07142734A (ja) * | 1993-05-20 | 1995-06-02 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| US7470575B2 (en) | 1994-06-02 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| US7767559B2 (en) | 1994-06-02 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
| JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
-
1985
- 1985-10-30 JP JP60243687A patent/JPH0770481B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155121A (ja) * | 1983-02-24 | 1984-09-04 | Toshiba Corp | 半導体薄膜の製造方法 |
| JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119122A (ja) * | 1988-10-28 | 1990-05-07 | Sony Corp | 低抵抗多結晶半導体薄膜の製造方法 |
| JPH03109717A (ja) * | 1989-09-23 | 1991-05-09 | Canon Inc | 半導体薄膜の形成方法 |
| JPH054606U (ja) * | 1991-06-25 | 1993-01-22 | 太陽誘電株式会社 | ストリツプライン型誘電体共振器 |
| JPH06349856A (ja) * | 1993-03-18 | 1994-12-22 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07142734A (ja) * | 1993-05-20 | 1995-06-02 | Gold Star Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US7470575B2 (en) | 1994-06-02 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| US7767559B2 (en) | 1994-06-02 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| US6066516A (en) * | 1995-06-26 | 2000-05-23 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices |
| US6455360B1 (en) | 1995-06-26 | 2002-09-24 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices |
| US6746903B2 (en) | 1995-06-26 | 2004-06-08 | Seiko Epson Corporation | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770481B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4749660A (en) | Method of making an article comprising a buried SiO2 layer | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| JPH0476503B2 (ja) | ||
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0722121B2 (ja) | 半導体の製造方法 | |
| JPS6178120A (ja) | 薄膜単結晶の製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPS61131413A (ja) | 半導体薄膜の形成方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JP3032542B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04119670A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP2767833B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JPS6171636A (ja) | シリコンのエツチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |