JPH0377329A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0377329A
JPH0377329A JP1213428A JP21342889A JPH0377329A JP H0377329 A JPH0377329 A JP H0377329A JP 1213428 A JP1213428 A JP 1213428A JP 21342889 A JP21342889 A JP 21342889A JP H0377329 A JPH0377329 A JP H0377329A
Authority
JP
Japan
Prior art keywords
temperature
thin film
substrate
semiconductor
crystal defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1213428A
Other languages
English (en)
Inventor
Hiroshi Fujioka
洋 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1213428A priority Critical patent/JPH0377329A/ja
Priority to US07/557,051 priority patent/US5061642A/en
Priority to DE90402260T priority patent/DE69004201T2/de
Priority to EP90402260A priority patent/EP0419302B1/en
Publication of JPH0377329A publication Critical patent/JPH0377329A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ＳＨＭＯＸ　（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　ＩＭｐｌ
ｎｔｅｄ　（ｌＸｊｇｅｎ）法により形成した５ＯＩ（
Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｏｒ）基板の結
晶欠陥を低減する方法に関し。
Ｓｏｌ薄膜の結晶欠陥数を低減して、良好な素子特性を
有する素子の形成ができるようにすることを目的とし 半導体基板内に酸素イオンを注入して１表面に該半導体
からなる薄膜を残して絶縁膜を形成したＳｏｌ基板に、
　１．１００°Ｃ以上の温度と５００°Ｃ以下の温度を
交互に繰り返す温度サイクルを加えるように槽底する。
（産業上の利用分野） 本発明は半導体装置の製造方法に係り、　ＳＩＭＯＸ法
により形成したＳｏｌ薄膜の結晶欠陥を低減する方法に
関する。
Ｓｏｌ基板は、寄生容量が少なく素子の高速化ができ、
素子分離が容易であり、α線等放射線耐性が強く、高耐
圧素子の形成ができる等多くの利点を持っているため、
　ＭＯＳ　ＩＣ等への実用化が進められている。
〔従来の技術］ ＳＯＮ基板の１つにＳＩＭＯＸ法で作成されたものがあ
るが、これは酸素イオンの注入によりＳｉ基板内に形成
された絶縁膜上のＳｉ薄膜を素子形成膜として使用する
ものである。
ここでは、　ＳＩＭＯＸ法で作成されたＳｏｌ　ｉ板を
ＳＩＭＯχ基板と呼ぶことにする。
次に、　ＳＨ？ＯＸ基板形戒条件形成例と形成結果を示
す。
元の基板：Ｓｉ基板、ｎ型、抵抗率ＩＫΩｃｍ。
主面（１００）　。
注入イオン：０゛ 注入エネルギー：　　１５０　ＫｅＶ ドーズ量：　　１ｘｌＯ”　Ｃｍ−２ 射影飛程：　　０．３７μｍ 熱処理：窒素中１２００°Ｃ，６０分間形威された絶縁
膜の厚さ：　２０００人形成されたＳＯＩ薄膜の厚さ：
　２０００ÅＳｏｌ薄膜の結晶欠陥数の例：　　ｌＸｌ
０’　ｃｍ−”ＳＩＭＯＸ基板の絶縁膜上に形成された
素子形成用のｓｉｎ膜（以下単にＳＯｒ　薄膜と呼ぶこ
とにする）は結晶欠陥が多く存在していた。
［発明が解決しようとする課題〕 従来のＳｏｌ薄膜は結晶欠陥が多く、ここに素子を形成
しても、リーク電流が大きく良好な素子特性が得られな
かった。
本発明はＳＯＩ薄膜の結晶欠陥数を低減して、良好な素
子特性を有する素子の形成ができるようにすることを目
的とする。
〔課題を解決するための手段〕
上記課題の解決は、半導体基板内に酸素イオンを注入し
て１表面に該半導体からなる薄膜を残して絶縁膜を形成
したＳＯ１基板に、　１１００°Ｃ以上の温度と５００
°Ｃ以下の温度を交互に繰り返す温度サイクルを加える
ことを特徴とする半導体装置の製造方法により達成され
る。
［作用〕 本発明者は、　ＳＩＭＯＸ基板に、　１１００℃以上の
温度と５００℃以下の温度を交互に繰り返し加えること
により、　ＳＯｒ　ＦＪ膜の結晶欠陥数が低減すること
を実験的に確かめた（第２図〜第４図参照）。
本発明はこの実験結果を利用したものである。
〔実施例〕
第１図に示すような温度サイクルを加えてＳＩＭＯＸ基
板をアニールした。
第１図は本発明の一実施例による温度サイクルを説明す
る図である。
図は、高温時１１５０℃，低温時４５０°ｃ、　　ｉサ
イクル７分の温度サイクルを示す。
第２図は温度サイクルのサイクル数に対するエッチピッ
ト数の関係を示す図である。
ここで１エツチビツトを現すエツチングはエッチャント
としてライトエッチ液を用いて１５秒間行った。
図のように１エツチビツト数は１０’　ｃｍ−”からサ
イクル数とともに漸減し、５サイクルあたりで飽和して
いき、　１０サイクルで約１０６ｃｍ−”となる。
第３図はエッチピット数のアニール温度（高温時）依存
を示す図である。
図は、温度サイクルの低温時温度を４５０°Ｃ一定にし
て、温度サイクルの高温時温度９００−１２００’ｃに
対する１０サイクル後のエッチピット数をプロットした
ものである。
第４図はエッチピット数のアニール温度（低温時）依存
を示す図である。
図は、温度サイクルの高温時温度を１１５０°Ｃ一定に
して、温度サイクルの低温時温度３００〜７００“Ｃに
対する１０サイクル後のエッチピット数をプロットした
ものである。
第３図２第４図の結果より、高温時温度は１１００°Ｃ
以上、低温時温度は５００℃以下の温度サイクルが効果
があることが分かる。
実施例のＳＩＭＯＸ基板を用いて１通常の工程により高
速ＭＯ５ＩＣ等のデバイスを作成することができる。
［発明の効果〕 以上説明したように本発明によれば、　ｓｏｒ　ｉ膜の
結晶欠陥数を低減でき、良好な素子特性を有する素子の
形成ができるようになり、　Ｓｏ１基板の実用化に寄与
するようになった。
【図面の簡単な説明】
第１図は本発明の一実施例による温度サイクルを説明す
る図。 第２図は温度サイクルのサイクル数に対するエッチピッ
ト数の関係を示す図 第３図はエッチピット数のアニール温度（高温時）依存
を示す図。 第４図はエッチピット数のアニール温度（低温２０ 時 間（分） ５Ｘ度サ イ ク ル 夷 図 サイクル数 ０ 温崖すイクフレのサイン）し扛 に対するエッチビット 第 図 エッチビット数のア；−レ温崖依、４ 亮　　３　　図 イ＆長時温度（１） エッチビット数の７二刊１’３ｊ：ｓ依存亮 図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板内に酸素イオンを注入して、表面に該半導体
    からなる薄膜を残して絶縁膜を形成したＳＯＩ基板に、
    １１００℃以上の温度と５００℃以下の温度を交互に繰
    り返す温度サイクルを加えることを特徴とする半導体装
    置の製造方法。
JP1213428A 1989-08-19 1989-08-19 半導体装置の製造方法 Pending JPH0377329A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1213428A JPH0377329A (ja) 1989-08-19 1989-08-19 半導体装置の製造方法
US07/557,051 US5061642A (en) 1989-08-19 1990-07-25 Method of manufacturing semiconductor on insulator
DE90402260T DE69004201T2 (de) 1989-08-19 1990-08-07 Verfahren zur Herstellung einer SOI-Halbleiteranordnung.
EP90402260A EP0419302B1 (en) 1989-08-19 1990-08-07 A method of manufacturing semiconductor on insulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213428A JPH0377329A (ja) 1989-08-19 1989-08-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0377329A true JPH0377329A (ja) 1991-04-02

Family

ID=16639066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213428A Pending JPH0377329A (ja) 1989-08-19 1989-08-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5061642A (ja)
EP (1) EP0419302B1 (ja)
JP (1) JPH0377329A (ja)
DE (1) DE69004201T2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH04198095A (ja) * 1990-11-28 1992-07-17 Fujitsu Ltd 化合物半導体薄膜成長方法
JP2546745B2 (ja) * 1991-03-15 1996-10-23 信越半導体株式会社 半導体デバイスの製造方法
GB2258356B (en) * 1991-07-31 1995-02-22 Metron Designs Ltd Method and apparatus for conditioning an electronic component having a characteristic subject to variation with temperature
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2003289051A (ja) * 1998-09-10 2003-10-10 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
DE19952015A1 (de) * 1999-10-28 2001-05-17 Steag Rtp Systems Gmbh Verfahren zum thermischen Behandeln von Objekten
WO2001082342A1 (en) * 2000-04-26 2001-11-01 Wafermasters Incorporated Gas assisted rapid thermal annealing
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
US8846505B2 (en) * 2009-03-09 2014-09-30 Skokie Swift Corporation Method of growing semiconductor micro-crystalline islands on an amorphous substrate
WO2014018776A1 (en) 2012-07-26 2014-01-30 Massachusetts Institute Of Technology Photonic integrated circuits based on quantum cascade structures
US10170315B2 (en) 2013-07-17 2019-01-01 Globalfoundries Inc. Semiconductor device having local buried oxide
US9252272B2 (en) 2013-11-18 2016-02-02 Globalfoundries Inc. FinFET semiconductor device having local buried oxide
US20150263040A1 (en) 2014-03-17 2015-09-17 Silicon Storage Technology, Inc. Embedded Memory Device With Silicon-On-Insulator Substrate, And Method Of Making Same
US10752492B2 (en) 2014-04-01 2020-08-25 Agiltron, Inc. Microelectromechanical displacement structure and method for controlling displacement
US9431407B2 (en) 2014-09-19 2016-08-30 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US9466729B1 (en) 2015-05-08 2016-10-11 Qualcomm Incorporated Etch stop region based fabrication of bonded semiconductor structures
US9634020B1 (en) 2015-10-07 2017-04-25 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US10790292B2 (en) 2018-05-14 2020-09-29 Silicon Storage Technology, Inc. Method of making embedded memory device with silicon-on-insulator substrate
US10797163B1 (en) * 2019-04-29 2020-10-06 International Business Machines Corporation Leakage control for gate-all-around field-effect transistor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3280219D1 (de) * 1981-03-11 1990-08-30 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit ausgluehen eines halbleiterkoerpers.
JPS6031231A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
DE3473971D1 (en) * 1984-06-20 1988-10-13 Ibm Method of standardization and stabilization of semiconductor wafers
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4676841A (en) * 1985-09-27 1987-06-30 American Telephone And Telegraph Company, At&T Bell Laboratories Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C.
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
US4784964A (en) * 1987-10-19 1988-11-15 Motorola Inc. EPI defect reduction using rapid thermal annealing
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4804633A (en) * 1988-02-18 1989-02-14 Northern Telecom Limited Silicon-on-insulator substrates annealed in polysilicon tube

Also Published As

Publication number Publication date
DE69004201D1 (de) 1993-12-02
EP0419302B1 (en) 1993-10-27
DE69004201T2 (de) 1994-03-03
US5061642A (en) 1991-10-29
EP0419302A1 (en) 1991-03-27

Similar Documents

Publication Publication Date Title
JPH0377329A (ja) 半導体装置の製造方法
US4716451A (en) Semiconductor device with internal gettering region
JPS6224945B2 (ja)
JP2534980B2 (ja) 結晶性半導体薄膜の製造方法
JPS62104021A (ja) シリコン半導体層の形成方法
JP2004055838A (ja) 薄膜トランジスタの製造方法
EP0073603B1 (en) Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
JP3143967B2 (ja) 薄膜トランジスタの製造方法
JPH0526343B2 (ja)
JPH1022289A (ja) 半導体装置およびその製造方法
JPH0468770B2 (ja)
JPS649615A (en) Manufacture of semiconductor device
JP2534608B2 (ja) 半導体装置の製造方法
JPH03166757A (ja) 半導体装置
JPS6210033B2 (ja)
JPH0458524A (ja) 半導体装置の製造方法
JPS62285469A (ja) 半導体装置の製造方法
JP2990806B2 (ja) 半導体装置の製造方法
JPS5685853A (en) Manufacture of semiconductor device
JPS62287614A (ja) 多結晶シリコン膜の形成方法
JPS6321825A (ja) 半導体装置の製造方法
JPH02187035A (ja) 半導体装置の製造方法
JPH06236894A (ja) 薄膜トランジスタの製造方法
JPS62149172A (ja) 不純物導入方法
JPS61181166A (ja) Ｍｉｓトランジスタの製造方法