JPS61181166A - Ｍｉｓトランジスタの製造方法 - Google Patents
Ｍｉｓトランジスタの製造方法Info
- Publication number
- JPS61181166A JPS61181166A JP2237285A JP2237285A JPS61181166A JP S61181166 A JPS61181166 A JP S61181166A JP 2237285 A JP2237285 A JP 2237285A JP 2237285 A JP2237285 A JP 2237285A JP S61181166 A JPS61181166 A JP S61181166A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- poly
- gate insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000002019 doping agent Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 3
- 229910052682 stishovite Inorganic materials 0.000 abstract description 3
- 229910052905 tridymite Inorganic materials 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ゲート絶縁層の薄膜化に対し、ゲートへのドープをソー
ス、ドレイン領域形成後、高温熱処理のかからない後工
程で行うことにより、ゲート絶縁層への不純物原子の拡
散を阻止し、正常なデバイス特性を得る。
ス、ドレイン領域形成後、高温熱処理のかからない後工
程で行うことにより、ゲート絶縁層への不純物原子の拡
散を阻止し、正常なデバイス特性を得る。
本発明は７０人程度以下のゲート絶縁層を有するＭＩＳ
（金属−絶縁体一半導体 構造）型ＦＥＴ（電界効果
トランジスタ）の製造方法に関する。
（金属−絶縁体一半導体 構造）型ＦＥＴ（電界効果
トランジスタ）の製造方法に関する。
集積回路等、半導体装置の高集積化、高密度化に対処し
て、ＭＩＳＩ−ランシスタをスケール則にのっとって、
微細化を進めると、非常に薄い二酸化珪素（ＳｉＯ□）
等のゲート絶縁層を用いる必要が生じる。
て、ＭＩＳＩ−ランシスタをスケール則にのっとって、
微細化を進めると、非常に薄い二酸化珪素（ＳｉＯ□）
等のゲート絶縁層を用いる必要が生じる。
ゲート絶縁層を薄くすることにより、ＦＥＴのβ値（相
互コンダクタンスｇ、の電圧に依存しない因子）を大き
くし、しきい値（ｖｔｈ）制御を容易にする。また、ゲ
ート電圧により生ずる電界がより強く半導体基板に効く
ため、例えば電源電圧が下がってもβ値を確保できる等
の利点がある。
互コンダクタンスｇ、の電圧に依存しない因子）を大き
くし、しきい値（ｖｔｈ）制御を容易にする。また、ゲ
ート電圧により生ずる電界がより強く半導体基板に効く
ため、例えば電源電圧が下がってもβ値を確保できる等
の利点がある。
一方ゲート材料は、現在では多結晶珪素（ポリＳｉ）が
主に用いられている。この場合は抵抗値を下げるため、
ポリＳｉに不純物原子を高濃度にドープしなければなら
ないが、ゲート絶縁層が薄いと、不純物原子のゲート絶
縁層−半導体基板間の界面への拡散を阻止する能力に欠
けるため、これに対する対策が要望されている。
主に用いられている。この場合は抵抗値を下げるため、
ポリＳｉに不純物原子を高濃度にドープしなければなら
ないが、ゲート絶縁層が薄いと、不純物原子のゲート絶
縁層−半導体基板間の界面への拡散を阻止する能力に欠
けるため、これに対する対策が要望されている。
第２図は従来例によるＭＩＳＩ−ランシスタの製造方法
を説明する基板断面図である。
を説明する基板断面図である。
図において、半導体基板としてｐ型珪素（Ｓｉ）基板１
の上に、ゲート絶縁層としてＳｉＯ□層２と、ポリＳｉ
層３を順次被着し、ポリＳｉ層３をパターニングしてゲ
ート電極とする。
の上に、ゲート絶縁層としてＳｉＯ□層２と、ポリＳｉ
層３を順次被着し、ポリＳｉ層３をパターニングしてゲ
ート電極とする。
つぎに、ゲート電極のポリＳｉ層３にセルファラインし
て砒素イオン（Ａｓ”）を注入し、１０００℃程度の高
温でアニールして、ｎ４型のソース、ドレイン領域５．
６を形成する。
て砒素イオン（Ａｓ”）を注入し、１０００℃程度の高
温でアニールして、ｎ４型のソース、ドレイン領域５．
６を形成する。
Ａｓ”の注入条件は、エネルギ６０ＫｅＶ 、 ドーズ
量５ ＸＩＯ”ｃｍ−”である。
量５ ＸＩＯ”ｃｍ−”である。
この場合、高集積化の要請より浅いソース、ドレイン領
域５．６を形成するため、不純物原子は燐（Ｐ）よりＳ
ｉ中の拡散係数の小さいＡｓを用いている。しかし、Ａ
ｓＡよＳｉＯ２中の拡散係数が大きく、ゲート絶縁層の
Ｓｉ０２層２の厚さが５０〜２０人程度に程度と、Ｖｔ
ｈ等のデバイス特性に影響を与えるようになる。
域５．６を形成するため、不純物原子は燐（Ｐ）よりＳ
ｉ中の拡散係数の小さいＡｓを用いている。しかし、Ａ
ｓＡよＳｉＯ２中の拡散係数が大きく、ゲート絶縁層の
Ｓｉ０２層２の厚さが５０〜２０人程度に程度と、Ｖｔ
ｈ等のデバイス特性に影響を与えるようになる。
薄いゲート絶縁層を有するＭＩＳ型ＰＥＴにおいて、ゲ
ート電極へのドープによりゲート絶縁層が影響を受け、
デバイス特性が制御できな（なる。
ート電極へのドープによりゲート絶縁層が影響を受け、
デバイス特性が制御できな（なる。
上記問題点の解決は、半導体基板１上に、絶縁層２を介
して多結晶半導体層よりなるゲート電極３と、ホトレジ
スト等の注入阻止層４とを順次形成し、イオン注入法等
を用いて不純物原子（ドーパント）をドープして基板と
逆導電型のソース、およびドレイン領域５．６を形成後
、注入阻止層４を除去してゲート電極３に別途不純物原
子を導入する本発明によるＭＩＳトランジスタの製造方
法により達成される。
して多結晶半導体層よりなるゲート電極３と、ホトレジ
スト等の注入阻止層４とを順次形成し、イオン注入法等
を用いて不純物原子（ドーパント）をドープして基板と
逆導電型のソース、およびドレイン領域５．６を形成後
、注入阻止層４を除去してゲート電極３に別途不純物原
子を導入する本発明によるＭＩＳトランジスタの製造方
法により達成される。
ゲート絶縁層が１００Å以下になると、ドーパントがゲ
ート絶縁層に入ると、アニールが不可能になり、また物
性的にもゲート絶縁層−半導体基板間の界面特性が変化
し、ＭＩＳ型ＦＥＴの特性が制御できなくなる。
ート絶縁層に入ると、アニールが不可能になり、また物
性的にもゲート絶縁層−半導体基板間の界面特性が変化
し、ＭＩＳ型ＦＥＴの特性が制御できなくなる。
これに対し、本発明によればゲート電極へのドーピング
を、ソース、ドレイン領域を形成した後、高温熱処理の
不要な後工程で必要最小限行うことにより、ゲート絶縁
層への不純物の拡散を防止できる。
を、ソース、ドレイン領域を形成した後、高温熱処理の
不要な後工程で必要最小限行うことにより、ゲート絶縁
層への不純物の拡散を防止できる。
第１図は本発明によるＭＩＳトランジスタの製造方法を
説明する基板断面図である。
説明する基板断面図である。
図において、半導体基板としてｐ型Ｓｉ基板１の上に、
ゲート絶縁層として厚さ７０人の５ｉＣｈ層２と、厚さ
５０００人のポリＳｉ層３と、注入阻止層として厚さ１
００００人のホトレジスト４を順次被着し、ゲート形成
領域のホトレジスト４とポリＳｉ層３をバターニングし
て残す。
ゲート絶縁層として厚さ７０人の５ｉＣｈ層２と、厚さ
５０００人のポリＳｉ層３と、注入阻止層として厚さ１
００００人のホトレジスト４を順次被着し、ゲート形成
領域のホトレジスト４とポリＳｉ層３をバターニングし
て残す。
つぎに、注入阻止層のホトレジスト４をマスクにして、
ＡｓＡを注入して、１ｏｏｏ℃程度の高温でアニールし
て、ｎ゛型のソース、ドレイン領域５．６を形成する。
ＡｓＡを注入して、１ｏｏｏ℃程度の高温でアニールし
て、ｎ゛型のソース、ドレイン領域５．６を形成する。
ＡｓＡの注入条件は、エネルギ６０ＫｅＶ 、ドーズ量
５ ＸＩＯ”ｃｍ−”である。
５ ＸＩＯ”ｃｍ−”である。
つぎにホトレジスト４を剥離液により除去し、基板全面
にＡｓ”を注入して、ゲート電極のポリＳｉ層３へのド
ープを行う。
にＡｓ”を注入して、ゲート電極のポリＳｉ層３へのド
ープを行う。
Ａｓ”の注入条件は、エネルギ６０ＫｅＶ 、 ドーズ
量５ Ｘｌ０Ｉ！ｃｏ＋−”である。
量５ Ｘｌ０Ｉ！ｃｏ＋−”である。
この場合のドーズ量は、ソース、ドレイン領域形成のた
めの注入より２桁小さいが、ゲート電極のポリＳｉ層３
のキャリア濃度は１×１０１１ＩＣＩＢ−３となり、必
要最小限のドープは行われたことになる。
めの注入より２桁小さいが、ゲート電極のポリＳｉ層３
のキャリア濃度は１×１０１１ＩＣＩＢ−３となり、必
要最小限のドープは行われたことになる。
ゲート電極のポリＳｉ層３へのドープは、次工程で眉間
絶縁層として燐珪酸ガラス（ＰＳＧ）を基板金面に被着
するが、ＰＳＧより低温の熱拡散により行ってもよい。
絶縁層として燐珪酸ガラス（ＰＳＧ）を基板金面に被着
するが、ＰＳＧより低温の熱拡散により行ってもよい。
以上詳細に説明したように本発明によれば、ゲート絶縁
層、および半導体基板表面にドーパントが与える影響を
除去し、デバイス特性の正常な薄い絶縁層を有するＭＩ
Ｓトランジスタが製造可能となる。
層、および半導体基板表面にドーパントが与える影響を
除去し、デバイス特性の正常な薄い絶縁層を有するＭＩ
Ｓトランジスタが製造可能となる。
第１図は本発明によるＭＩＳトランジスタの製造方法を
説明する基板断面図、 第２図は従来例によるＭＴＳトランジスタの製造方法を
説明する基板断面図である。 図において、 １は半導体基板でｐ型Ｓｉ基板、 ２はゲート絶縁層でＳｉＯ□層、 ３はゲート電極でポリＳｉ層、 ４は注入阻止層でホトレジスト、 ５と６はｎ＋型のソース、ドレイン領域である。
説明する基板断面図、 第２図は従来例によるＭＴＳトランジスタの製造方法を
説明する基板断面図である。 図において、 １は半導体基板でｐ型Ｓｉ基板、 ２はゲート絶縁層でＳｉＯ□層、 ３はゲート電極でポリＳｉ層、 ４は注入阻止層でホトレジスト、 ５と６はｎ＋型のソース、ドレイン領域である。
Claims (1)
- 【特許請求の範囲】 半導体基板１上に、 絶縁層２を介して多結晶半導体層よりなるゲート電極３
と、注入阻止層４とを順次形成し、不純物原子を導入し
てソース、およびドレイン領域５、６を形成後、 注入阻止層４を除去してゲート電極３に不純物原子を導
入する ことを特徴とするＭＩＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237285A JPS61181166A (ja) | 1985-02-07 | 1985-02-07 | Ｍｉｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237285A JPS61181166A (ja) | 1985-02-07 | 1985-02-07 | Ｍｉｓトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61181166A true JPS61181166A (ja) | 1986-08-13 |
Family
ID=12080801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2237285A Pending JPS61181166A (ja) | 1985-02-07 | 1985-02-07 | Ｍｉｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61181166A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266532A (ja) * | 1989-04-06 | 1990-10-31 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5890699A (en) * | 1994-02-10 | 1999-04-06 | Nippondenso Co., Ltd. | Fluid flow control rotary valve |
-
1985
- 1985-02-07 JP JP2237285A patent/JPS61181166A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266532A (ja) * | 1989-04-06 | 1990-10-31 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5890699A (en) * | 1994-02-10 | 1999-04-06 | Nippondenso Co., Ltd. | Fluid flow control rotary valve |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009745B1 (ko) | 반도체장치의 제조방법 | |
| JP3031855B2 (ja) | 半導体装置の製造方法 | |
| JPH08130246A (ja) | 半導体装置とその製造方法 | |
| KR940008571B1 (ko) | 반도체장치의 제조방법 | |
| JPS61181166A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH05183164A (ja) | 半導体素子 | |
| JPS62266829A (ja) | 浅い接合層の形成方法 | |
| JP2766492B2 (ja) | Ｍｏｓ技術で集積キャパシタを製造するための方法 | |
| JPS5834938B2 (ja) | 半導体装置の製造方法 | |
| JPH05102067A (ja) | 半導体装置の製造方法 | |
| JPH0449270B2 (ja) | ||
| JPS62149172A (ja) | 不純物導入方法 | |
| JP4115769B2 (ja) | 半導体装置及びその製造方法 | |
| JP3038857B2 (ja) | 半導体装置の製造方法 | |
| JPH0481327B2 (ja) | ||
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS61181167A (ja) | 半導体装置の製造方法 | |
| JPS6323362A (ja) | 半導体装置の製造方法 | |
| JPH01179455A (ja) | 半導体装置の製法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JP2658163B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS61206219A (ja) | 半導体装置の製造方法 |