JP2003289051A - Ｓｉｍｏｘ基板およびその製造方法 - Google Patents
Ｓｉｍｏｘ基板およびその製造方法Info
- Publication number
- JP2003289051A JP2003289051A JP25726398A JP25726398A JP2003289051A JP 2003289051 A JP2003289051 A JP 2003289051A JP 25726398 A JP25726398 A JP 25726398A JP 25726398 A JP25726398 A JP 25726398A JP 2003289051 A JP2003289051 A JP 2003289051A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- soi
- layer
- simox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 230000007547 defect Effects 0.000 claims description 13
- -1 oxygen ions Chemical class 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 238000006073 displacement reaction Methods 0.000 abstract description 3
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 5
- 229910000831 Steel Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 241001168730 Simo Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ＳＩＭＯＸ基板のＳＯＩ層中に存在する結晶
欠陥である、貫通転位を低減し、高性能ＬＳＩ用の高品
質ＳＯＩ基板を供することを目的とする。 【解決手段】 シリコン単結晶基板に酸素イオンを注入
し、その後高温熱処理を施すことにより、埋め込み酸化
層および表面シリコン層を形成するＳＩＭＯＸ基板にお
いて、ＳＯＩ層の貫通転位欠陥の密度が１００個／ｃｍ
2 未満であることを特徴とするＳＩＭＯＸ基板である。
また、シリコン単結晶基板に酸素イオンを注入した後、
該基板を急速加熱処理し、その後高温熱処理を施すこと
を主工程とするＳＩＭＯＸ基板の製造方法である。
欠陥である、貫通転位を低減し、高性能ＬＳＩ用の高品
質ＳＯＩ基板を供することを目的とする。 【解決手段】 シリコン単結晶基板に酸素イオンを注入
し、その後高温熱処理を施すことにより、埋め込み酸化
層および表面シリコン層を形成するＳＩＭＯＸ基板にお
いて、ＳＯＩ層の貫通転位欠陥の密度が１００個／ｃｍ
2 未満であることを特徴とするＳＩＭＯＸ基板である。
また、シリコン単結晶基板に酸素イオンを注入した後、
該基板を急速加熱処理し、その後高温熱処理を施すこと
を主工程とするＳＩＭＯＸ基板の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明はシリコン基板の表面
近傍に埋め込み酸化層を配し、その上に単結晶シリコン
層（以下ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａ
ｔｏｒ）層とする）を形成させたＳＯＩ基板に関する。
近傍に埋め込み酸化層を配し、その上に単結晶シリコン
層（以下ＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａ
ｔｏｒ）層とする）を形成させたＳＯＩ基板に関する。
【０００２】
【従来の技術】シリコン酸化物のような絶縁物上に単結
晶シリコン層を形成するＳＯＩ基板としては、ＳＩＭＯ
Ｘ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ
ＯＸｙｇｅｎ）ウェハと貼り合わせウェハが主として
知られている。ＳＩＭＯＸウェハは、酸素イオンのイオ
ン注入によって単結晶シリコン基板内部に酸素イオンを
注入し、引続き行われるアニール処理によってこれら酸
素イオンとシリコン原子を化学反応させて、埋め込み酸
化層を形成させることによって得られるＳＯＩ基板であ
る。一方、貼り合わせウェハは２枚の単結晶シリコンウ
ェハを酸化層をはさんで接着させ、２枚のうち片方のウ
ェハを薄膜化することによって得られるＳＯＩ基板であ
る。
晶シリコン層を形成するＳＯＩ基板としては、ＳＩＭＯ
Ｘ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ
ＯＸｙｇｅｎ）ウェハと貼り合わせウェハが主として
知られている。ＳＩＭＯＸウェハは、酸素イオンのイオ
ン注入によって単結晶シリコン基板内部に酸素イオンを
注入し、引続き行われるアニール処理によってこれら酸
素イオンとシリコン原子を化学反応させて、埋め込み酸
化層を形成させることによって得られるＳＯＩ基板であ
る。一方、貼り合わせウェハは２枚の単結晶シリコンウ
ェハを酸化層をはさんで接着させ、２枚のうち片方のウ
ェハを薄膜化することによって得られるＳＯＩ基板であ
る。
【０００３】これらＳＯＩ基板のＳＯＩ層に形成された
ＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎ
ｓｉｓｉｔｏｒ）は、高い放射線耐性とラッチアップ耐
性を持ち高信頼性を示すことに加えて、デバイスの微細
化にともなうショートチャネル効果を抑制しかつ低消費
電力動作が可能となる。また、デバイス動作領域が静電
容量的に基板自体から絶縁されるため、信号伝達速度が
向上し、デバイスの高速動作が実現できる。これらの理
由により、ＳＯＩ基板は次世代ＭＯＳ−ＬＳＩ用の高機
能半導体基板として期待されている。
ＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎ
ｓｉｓｉｔｏｒ）は、高い放射線耐性とラッチアップ耐
性を持ち高信頼性を示すことに加えて、デバイスの微細
化にともなうショートチャネル効果を抑制しかつ低消費
電力動作が可能となる。また、デバイス動作領域が静電
容量的に基板自体から絶縁されるため、信号伝達速度が
向上し、デバイスの高速動作が実現できる。これらの理
由により、ＳＯＩ基板は次世代ＭＯＳ−ＬＳＩ用の高機
能半導体基板として期待されている。
【０００４】これらＳＯＩ基板のうち、ＳＩＭＯＸウェ
ハはＳＯＩ層の膜厚均一性に特に優れるという特徴を有
している。ＳＩＭＯＸウェハにおいてはＳＯＩ層として
０．３μｍ以下の厚さが形成可能であり、０．１μｍ前
後、さらにそれ以下の厚さのＳＯＩ層も良好に厚さ制御
可能である。特に厚さ０．１μｍ以下のＳＯＩ層は完全
空乏型動作のＭＯＳ−ＬＳＩ形成に適用されることが多
く、その場合、ＳＯＩ層自体の膜厚がＭＯＳＦＥＴ動作
のしきい値電圧と比例関係があることから、性能の揃っ
たデバイスを歩留良く作製するにはＳＯＩ層の膜厚均一
性が重要な品質となる。その観点からＳＯＩ膜厚均一性
に優れるＳＩＭＯＸウェハは次世代ＭＯＳＦＥＴ用基板
として期待されている。
ハはＳＯＩ層の膜厚均一性に特に優れるという特徴を有
している。ＳＩＭＯＸウェハにおいてはＳＯＩ層として
０．３μｍ以下の厚さが形成可能であり、０．１μｍ前
後、さらにそれ以下の厚さのＳＯＩ層も良好に厚さ制御
可能である。特に厚さ０．１μｍ以下のＳＯＩ層は完全
空乏型動作のＭＯＳ−ＬＳＩ形成に適用されることが多
く、その場合、ＳＯＩ層自体の膜厚がＭＯＳＦＥＴ動作
のしきい値電圧と比例関係があることから、性能の揃っ
たデバイスを歩留良く作製するにはＳＯＩ層の膜厚均一
性が重要な品質となる。その観点からＳＯＩ膜厚均一性
に優れるＳＩＭＯＸウェハは次世代ＭＯＳＦＥＴ用基板
として期待されている。
【０００５】
【発明が解決しようとする課題】ＳＯＩ基板上に作製し
たＭＯＳ−ＬＳＩは、そのデバイス形成領域が、絶縁体
である埋め込み酸化層を介することにより基板本体と電
気的に絶縁されることから、前項で述べたような放射線
耐性やラッチアップ耐性の向上や、低消費電力動作、超
高速動作などの優れた特性が実現できる。一方、デバイ
ス自体を形成するＳＯＩ層にはデバイスが良好に形成可
能となる結晶性および品質が要求される。
たＭＯＳ−ＬＳＩは、そのデバイス形成領域が、絶縁体
である埋め込み酸化層を介することにより基板本体と電
気的に絶縁されることから、前項で述べたような放射線
耐性やラッチアップ耐性の向上や、低消費電力動作、超
高速動作などの優れた特性が実現できる。一方、デバイ
ス自体を形成するＳＯＩ層にはデバイスが良好に形成可
能となる結晶性および品質が要求される。
【０００６】ＳＩＭＯＸ基板の作製工程においては、酸
素イオンの注入により基板表面に導入される注入ダメー
ジ層を、注入時の温度を高温に保持すること、注入後に
ウェハを超高温にて熱処理すること、によりダメージの
低減、除去を行っている。しかしながら、これまでの技
術では、ＳＯＩ層に１００個／ｃｍ2 以上の密度の貫通
転位が残留しており、ＳＯＩ層に形成されるデバイスの
動作特性への影響が懸念されていた。
素イオンの注入により基板表面に導入される注入ダメー
ジ層を、注入時の温度を高温に保持すること、注入後に
ウェハを超高温にて熱処理すること、によりダメージの
低減、除去を行っている。しかしながら、これまでの技
術では、ＳＯＩ層に１００個／ｃｍ2 以上の密度の貫通
転位が残留しており、ＳＯＩ層に形成されるデバイスの
動作特性への影響が懸念されていた。
【０００７】本発明ではＳＩＭＯＸ基板のＳＯＩ層中に
存在する結晶欠陥である、貫通転位を低減し、高性能Ｌ
ＳＩ用の高品質ＳＯＩ基板を供することを目的とする。
存在する結晶欠陥である、貫通転位を低減し、高性能Ｌ
ＳＩ用の高品質ＳＯＩ基板を供することを目的とする。
【０００８】
【課題を解決するための手段】ＳＩＭＯＸ法によるＳＯ
Ｉ構造形成過程において、酸素イオン注入により導入さ
れた結晶中のダメージが、その後の高温熱処理の昇温過
程において成長し、結果としてＳＯＩ層中の貫通転位等
の結晶欠陥となることを、我々は新たに見いだした。そ
してこの悪影響を防止する方法を見いだした。すなわち
本発明は上記課題を解決するためのＳＯＩ基板とその製
造方法に関するものであり、以下に述べる手段による。
Ｉ構造形成過程において、酸素イオン注入により導入さ
れた結晶中のダメージが、その後の高温熱処理の昇温過
程において成長し、結果としてＳＯＩ層中の貫通転位等
の結晶欠陥となることを、我々は新たに見いだした。そ
してこの悪影響を防止する方法を見いだした。すなわち
本発明は上記課題を解決するためのＳＯＩ基板とその製
造方法に関するものであり、以下に述べる手段による。
【０００９】本発明に係るＳＯＩ基板は、シリコン単結
晶基板に酸素イオンを注入し、その後高温熱処理を施す
ことにより、埋め込み酸化層および表面シリコン層を形
成するＳＩＭＯＸ基板において、ＳＯＩ層の貫通転位欠
陥の密度が１００個／ｃｍ2未満であることを特徴とす
る。
晶基板に酸素イオンを注入し、その後高温熱処理を施す
ことにより、埋め込み酸化層および表面シリコン層を形
成するＳＩＭＯＸ基板において、ＳＯＩ層の貫通転位欠
陥の密度が１００個／ｃｍ2未満であることを特徴とす
る。
【００１０】また、このようなＳＯＩ基板の形成方法
が、シリコン単結晶基板に酸素イオンを注入した後、該
基板を急速加熱処理し、その後高温熱処理を施すことを
主工程とするＳＩＭＯＸ基板の製造方法である。さら
に、前記急速加熱処理において、昇温速度が１００℃／
分以上、最高到達温度が１０００℃以上シリコンの融点
未満である急速加熱処理を施すことが好ましい。
が、シリコン単結晶基板に酸素イオンを注入した後、該
基板を急速加熱処理し、その後高温熱処理を施すことを
主工程とするＳＩＭＯＸ基板の製造方法である。さら
に、前記急速加熱処理において、昇温速度が１００℃／
分以上、最高到達温度が１０００℃以上シリコンの融点
未満である急速加熱処理を施すことが好ましい。
【００１１】
【発明の実施の形態】本発明による、ＳＯＩ層の貫通転
位欠陥密度が１００個／ｃｍ2 未満のＳＩＭＯＸ基板で
あるＳＯＩ基板にＭＯＳ−ＬＳＩを形成すれば、ＳＯＩ
層の結晶欠陥によるデバイス特性劣化を防止できるた
め、放射線耐性やラッチアップ耐性に優れ、低消費電力
動作や超高速動作が可能な高性能デバイスを高歩留まり
で製造することが可能となる。
位欠陥密度が１００個／ｃｍ2 未満のＳＩＭＯＸ基板で
あるＳＯＩ基板にＭＯＳ−ＬＳＩを形成すれば、ＳＯＩ
層の結晶欠陥によるデバイス特性劣化を防止できるた
め、放射線耐性やラッチアップ耐性に優れ、低消費電力
動作や超高速動作が可能な高性能デバイスを高歩留まり
で製造することが可能となる。
【００１２】上述したＳＯＩ層の欠陥について、その原
因として酸素イオン注入がもたらす結晶へのダメージに
ついて注目することが必要である。シリコンウェハに注
入された酸素イオンは、シリコン原子と衝突することに
よりエネルギーを失い、ウェハ中で停止するが、その際
にシリコン原子に格子位置からのずれなどのダメージを
生じさせる。
因として酸素イオン注入がもたらす結晶へのダメージに
ついて注目することが必要である。シリコンウェハに注
入された酸素イオンは、シリコン原子と衝突することに
よりエネルギーを失い、ウェハ中で停止するが、その際
にシリコン原子に格子位置からのずれなどのダメージを
生じさせる。
【００１３】これらのダメージはその後の高温熱処理に
よって回復が図られるが、その回復状況はダメージの程
度によって異なることが知られている（例えば、S. M.
Sze編「VLSI Technonogy (second edition)」(1988) Mc
Graw-Hill International Editions 、Chapter 8 ）。
イオン注入によるダメージによりシリコン結晶が完全に
アモルファス化した場合は、熱処理によるダメージ除去
は固相成長による再結晶化により安定して進むため、７
００℃以下の比較的低温における熱処理によっても十
分、ダメージ除去が可能となる。
よって回復が図られるが、その回復状況はダメージの程
度によって異なることが知られている（例えば、S. M.
Sze編「VLSI Technonogy (second edition)」(1988) Mc
Graw-Hill International Editions 、Chapter 8 ）。
イオン注入によるダメージによりシリコン結晶が完全に
アモルファス化した場合は、熱処理によるダメージ除去
は固相成長による再結晶化により安定して進むため、７
００℃以下の比較的低温における熱処理によっても十
分、ダメージ除去が可能となる。
【００１４】一方、イオン注入により結晶が完全にはア
モルファス化しなかった場合には、その結晶性回復過程
は複雑となる。この場合、完全にダメージを除去するに
は１０００℃以上の温度が必要となるが、それ以下の低
温で処理を行うとむしろ、ループ転位等の結晶欠陥が安
定に成長してしまうことが指摘されている。ＳＩＭＯＸ
法におけるＳＯＩ基板の製造プロセスにおいては、ＳＯ
Ｉ層の結晶性を維持する目的で、酸素イオン注入時の基
板温度は５００℃以上等の高温に保たれることが通常行
われる。
モルファス化しなかった場合には、その結晶性回復過程
は複雑となる。この場合、完全にダメージを除去するに
は１０００℃以上の温度が必要となるが、それ以下の低
温で処理を行うとむしろ、ループ転位等の結晶欠陥が安
定に成長してしまうことが指摘されている。ＳＩＭＯＸ
法におけるＳＯＩ基板の製造プロセスにおいては、ＳＯ
Ｉ層の結晶性を維持する目的で、酸素イオン注入時の基
板温度は５００℃以上等の高温に保たれることが通常行
われる。
【００１５】その結果、酸素イオン注入直後のシリコン
結晶のイオン注入部分は完全にはアモルファス化せず、
結晶性を一部残した構造となる。注入後のウェーハは熱
処理炉において超高温の熱処理が施されることにより、
注入により発生したダメージが除去されると同時に、良
好なＳＯＩ構造が形成される。
結晶のイオン注入部分は完全にはアモルファス化せず、
結晶性を一部残した構造となる。注入後のウェーハは熱
処理炉において超高温の熱処理が施されることにより、
注入により発生したダメージが除去されると同時に、良
好なＳＯＩ構造が形成される。
【００１６】しかしながら、その熱処理工程における１
０００℃までの昇温速度が十分に速くない場合には、先
に述べたように転位などの結晶欠陥が成長することにな
る。転位の成長の度合いが激しい場合には、それらの一
部はその後の１０００℃以上の高温熱処理においても消
滅せず、結果としてＳＯＩ層に残存し、そこに形成され
るデバイスの動作特性に影響を及ぼすことになる。
０００℃までの昇温速度が十分に速くない場合には、先
に述べたように転位などの結晶欠陥が成長することにな
る。転位の成長の度合いが激しい場合には、それらの一
部はその後の１０００℃以上の高温熱処理においても消
滅せず、結果としてＳＯＩ層に残存し、そこに形成され
るデバイスの動作特性に影響を及ぼすことになる。
【００１７】従って、ＳＩＭＯＸ基板におけるＳＯＩ層
中の貫通転位などの結晶欠陥を低減するためには、これ
らの欠陥が成長して安定的に存在するようになる前に、
その原因となる結晶中のダメージを速やかに除去する必
要がある。そのためには酸素イオン注入を行った後のウ
ェハを、室温から１０００℃以上シリコンの融点未満の
温度まで急速加熱することによりダメージの完全除去を
図り、その後、高温で熱処理することによりＳＯＩ構造
を形成すれば良い。
中の貫通転位などの結晶欠陥を低減するためには、これ
らの欠陥が成長して安定的に存在するようになる前に、
その原因となる結晶中のダメージを速やかに除去する必
要がある。そのためには酸素イオン注入を行った後のウ
ェハを、室温から１０００℃以上シリコンの融点未満の
温度まで急速加熱することによりダメージの完全除去を
図り、その後、高温で熱処理することによりＳＯＩ構造
を形成すれば良い。
【００１８】その際、急速加熱条件としては１００℃／
分以上の昇温速度とすることが貫通転位低減の観点から
は望ましい。昇温速度の上限値は特に規定する必要はな
く、到達温度がシリコンの融点以上にオーバーシュート
しない範囲の昇温速度であればよい。ちなみに現在、市
販されているランプアニールの最大昇温速度は５０００
〜１００００℃／分程度であるが、このレベルの昇温速
度を用いても温度オーバーシュートを制御した良好な急
速加熱処理が可能である。
分以上の昇温速度とすることが貫通転位低減の観点から
は望ましい。昇温速度の上限値は特に規定する必要はな
く、到達温度がシリコンの融点以上にオーバーシュート
しない範囲の昇温速度であればよい。ちなみに現在、市
販されているランプアニールの最大昇温速度は５０００
〜１００００℃／分程度であるが、このレベルの昇温速
度を用いても温度オーバーシュートを制御した良好な急
速加熱処理が可能である。
【００１９】また、急速加熱後の到達温度における保持
時間については特に規定する必要はない。尚、この急速
加熱処理とその後の高温熱処理工程は連続している必要
はなく、急速加熱処理後に一旦室温までウェハの温度を
下げた後、通常の昇温速度による高温熱処理を施しても
良い。また、この高温熱処理においてはＳＯＩ層品質の
観点から１３００℃以上の温度を用いるのが望ましい。
時間については特に規定する必要はない。尚、この急速
加熱処理とその後の高温熱処理工程は連続している必要
はなく、急速加熱処理後に一旦室温までウェハの温度を
下げた後、通常の昇温速度による高温熱処理を施しても
良い。また、この高温熱処理においてはＳＯＩ層品質の
観点から１３００℃以上の温度を用いるのが望ましい。
【００２０】ＳＩＭＯＸ基板のその他の製造条件につい
ては、特に限定する必要はない。例えばＳＩＭＯＸ基板
の製造条件においては、酸素注入条件として加速電圧１
８０〜２００ｋｅＶが通常用いられるが、この範囲より
も高電圧でも低電圧でも良い。酸素イオンのドーズ量と
しては、例えば加速電圧１８０ｋｅＶを用いた場合は、
埋め込み酸化層の連続性、電気的耐圧特性の観点からは
４×１０17ｃｍ-2前後、もしくは１．３×１０18ｃｍ-2
以上のドーズ量を用いるのが望ましいが、この範囲以外
のドーズ量でも表面単結晶シリコン層中の貫通転位低減
の効果は期待できる。アニール条件としては前述のよう
に、良質なＳＯＩ層品質を得るためには１３００℃以上
の温度を用いるのが望ましいが、アニールにおける雰囲
気は酸化性でも非酸化性でも良い。
ては、特に限定する必要はない。例えばＳＩＭＯＸ基板
の製造条件においては、酸素注入条件として加速電圧１
８０〜２００ｋｅＶが通常用いられるが、この範囲より
も高電圧でも低電圧でも良い。酸素イオンのドーズ量と
しては、例えば加速電圧１８０ｋｅＶを用いた場合は、
埋め込み酸化層の連続性、電気的耐圧特性の観点からは
４×１０17ｃｍ-2前後、もしくは１．３×１０18ｃｍ-2
以上のドーズ量を用いるのが望ましいが、この範囲以外
のドーズ量でも表面単結晶シリコン層中の貫通転位低減
の効果は期待できる。アニール条件としては前述のよう
に、良質なＳＯＩ層品質を得るためには１３００℃以上
の温度を用いるのが望ましいが、アニールにおける雰囲
気は酸化性でも非酸化性でも良い。
【００２１】
【実施例】以下に本発明の具体例を説明する。
【００２２】シリコンウェハを８枚用意し、酸素イオン
注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入
量４×１０17ｃｍ-2にて行った。次にこれらのウェハに
対して、ランプアニールを用いてアルゴン雰囲気にて急
速加熱処理を施した。急速加熱処理においては、８枚の
ウェハを４枚づつ二組に分け、第一の組である４枚のウ
ェハに対しては、昇温速度としてそれぞれ５℃／分、２
０℃／分、１００℃／分、１０００℃／分と異なる速度
を用い、到達最高温度１０００℃までの急速加熱処理を
施した。一方、第二の組である残り４枚のウェハに対し
ては、昇温速度としては１００℃／分の速度を用い、到
達最高温度をそれぞれ８００℃、９００℃、１０００
℃、１１００℃と異なる条件として、急速加熱処理を施
した。その後、全てのウェハを熱処理炉に投入し、温度
１３５０℃、０．５％の酸素を添加したアルゴン雰囲気
にて、６時間の間、高温熱処理を行った。作製されたＳ
ＩＭＯＸ基板の各層の厚さは、ＳＯＩ層が０．３μｍ、
埋め込み酸化層が０．１μｍであった。
注入を基板温度５５０℃、加速電圧１８０ｋｅＶ、注入
量４×１０17ｃｍ-2にて行った。次にこれらのウェハに
対して、ランプアニールを用いてアルゴン雰囲気にて急
速加熱処理を施した。急速加熱処理においては、８枚の
ウェハを４枚づつ二組に分け、第一の組である４枚のウ
ェハに対しては、昇温速度としてそれぞれ５℃／分、２
０℃／分、１００℃／分、１０００℃／分と異なる速度
を用い、到達最高温度１０００℃までの急速加熱処理を
施した。一方、第二の組である残り４枚のウェハに対し
ては、昇温速度としては１００℃／分の速度を用い、到
達最高温度をそれぞれ８００℃、９００℃、１０００
℃、１１００℃と異なる条件として、急速加熱処理を施
した。その後、全てのウェハを熱処理炉に投入し、温度
１３５０℃、０．５％の酸素を添加したアルゴン雰囲気
にて、６時間の間、高温熱処理を行った。作製されたＳ
ＩＭＯＸ基板の各層の厚さは、ＳＯＩ層が０．３μｍ、
埋め込み酸化層が０．１μｍであった。
【００２３】作製されたＳＩＭＯＸウェハは、フッ酸と
クロム酸を２：１の割合で混合した溶液を用いてエッチ
ング処理を施した。ＳＯＩ層の１／２が除去されるまで
エッチングを行った後、ウェハの表面を光学式顕微鏡に
て観察し、貫通転位部分で発生するエッチピットを計数
することにより、貫通転位密度を導出した。結果を第一
の組については表１に、第二の組については表２に、各
々の急速加熱プロセス条件とともに示す。
クロム酸を２：１の割合で混合した溶液を用いてエッチ
ング処理を施した。ＳＯＩ層の１／２が除去されるまで
エッチングを行った後、ウェハの表面を光学式顕微鏡に
て観察し、貫通転位部分で発生するエッチピットを計数
することにより、貫通転位密度を導出した。結果を第一
の組については表１に、第二の組については表２に、各
々の急速加熱プロセス条件とともに示す。
【００２４】表１においては、急速加熱処理における昇
温速度を大きくするに従ってＳＯＩ層のエッチピット密
度は低減されていることが分かる。特に、１００℃／分
以上の昇温速度を用いたウエハＣならびにＤにおいて
は、ＳＯＩ層のエッチピット密度として、１００個／ｃ
ｍ2 以下の値が得られた。
温速度を大きくするに従ってＳＯＩ層のエッチピット密
度は低減されていることが分かる。特に、１００℃／分
以上の昇温速度を用いたウエハＣならびにＤにおいて
は、ＳＯＩ層のエッチピット密度として、１００個／ｃ
ｍ2 以下の値が得られた。
【００２５】
【表１】
【００２６】表２においては、昇温速度は１００℃／分
と一定であるが、到達温度が上昇するに従ってＳＯＩ層
中のエッチピット密度が低減されていることが分かる。
特に、１０００℃以上の到達温度を用いたウェハＧなら
びにＨにおいて、ＳＯＩ層のエッチピット密度として、
１００個／ｃｍ2 以下の値が得られた。
と一定であるが、到達温度が上昇するに従ってＳＯＩ層
中のエッチピット密度が低減されていることが分かる。
特に、１０００℃以上の到達温度を用いたウェハＧなら
びにＨにおいて、ＳＯＩ層のエッチピット密度として、
１００個／ｃｍ2 以下の値が得られた。
【００２７】これらのことからＳＩＭＯＸ基板製造工程
において、酸素イオン注入後に急速加熱処理を施し、そ
の後に高温熱処理を行うことにより、ＳＯＩ層中の貫通
転位欠陥が低減できることが確認された。
において、酸素イオン注入後に急速加熱処理を施し、そ
の後に高温熱処理を行うことにより、ＳＯＩ層中の貫通
転位欠陥が低減できることが確認された。
【００２８】
【表２】
【００２９】
【発明の効果】以上に説明したように、本発明はＳＯＩ
層中の貫通転位欠陥が低減されたＳＩＭＯＸ基板を利用
することによって、高性能ＬＳＩを高信頼性を持って製
造することが可能となる半導体基板を供することができ
る。ＳＯＩ層中の結晶欠陥の少ないＳＩＭＯＸ基板は、
ＳＩＭＯＸ基板製造工程において、酸素イオン注入後に
急速加熱処理を施し、その後に高温熱処理を行うことに
より得ることができる。
層中の貫通転位欠陥が低減されたＳＩＭＯＸ基板を利用
することによって、高性能ＬＳＩを高信頼性を持って製
造することが可能となる半導体基板を供することができ
る。ＳＯＩ層中の結晶欠陥の少ないＳＩＭＯＸ基板は、
ＳＩＭＯＸ基板製造工程において、酸素イオン注入後に
急速加熱処理を施し、その後に高温熱処理を行うことに
より得ることができる。
フロントページの続き
(72)発明者 高山 誠治
神奈川県川崎市中原区井田３−35−１新日
本製鐵株式会社技術開発本部内
(72)発明者 川村 啓介
神奈川県川崎市中原区井田３−35−１新日
本製鐵株式会社技術開発本部内
(72)発明者 濱口 功
神奈川県川崎市中原区井田３−35−１新日
本製鐵株式会社技術開発本部内
Claims (3)
- 【請求項１】 シリコン単結晶基板に酸素イオンを注入
し、その後高温熱処理を施すことにより、埋め込み酸化
層および表面単結晶シリコン層を形成するＳＩＭＯＸ基
板において、 形成された前記表面単結晶シリコン層の貫通転位欠陥の
密度が、１００個／ｃｍ2 未満であることを特徴とする
ＳＩＭＯＸ基板。 - 【請求項２】 シリコン単結晶基板に酸素イオンを注入
した後、該基板を急速加熱処理し、その後高温熱処理を
施すことを主工程とするＳＩＭＯＸ基板の製造方法。 - 【請求項３】 昇温速度が１００℃／分以上、最高到達
温度が１０００℃以上シリコンの融点未満である急速加
熱処理を施す請求項２記載のＳＩＭＯＸ基板の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25726398A JP2003289051A (ja) | 1998-09-10 | 1998-09-10 | Ｓｉｍｏｘ基板およびその製造方法 |
| TW088115325A TW423157B (en) | 1998-09-10 | 1999-09-06 | SIMOX substrate and method for production thereof |
| PCT/JP1999/004839 WO2000016396A1 (en) | 1998-09-10 | 1999-09-07 | Simox substrate and method for production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25726398A JP2003289051A (ja) | 1998-09-10 | 1998-09-10 | Ｓｉｍｏｘ基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003289051A true JP2003289051A (ja) | 2003-10-10 |
Family
ID=17303964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25726398A Withdrawn JP2003289051A (ja) | 1998-09-10 | 1998-09-10 | Ｓｉｍｏｘ基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2003289051A (ja) |
| TW (1) | TW423157B (ja) |
| WO (1) | WO2000016396A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027475A (ja) * | 2005-07-19 | 2007-02-01 | Shin Etsu Handotai Co Ltd | 直接接合ウエーハの製造方法 |
| JP2009289948A (ja) * | 2008-05-29 | 2009-12-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005563A (ja) | 2005-06-23 | 2007-01-11 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
| JP2007266059A (ja) * | 2006-03-27 | 2007-10-11 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377329A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2752799B2 (ja) * | 1991-03-27 | 1998-05-18 | 三菱マテリアル株式会社 | Ｓｏｉ基板の製造方法 |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
-
1998
- 1998-09-10 JP JP25726398A patent/JP2003289051A/ja not_active Withdrawn
-
1999
- 1999-09-06 TW TW088115325A patent/TW423157B/zh not_active IP Right Cessation
- 1999-09-07 WO PCT/JP1999/004839 patent/WO2000016396A1/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027475A (ja) * | 2005-07-19 | 2007-02-01 | Shin Etsu Handotai Co Ltd | 直接接合ウエーハの製造方法 |
| JP4655797B2 (ja) * | 2005-07-19 | 2011-03-23 | 信越半導体株式会社 | 直接接合ウエーハの製造方法 |
| JP2009289948A (ja) * | 2008-05-29 | 2009-12-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000016396A1 (en) | 2000-03-23 |
| TW423157B (en) | 2001-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5061489B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| EP1376699B1 (en) | Production method for simox substrate and simox substrate | |
| TWI698907B (zh) | 貼合式soi晶圓的製造方法 | |
| JPH06236976A (ja) | Ｓｏｉ及びその構成方法 | |
| JPWO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
| CN111180317A (zh) | 贴合soi晶圆的制造方法 | |
| JP2003289051A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| US9735045B2 (en) | Method of fabricating SOI wafer by ion implantation | |
| US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| US6740565B2 (en) | Process for fabrication of a SIMOX substrate | |
| JPS62132344A (ja) | 集積回路用シリコン基板の製造方法 | |
| EP1354339A2 (en) | Method of producing soi materials | |
| JP4655557B2 (ja) | Ｓｏｉ基板の製造方法及びｓｏｉ基板 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2685384B2 (ja) | 半導体基板の製造法 | |
| JP2008177530A (ja) | 半導体基板およびその製造方法 | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07335847A (ja) | 埋め込み酸化膜を有するシリコン基板の製造方法 | |
| JP3996732B2 (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2005175390A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP2008159868A (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JP2002026023A (ja) | シリコン単結晶ウエハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |