JP3996732B2 - Simox基板およびその製造方法 - Google Patents
Simox基板およびその製造方法 Download PDFInfo
- Publication number
- JP3996732B2 JP3996732B2 JP2000188259A JP2000188259A JP3996732B2 JP 3996732 B2 JP3996732 B2 JP 3996732B2 JP 2000188259 A JP2000188259 A JP 2000188259A JP 2000188259 A JP2000188259 A JP 2000188259A JP 3996732 B2 JP3996732 B2 JP 3996732B2
- Authority
- JP
- Japan
- Prior art keywords
- itox
- temperature
- manufacturing
- substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の属する技術分野】
本発明は、シリコン基板の表面近傍に埋め込み酸化層を配し、その上に単結晶シリコン層(以下SOI(Silicon−on−insulator)層と記載)を形成させたSOI基板に関する。更に詳しくは、SIMOX(Separation by IMplanted OXygen)技術によるSOI基板及びその製造方法である。
【0002】
【従来の技術】
シリコン酸化物のような絶縁物上に単結晶シリコン層を形成するSOI基板としては、SIMOXウエハと貼り合わせたウエハが主として知られている。SIMOXウエハは、酸素イオンのイオン注入によって単結晶シリコン基板内部に酸素イオンを注入し、引続き行われるアニール処理によってこれら酸素イオンとシリコン原子を化学反応させて埋め込み酸化層を形成させることによって得られるSOI基板である。一方、貼り合わせウエハは、2枚の単結晶シリコンウエハを酸化層をはさんで接着させ、2枚のうち片方のウエハを薄膜化することによって得られるSOI基板である。
【0003】
これらSOI基板のSOI層に形成されたMOSFET(Metal−oxide−Semiconductor Field Effect Transistor)は、高い放射線耐性とラッチアップ耐性を持ち、高信頼性を示すことに加えて、デバイスの微細化にともなうショートチャネル効果を抑制し、かつ低消費電力動作が可能となる。また、デバイス動作領域が静電容量的に基板自体から絶縁されるため信号伝達速度が向上し、デバイスの高速動作が実現できる。これらの理由により、SOI基板は次世代MOS−LSI用の高機能半導体基板として期待されている。
【0004】
これらSOI基板のうち、SIMOXウエハはSOI層の膜厚均一性に特に優れるという特徴を有している。SIMOXウエハにおいては、SOI層として0.3μm以下の厚さが形成可能であり、0.1μm前後、さらにそれ以下の厚さのSOI層も良好に厚さ制御可能である。特に厚さ0.1μm以下のSOI層は完全空乏型動作のMOS−LSI形成に適用されることが多く、その場合SOI層自体の膜厚がMOSFET動作のしきい値電圧と比例関係があることから、高性能デバイスを歩留良く作製するにはSOI層の膜厚均一性が重要な要素となる。その観点からSOI膜厚均一性に優れるSIMOXウエハは、次世代MOSFET用基板として期待されている。
【0005】
SIMOX基板の作製においては、通常、単一の加速エネルギー、典型的には200keV程度のエネルギーを用いて酸素イオンの注入が行われるが、その場合酸素イオンの注入量が1.5×1018個/cm2以上の領域か、2.5〜4.5×1017個/cm2の範囲の限られた領域のいずれかの場合においてのみ、高温熱処理後に得られるSIMOX構造において、連続かつ均一な品質良好な埋め込み酸化層が得られることが良く知られている(例えば、S.Nakashima and K.Izumi、Journal of Materials Research、vol.8523(1993))。これらの酸素イオン注入量を用いて作製されたSIMOX基板は、慣例的に、前者の酸素イオン注入量領域を用いて作製されたものは高ドーズSIMOX基板、後者の酸素イオン注入量領域を用いて作製されたものは低ドーズSIMOX基板と呼ばれている。
【0006】
高ドーズSIMOX基板と低ドーズSIMOX基板にはそれぞれ特徴があり、それに応じて使い分けられている。これらのうち、低ドーズSIMOX基板は、酸素イオン注入量が比較的少ないことから、表面シリコン層の貫通転位密度が低減されており、かつ低コストが実現可能な技術として期待されている。一方、低ドーズSIMOX基板は、埋め込み酸化層が薄いことによりリーク欠陥の発生頻度が高い、絶縁耐性が不十分となる確率が高い、といった問題があった。
【0007】
この低ドーズSIMOX基板の埋め込み酸化層の品質改善に寄与する技術としては、高温でのITOX処理(Internal Thermal Oxidation Process;内部酸化処理ともいう)を利用する技術が発案されている(中嶋ら、特開平7−263538号公報、あるいはS.Nakashima et al.、Journal of ElectrochemicalSociety、vol.143244)。ITOX技術によれば、高温での酸化処理により基板表面に熱酸化膜が成長すると同時に、埋め込み酸化膜の上部界面にも若干量の酸化膜成長が生じ、埋め込み酸化膜の厚膜化が可能となる。その結果として、リーク欠陥の低減、絶縁耐圧の改善の双方が可能となることが報告されている。
【0008】
一方、低ドーズSIMOX基板の表面シリコン層には、高ドーズSIMOX基板に比べて低減されたとはいえ、密度102〜104個/cm2程度あるいはそれ以上の貫通転位が残存しているが、このような低ドーズSIMOX基板の製造工程において、ITOX処理(内部酸化処理)を通常用いられている1350℃程度の高温で施した場合には、SOI層表面に貫通転位部を中心とした直径2μm、深さ10nm程度の窪みが発生することが指摘されている(W.P.Maszara et al.、Proceedings 1997 IEEE International SOI Conference、p.18)。代表的には100nm以下の薄いSOI厚を用いる完全空乏型のデバイスは、その動作しきい値がSOI厚に応じて変動するが、上記の窪みはSOI厚の局所的変動に影響するため、そのような基板上に完全空乏型デバイスを作製した場合、その動作性能に制約が生じる可能性があった。
【0009】
【発明が解決しようとする課題】
前述のように、ITOX技術を用いて作製した低ドーズSIMOX基板は、ITOX効果により埋め込み酸化層の品質は改善されているものの、表面シリコン層に残存する貫通転位部分において、直径2μm、深さ10nm程度の窪みが発生していた。そのため、それらの基板上に、代表的には100nm以下の薄いSOI厚を用いる完全空乏型のデバイスを形成した場合には、その動作しきい値がSOI厚の局所的変動の影響を受けるため、その動作性能向上に制約が生じる可能性があるといった問題があった。
【0010】
本発明は、SIMOX基板の製造方法における熱処理条件を詳細に規定することにより、従来型のITOXにおけるこの問題点を克服し、より高品質なSIMOX基板及びその製造方法の提供を可能とするものである。
【0011】
【課題を解決するための手段】
SIMOX法によるSOI構造形成過程における酸素イオン注入後の高温熱処理において、ITOX処理をある所定の温度範囲において実施すると、ITOX効果は確保したままSOI層表面の転位部周辺の窪み形成を回避することが可能であることを発明者らは新たに見いだした。すなわち本発明は上記課題を解決するためのSOI基板及びその製造方法に関するものであり、以下に述べる手段による。
【0012】
すなわち本発明は、シリコン単結晶基板に酸素イオンを注入し、その後高温熱処理を施すことにより、埋め込み酸化層および表面単結晶シリコン層を形成するSIMOX基板の製造方法において、前記高温熱処理は、不活性ガスに酸素を2vol%以下の濃度で添加した雰囲気下において1300℃以上シリコンの融点以下で第1熱処理した後、1250℃以下の温度で前記埋め込み酸化層のITOX処理をすると共に、表面単結晶シリコン層の貫通転位部分に表面凹凸が発生しないことを特徴とするSIMOX基板の製造方法である。
【0014】
前記ITOX処理の温度は、1150℃以上1250℃以下であることがさらに望ましい。
【0015】
前記ITOX処理における酸素濃度は、20vol%以上であることが望ましい。
【0016】
前記第1熱処理の温度は、1350℃以上シリコンの融点以下であることが望ましい。
【0017】
また、前記製造方法により製造されたSIMOX基板である。
【0019】
【発明の実施の形態】
次に、本発明による実施の形態について説明する。
【0020】
本発明は、単結晶シリコン基板に酸素イオン注入を行った後、高温熱処理を施すことにより作製するSIMOX基板の製造方法のうち、高温熱処理条件に関するものである。高温熱処理の第1熱処理を不活性ガスに酸素を2vol%以下添加した雰囲気で行った後、酸素濃度を上昇させて行うITOX処理の少なくとも一部を1250℃以下の温度で実施する。
【0021】
第1熱処理は、酸素イオン注入がもたらしたダメージを回復させるためには1300℃以上単結晶シリコンの融点(約1414℃)以下とするのが好ましい。貫通転位などの結晶欠陥の密度低減の観点からは、1350℃以上単結晶シリコンの融点以下とするのがより好ましい。不活性ガスについては、代表的には、アルゴン、窒素等が挙げられるが不活性であれば特にこれらに限定されるものではない。また、本工程の処理時間については、結晶中のダメージが十分に回復される長さであれば良く特に限定されるものではないが、代表的には1〜6時間程度の時間が用いられる。
【0022】
第1熱処理の雰囲気は、シリコン層表面の面荒れ防止の観点からは微量酸素の添加が望ましい。一方、酸素イオン注入によりもたらされたダメージは、この第1熱処理の間に回復するが、添加する酸素濃度を上げすぎるとそれらのダメージが回復される前に、そのダメージ部を核として酸素析出物が形成してしまい良好なSIMOX構造が形成されない。この酸素析出物の形成を防止するために、酸素の添加量は必要最小限とする必要があり、2vol%以下とするのが望ましい。
【0023】
ITOX処理温度については、埋め込み酸化膜の上部界面に増分を生じさせるためには1150℃以上の温度とすることが好ましく、その一方でシリコン層表面の転位部周辺での窪み発生を抑制するためには、1250℃以下とする必要がある。前述の温度を用いることで転位部周辺での窪み発生が抑制される機構は以下のように考えられる。すなわち、1350℃のITOX処理においては、基板表面から内部に拡散する酸素量が十分確保可能なため、表面酸化膜とシリコン層界面での酸化反応がいわゆる反応律速となる。貫通転位の存在する箇所では反応速度定数の高い高指数面が存在するため、反応律速の条件下では転位部分で局所的な増速酸化が発生し、結果として、その部分でシリコン層に局所的な窪みが発生する。一方、ITOX処理温度を1350℃から低下させると、表面から内部に拡散する酸素量がその温度低下に応じて低下するため、表面酸化膜とシリコン層界面での酸化反応が反応律速から酸素の供給律速へと推移していく。酸化反応が酸素の供給律速となれば、その反応速度は酸化される界面の反応定数によらず酸素の供給量により一義的に決定されることになるため、反応律速の際に発生した転位部分での増速酸化は発生せず、結果としてシリコン層の局所的な窪みも抑えられることになる。酸化界面での反応を酸素の供給律速が支配的となるようにするには、ITOX処理温度を1250℃まで低下させる。
【0024】
ITOX処理における酸素濃度はITOX効果が得られる範囲であれば良く、特に制限されるものではないが、処理時間短縮の観点からは酸素濃度を高くすることが望まれる。好ましくは20vol%以上100vol%以下、より好ましくは50vol%以上100vol%以下の酸素濃度とするのが良い。酸素濃度100vol%未満の場合に混合するガスは不活性ガスであれば良く、代表的には、アルゴン、窒素、などが挙げられるが、特にこれらに限定されるものではない。
【0025】
ITOX処理時間については、最終的に所望のSOI層厚さが得られるよう調整されるが、ITOX温度によっても変化するため一概には規定できない。SOI層厚さとして代表的に用いられる50nmから200nmの場合、ITOX処理時間は3時間から8時間程度となるが、特にこの範囲に限定されるものではない。
【0026】
高温熱処理を行う装置に関しては、所望の温度での熱処理が所望の時間実施可能であれば特に限定されるものではない。好ましい装置としては、高温熱処理炉が代表として挙げられるが、処理温度、処理時間などの性能が満足されれば、ランプアニール炉でも処理可能である。熱処理炉での処理温度、処理時間以外の条件、例えば、挿入温度、昇温速度、降温速度などについは特に制限はなく、また、昇温条件、降温条件を複数段としても良い。
【0027】
SIMOX基板製造における酸素イオン注入条件についても、特に限定されるものではない。酸素イオンのドーズ量としては、低ドーズでも高ドーズでも良いが、それ以外の条件でも良い。また、酸素イオン注入を複数回実施しても良い。代表的には、加速エネルギーとして180keVを用いた場合、低ドーズとしては2.5×1017〜4.5×1017個/cm2の範囲、高ドーズとしては1.2×1018個/cm2以上のドーズ量を用いると、ピンホールが少なくかつ絶縁耐圧特性に優れた埋め込み酸化膜が形成できる。また、その場合、SOI層の結晶欠陥低減の観点からは、イオン注入中の基板温度は500〜600℃程度の温度とすることが望ましい。
【0028】
本発明によれば、SIMOX基板製造用に一般に用いられている加速エネルギー150〜250keVのイオン注入機を用いて、低ドーズSIMOX基板を製造した場合、ITOX処理により品質改善した膜厚80〜200nmの埋め込み酸化層の上に、完全空乏型動作の電界効果トランジスタを作製するのに必要となる120nm以下の厚さのSOI層を、その表面の凹凸を発生させずに製造することが可能となる。完全空乏型動作においてはそのしきい値電圧がSOI層の厚さに応じて変化するが、よく用いられる50〜120nmの厚さにおいては、厚さ1nmの変化によりしきい値電圧は10mV変化する。SIMOX基板を用いた完全空乏型動作における典型的な閾値電圧は400mVであり、その変動の許容範囲は20%程度であることから、SOI厚変動としては8nm以下に抑えることが望ましい。本発明のSIMOX基板によれば、SOI層の局所的凹凸が発生しないため、その上に形成された完全空乏型動作の電界効果トランジスタ素子において、ばらつきを抑えたしきい値電圧が実現可能となる。なお、SOI層の厚さの下限値は特に限定されるものではないが、10nm以上であることが望ましい。
【0029】
【実施例】
以下に、本発明の具体例を説明する。
【0030】
シリコンウエハを7枚用意し、酸素イオン注入を基板温度550℃、加速電圧180keV、注入量4×1017個/cm2にて行った。次に、これらのウエハをそれぞれ個別に熱処理炉に投入し、異なる条件で高温熱処理を行った。高温熱処理は2ステップ構成とした。第1熱処理は、全てのウエハに共通の条件を用い、温度1350℃、雰囲気はアルゴン+0.5vol%酸素、処理時間4時間、とした。その後、アルゴンに70vol%の酸素を添加した雰囲気にて、1100〜1350℃の範囲で各サンプル毎に異なる温度を用いてITOX処理工程を実施した。処理時間は、最終的に得られるSOI層厚さが100nmとなるよう、各温度毎に調整した。
【0031】
作製されたSIMOXウエハは、表面酸化層をフッ酸で除去した後、分光エリプソメトリ(SOPRA社、MOSS−ES4G)を用いてSOI層、埋め込み酸化層の厚さを測定した。各サンプルのSOI層の厚さは、前述のように熱処理時間を調整したため全てのサンプルにおいて100nmであった。埋め込み酸化層厚さは、処理温度に応じて異なる値が得られた。ITOX処理を行わない場合の埋め込み酸化層厚さ85nmとの差分として、ITOX量を導出した。
【0032】
その後、各サンプルのSOI層表面を原子力顕微鏡(AFM:Atomic Force Microscope;Digital Instruments社、D−5000)にて観察し、その凹凸を評価した。図1にITOX温度を1350℃としたサンプルのSOI層表面の断面プロファイルの観察例を、図2にITOX温度を1250℃としたサンプルのSOI層表面の断面プロファイルの観察例を示す。図1では局所的な窪みが確認され、その断面プロファイルからその深さは12nm程度であることがわかった。図2ではプロファイル全体にラフネスは観察されたが、局所的な窪みは認められなかった。これらのサンプルをフッ酸とクロム酸を2:1の割合で混合した溶液を用いてエッチング処理を施し、SOI層の1/2が除去されるまでエッチングを行った後、ウエハの表面を光学式顕微鏡にて観察したところ、図1で見られた局所的な窪みはシリコン層中の貫通転位部分に対応することが分かった。図2についても貫通転位の存在は確認されたため、図2においては、シリコン層表面の貫通転位部での窪みは発生していないことが確認された。また、図2で観察されたSOI層表面のラフネスは、SOI層と埋め込み酸化層の界面ラフネス同等であることから、その界面ラフネスを投影したものであり、SOI層の厚さには影響を及ぼしていないことも確認された。
【0033】
ITOX温度を変更した7枚のサンプルについて、ITOX温度、ITOX量およびSOI層表面の窪み深さの関係を図3に示す。シリコン層表面の窪みについては、ITOX温度の低下とともに低減するが、1350℃で12nmであるのに対し、1300℃では7nm、1280℃では3nmまで低減し、1250℃以下では全く窪みが発生しないことが分かった。一方、ITOX量についてもITOX処理温度の低下とともに低減するが、1350℃でのITOX量28nmから1250℃の25nmまで徐々に低下するに留まっており、1200℃で15nm、1150℃で7nmのITOX量が確保されているが、1100℃ではITOX量が1nm以下で効果がないことが分かった。従って、熱処理温度1250℃以下においては、1150℃までの温度ではITOX効果は残るものの、シリコン層表面の窪みについては完全に回避可能であることが確認された。
【0034】
この局所的な窪みの許容度については、使用するデバイスの種類、デバイス製造プロセスによって異なることが想像されるが、一つの指標として、SOI層厚さのばらつきは±5%以内と言われている(1999NTSRロードマップ規定値)。完全空乏型デバイス向けには薄いSOI層を有する基板を用いるため、厚さばらつきへの要求は厳しくなるが、代表的なSOI層厚100nmの場合、そのばらつきは±5nm以内に抑える必要がある。また、既に説明したように完全空乏型動作におけるしきい値電圧変動の観点からは、シリコン層厚のばらつきを最大値と最小値の差で8nm以内に抑えることが望まれる。本発明によれば、ITOX温度として1250℃以下の温度を用いれば、この局所的窪みの影響を完全に回避できる。
【0035】
【発明の効果】
以上に説明したように、本発明はSIMOX基板の製造工程における高温熱処理工程のITOX処理温度を規定することにより、埋め込み酸化膜のリーク欠陥低減、絶縁耐圧向上に寄与するITOX効果は維持した状態で、SOI層表面の局所的窪みを低減させ、特性良好なSIMOX基板の実現を可能とするもので、動作性能が良好な完全空乏型デバイスの安定製造に寄与するものである。
【図面の簡単な説明】
【図1】 ITOX温度を1350℃としたサンプルのSOI層表面の断面プロファイルの観察例である。
【図2】 ITOX温度を1250℃としたサンプルのSOI層表面の断面プロファイルの観察例である。
【図3】 本発明の実施例における評価結果である。
Claims (5)
- シリコン単結晶基板に酸素イオンを注入し、その後高温熱処理を施すことにより、埋め込み酸化層および表面単結晶シリコン層を形成するSIMOX基板の製造方法において、前記高温熱処理は、不活性ガスに酸素を2vol%以下の濃度で添加した雰囲気下において1300℃以上シリコンの融点以下で第1熱処理をした後、1250℃以下の温度で前記埋め込み酸化層のITOX処理をすると共に、表面単結晶シリコン層の貫通転位部分に表面凹凸が発生しないことを特徴とするSIMOX基板の製造方法。
- 前記ITOX処理における処理温度が1150℃以上1250℃以下であることを特徴とする請求項1記載のSIMOX基板の製造方法。
- 前記ITOX処理における酸素濃度が20vol%以上であることを特徴とする請求項1又は2に記載のSIMOX基板の製造方法。
- 前記第1熱処理の温度が1350℃以上シリコンの融点温度以下であることを特徴とする請求項1〜3のいずれか1項に記載のSIMOX基板の製造方法。
- 請求項1〜4のいずれか1項に記載の製造方法により製造されたSIMOX基板。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188259A JP3996732B2 (ja) | 2000-06-22 | 2000-06-22 | Simox基板およびその製造方法 |
KR1020027011412A KR100765860B1 (ko) | 2000-03-10 | 2001-03-02 | Simox기판 및 그의 제조 방법 |
EP01908249A EP1264339B1 (en) | 2000-03-10 | 2001-03-02 | Method for production of simox substrate |
PCT/JP2001/001622 WO2001067510A1 (en) | 2000-03-10 | 2001-03-02 | Simox substrate and method for production thereof |
DE60142158T DE60142158D1 (de) | 2000-03-10 | 2001-03-02 | Herstellungsverfahren für simox substrat |
US10/221,077 US6767801B2 (en) | 2000-03-10 | 2001-03-02 | Simox substrate and method for production thereof |
MYPI20011021A MY123628A (en) | 2000-03-10 | 2001-03-07 | Simox substrate and method for production thereof |
TW090105587A TW505993B (en) | 2000-03-10 | 2001-03-09 | SIMOX substrate and method for production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188259A JP3996732B2 (ja) | 2000-06-22 | 2000-06-22 | Simox基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002009263A JP2002009263A (ja) | 2002-01-11 |
JP3996732B2 true JP3996732B2 (ja) | 2007-10-24 |
Family
ID=18688080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000188259A Expired - Fee Related JP3996732B2 (ja) | 2000-03-10 | 2000-06-22 | Simox基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3996732B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4609026B2 (ja) * | 2004-10-06 | 2011-01-12 | 信越半導体株式会社 | Soiウェーハの製造方法 |
-
2000
- 2000-06-22 JP JP2000188259A patent/JP3996732B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002009263A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7315064B2 (en) | Bonded wafer and method of producing bonded wafer | |
US6417078B1 (en) | Implantation process using sub-stoichiometric, oxygen doses at different energies | |
KR100664000B1 (ko) | Simox 기판의 제조 방법 및 simox 기판 | |
KR20010025120A (ko) | Soi웨이퍼 및 그 제조방법 | |
KR100947815B1 (ko) | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 | |
US5989981A (en) | Method of manufacturing SOI substrate | |
KR100565438B1 (ko) | Soi기판 및 그의 제조방법 | |
US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
US6767801B2 (en) | Simox substrate and method for production thereof | |
JP3996732B2 (ja) | Simox基板およびその製造方法 | |
JP3660469B2 (ja) | Soi基板の製造方法 | |
JP2008159868A (ja) | Simox基板の製造方法 | |
JPH11220019A (ja) | Soi基板およびその製造方法 | |
JP2006013179A (ja) | Soiウェーハの製造方法 | |
JP2001257329A (ja) | Simox基板およびその製造方法 | |
JP2002289819A (ja) | Simox基板 | |
US20130012008A1 (en) | Method of producing soi wafer | |
JP2000188326A (ja) | シリコン半導体基板の製造方法 | |
JPH1079356A (ja) | 半導体基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3996732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |