KR100664000B1 - Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 - Google Patents

Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 Download PDF

Info

Publication number
KR100664000B1
KR100664000B1 KR1020037012632A KR20037012632A KR100664000B1 KR 100664000 B1 KR100664000 B1 KR 100664000B1 KR 1020037012632 A KR1020037012632 A KR 1020037012632A KR 20037012632 A KR20037012632 A KR 20037012632A KR 100664000 B1 KR100664000 B1 KR 100664000B1
Authority
KR
South Korea
Prior art keywords
substrate
ion implantation
oxygen ion
layer
heat treatment
Prior art date
Application number
KR1020037012632A
Other languages
English (en)
Other versions
KR20030089706A (ko
Inventor
마추무라아추키
가와무라케이수케
나가타게요이치
다카야마세이지
Original Assignee
신닛뽄세이테쯔 카부시키카이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신닛뽄세이테쯔 카부시키카이샤 filed Critical 신닛뽄세이테쯔 카부시키카이샤
Publication of KR20030089706A publication Critical patent/KR20030089706A/ko
Application granted granted Critical
Publication of KR100664000B1 publication Critical patent/KR100664000B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 낮은 주입량 범위의 산소 이온 주입량을 이용하여 제조하는 SIMOX 기판에 있어서, BOX층 두께를 증가시킨 고품질의 SOI 기판 및 그 제조 방법을 제공한다. 즉, 실리콘 기판에 산소 이온을 주입한 다음 고온 열처리를 함으로써, 매립 산화물층 및 표면 실리콘층을 형성하는 SIMOX 기판 제조 방법에 있어서, 산소 이온 주입 후에 고온 열처리를 실시하여 매립 산화물층을 형성하고, 추가적인 산소 이온 주입을, 주입되는 산소 분포의 피크 위치가 이전에 형성된 매립 산화물층과 그 하부의 기판 간의 계면 보다 아랫쪽에 배치되도록 실시한 다음, 고온 열처리를 실시하는 것을 반복하는 SIMOX 기판 제조 방법, 및 이 방법에 의해 제조되는, 표면 실리콘층의 두께가 10 내지 400nm, 매립 산화물층의 두께가 60 내지 250nm인 SIMOX 기판에 제공된다.
반도체 공정, SIMOX 기판, SOI, 이온 주입, 주입량, 산소 분포, 열처리

Description

ＳＩＭＯＸ 기판의 제조 방법 및 ＳＩＭＯＸ 기판{PRODUCTION METHOD FOR SIMOX SUBSTRATE AND SIMOX SUBSTRATE}
본 발명은 실리콘 기판의 표면 근방에 매립 산화물층을 배치하고, 그 위에 표면 단결정 실리콘층(이하, SOI(Silicon-on-insulator)층이라 한다)을 형성한 SOI 기판에 관한 것이다.
실리콘 이산화물과 같은 절연 물질 상에 단결정 실리콘층이 형성되어 있는 SOI 기판의 전형적인 예로는 SIMOX(Separation by Implanted Oxygen) 웨이퍼 및 직접 접합 웨이퍼가 있다. SIMOX 웨이퍼는, 산소 이온들의 이온 주입에 의해 단결정 실리콘 기판 내부에 산소 이온들을 주입시키고, 이후의 어닐링 처리에 의해 이들 산소 이온들과 실리콘 원자들을 화학반응시켜, 매립 산화물층(이하, BOX(Buried Oxide)층이라 한다)을 형성시킴으로써 얻어지는 SOI 기판이다. 한편, 직접 접합 웨이퍼는, 2장의 단결정 실리콘 웨이퍼들을 산화물층을 사이에 두고 접착시킨 다음, 2장중 한 쪽 웨이퍼를 박막화함으로써 얻어지는 SOI 기판이다.
이들 SOI 기판의 SOI층에 형성된 MOSFET(Metal-oxide-Semiconductor field effect transistor)은 높은 방사 내성 및 래치업(latch-up) 내성을 갖고, 고신뢰성을 나타내며, 디바이스의 미세화에 수반되는 쇼트 채널 효과를 억제하고, 저소비 전력 동작을 가능하게 한다. 또한, 디바이스 동작 영역이 정전 용량적으로 기판 자체로부터 절연되기 때문에, 신호 전달 속도가 향상되어, 디바이스의 고속 동작을 실현할 수 있다. 이러한 이유들로 인해, SOI 기판은 차세대 MOS-LSI용 고기능 반도체 기판으로서 기대되고 있다.
이러한 SOI 기판들 중에서, SIMOX 웨이퍼는 SOI층의 두께의 균일성이 특히 우수하다는 장점을 갖는다. SIMOX 웨이퍼에서, SOI층을 0.4㎛ 이하의 두께를 형성할 수 있고, 심지어 SOI층의 두께를 0.1㎛ 또는 훨씬 더 작은 두께로 제어할 수 있다. 특히, 두께 0.l㎛ 이하의 SOI층은 종종 완전 공핍형 동작의 MOS-LSI 형성에 이용된다. 이 경우, SOI층 자체의 두께는 MOSFET의 임계 전압과 비례 관계가 있기 때문에, 균일한 성능을 갖는 디바이스들을 양호한 수율로 제작하기 위해서는, SOI층의 두께 균일성이 중요한 품질이 된다. 이러한 관점에서, SOI층의 두께 균일성이 우수한 SIMOX 웨이퍼가 차세대 MOSFET들을 위한 기판으로서 기대되고 있다.
SOI 기판 상에 형성된 MOS-LSI는, 디바이스 형성 영역이 절연체인 BOX층을 사이에 둠으로써 기판 자체와 전기적으로 절연된다는 사실로 인해, 전술한 바와 같은 방사선 내성과 래치업 내성의 향상이나, 저소비 전력 동작, 초고속 동작 등의 우수한 특성을 실현할 수 있다. 이 때문에, BOX층은 전기적 절연성이 가능한한 완전한 것이 요구된다. 구체적으로, BOX층에서의 리크 결함(leak defect)(이하, 핀홀 결함이라 한다)이 최대한 적고, 절연 브레이크다운 특성이 열 성장된 산화물층의 특성과 가능한한 가까운 것이 요구된다.
SIMOX 기판의 제조에 있어서, 산소 이온들은 대개 단일 가속 에너지, 전형적으로 200kV 정도의 가속 전압을 인가함으로써 주입된다. 산소 이온들의 주입량이 1.5 ×1018cm-2 이상일 때, 또는 2.5 내지 4.5 ×1017cm-2의 제한된 범위 내의 어느 한 경우에서만, 고온의 열처리 후에 얻어지는 SIMOX 구조에 있어서, 연속적이고 균일하며 품질이 양호한 BOX층이 얻어지는 것으로서 널리 알려져 있다(예를 들어, S. Nakashima and K. Izumi, Journal of Materials Research 제8권, 523 페이지 (1993년) 참조하라). 상기 지정된 산소 이온 주입량을 이용하여 제조된 SIMOX 기판은 통상적으로, 전자의 산소 이온 주입량을 이용하여 제조될 때에는 높은 주입량(high dose) SIMOX 기판, 후자의 산소 이온 주입량을 이용하여 제조될 때에는 낮은 주입량(low dose) SIMOX 기판이라 불린다.
상기 높은 주입량 SIMOX 기판 및 낮은 주입량 SIMOX 기판은 각각의 특징들을 갖는바, 이들은 이러한 특징들에 따라 다른 응용들에 이용된다. 이러한 두 가지 타입의 SIMOX 기판들 중에서, 낮은 주입량 SIMOX 기판의 경우에는 산소 이온의 주입량이 비교적 적기 때문에, SOI층의 관통 전위 밀도(threading dislocation density)가 감소되며, 또한 저비용으로 실현할 수 있는 기술로서 기대되고 있다. 그러나, 낮은 주입량 SIMOX 기판은, BOX층이 얇기 때문에, BOX층에서의 핀홀 결함들의 발생 빈도가 높고, BOX층의 절연 브레이크다운 특성이 불충분하게 될 확률이 높다는 등의 문제들을 갖는다. 낮은 주입량 SIMOX 기판의 BOX 품질에 관련하여, 산소 이온의 주입량을 단순하게 증가시킴으로써 BOX층을 두껍게 하고자 하면, 핀홀 결함들은 감소하지만, BOX층의 내부에 입상의 실리콘 함유물(이하, 실리콘 섬들( silicon islands)이라 한다)이 수없이 발생하게 되며, 결과적으로 BOX층의 브레이크다운 전계가 저하된다. 그러나, 반대로, 산소 이온의 주입량을 감소시키면, 상기 실리콘 섬들이 감소하여 BOX층의 브레이크다운 전계가 향상되기는 하지만, 핀홀 결함들의 밀도는 산소 이온 주입량의 저감에 따라 증가되는 것으로 지적되었다. 따라서, 종래 기술에 따라 제조된 낮은 주입량 SIMOX 기판에 있어서, 이러한 BOX층의 품질을 동시에 개선하는 것은 매우 어렵다.
이러한 낮은 주입량 SIMOX 기판의 BOX층 품질 개선에 기여하는 기술로서, 고온에서의 내부 산화(Internal Thermal Oxidation Process, 이하 ITOX 기술이라 약칭한다)를 이용하는 기술이 제안되어 있다(나카시마 등의 일본공개특허공보 평07-263538호 공보, 또는 S. Nakashima 외, Journal of Electrochemical Society, 제143권, 244페이지). lTOX 기술에 의하면, 고온에서의 산화 처리에 의해 기판 표면에 열 산화물층이 성장됨과 동시에, BOX층의 상부 계면에도 미량의 산화물층이 열성장되며, 이에 따라 BOX층을 더 두껍게 할 수 있다. 또한, 그 결과로서, 핀홀 결함들이 감소됨과 동시에, 브레이크다운 전계가 개선된다고 보고되어 있다. 그러나, ITOX 기술에서는, BOX층에서의 층 두께 증가분의 10배 이상의 표면 산화물층의 성장이 필요하기 때문에, 최종적으로 얻어지는 SIMOX 구조에서 소정 두께의 SOI층을 확보하기 위해서는, 기판 표면의 산화량을 제한할 필요가 있다. 결과적으로, BOX층의 두께 증가에 있어서도 자연히 제약이 발생한다.
이러한 제약에 영향을 받지 않으면서 SIMOX 기판의 BOX층을 보다 두껍게 하기 위한 방법으로서, 평균 주입 깊이를 단계적으로 또는 연속적으로 변화시키면서 일련의 산소 이온 주입을 수행한 다음, 고온 열처리를 하는 방법에 있어서, 일련의 산소 이온 주입 후에 주입된 산소의 누적된 분포가 실리콘 섬이 발생하지 않는 범위 내에 있도록 제어하고, 또한 고온의 열처리 후에 단일 BOX층이 형성되도록 그 분포가 단일 피크를 갖도록 제어하는 것이 제안되어 있다(일본공개특허공보 평7-201975호 공보). 이러한 기술에 의해, 고정된 가속 전압을 이용하여 산소 이온 주입될 때에는 양호한 BOX층을 얻을 수 없는, 이른바 주입량 범위(window) 바깥의 주입량 조건으로도, 양호한 품질의 BOX층을 얻는 것이 이론적으로는 가능하다. 그러나, 제안된 기술에서는, BOX층 내의 실리콘 섬을 방지하기 위해, 주입되는 산소 분포의 피크치를, 실리콘 이산화물 내의 산소 농도인 4.48 ×1022cm-3의 약 반인 2.25 ×1022cm-3 이하로 할 필요가 있는 한편, 공정 조건 변동 또는 다른 요인들에 의해 일련의 산소 이온 주입 후에 주입된 산소 분포에 다수의 피크들이 발생한다면, 고온 열처리를 하는 동안 각 피크들의 주위로 석출(precipitation)이 발생하며, 단일 BOX층이 형성되지 않는다. 상기 설명된 바와 같이 상기 제시된 방법의 불안정성때문에, 이러한 불안정성을 피하기 위해, 공정을 정확하고 정밀하게 제어해야할 필요가 있다는 문제가 있었다.
한편, 산소 이온 주입 및 고온 열처리를 반복하는 기술로서, 높은 주입량 SIMOX 기판의 품질을 개선하기 위해 고정된 가속 에너지의 산소 이온 주입 및 고온 열처리를 반복하는 기술이 제안되어 있다(일본공개특허공보 평1-17444호 공보). 이는, 필요한 주입량을 다수 단계들로 분할하여 주입함으로써, 각 단계의 주입 마다 기판에 발생되는 손상을 감소시키고, 상기 손상을 각 주입 단계 마다 고온 열처리를 실시하여 복구함으로써, 최종적으로 얻어지는 SOI층 내의 관통 전위 등의 결함을 줄이는 것을 목적으로 한다. 그러나, 이러한 기술에서는, 높은 주입량 SIMOX 기판을 제조하기 위해 통상적으로 이용된 산소 이온 주입을 몇 단계들로 분할하여 주입하기 때문에, 최종적으로 얻어지는 BOX층의 두께에는 변화가 없다. 또한, 이러한 기술을 이용하면, 중간 단계에서 형성되는 BOX층에 현저한 기복이 발생하고, 그 영향으로, 최종적으로 얻어지는 BOX층의 계면 평탄성이 악화된다는 문제점도 지적되고 있다.
이러한 문제를 회피하는 방법으로서, 주입을 2단계로 분할하고, 2단계의 주입시에 1단계의 주입보다 낮은 가속 에너지를 이용함으로써 1단계의 열처리 후에 형성된 BOX층과 SOI층의 계면 부분에 중점적으로 산소 이온을 주입하고, 그 계면의 평탄도를 개선하는 것을 목적으로 하는 제안이 이루어졌다(일본공개특허공보 평4-249323호 공보). 그러나, 이는 높은 주입량 SIMOX 기판의 품질 개선을 목적으로 하는 발명으로서, 이전의 예에서와 같이, 높은 주입량 SIMOX 기판의 제조에 종래 이용되어 온 총 산소 이온 주입량을 분할하여 주입하기 때문에, 최종적으로 얻어지는 BOX층의 두께에는 변화를 가져오지 않는다. 또한, 1단계에서 이미 형성된 BOX층의 상측에 2단계에서 산소 이온들이 주입되기 때문에, 최종적으로 얻어지는 SOI층이 얇아지는 경향이 있다. 따라서, 상기 제시된 기술은 SOI 층의 두께를 확보하면서, BOX층 두께를 증가시키는 데에는 적합하지 않은 기술이다.
본 발명의 목적은 상기와 같은 어려움없이, SIMOX 기판의 매립 산화물층의 두께를 증가시킬 수 있는 기술을 제공하는 것이다. 특히, 본 발명의 목적은, 낮은 주입량 범위의 산소 이온 주입에 의해 제조되는 SIMOX 기판에 있어서, 양호한 품질로 BOX층 두께를 증가시키는 것을 가능하게 함으로써, 고성능 LSI를 위한 고품질의 SOI 기판 및 그 제조 방법을 제공하는 것이다.
단결정 실리콘 기판에 산소 이온들을 주입한 다음 고온 열처리를 함으로써 SOI 구조를 형성하는 SIMOX 방법에 있어서, 본 발명의 발명자들은 고온 열처리에 의해 일단 BOX층을 형성한 후, 그 BOX층 보다 깊은 위치에 다시 한 번 산소 이온들을 주입한 다음, 다시 한번 고온 열처리를 하면, SOI층의 두께 및 결정성을 유지하며, 또한 BOX층 내에서의 실리콘 섬의 발생을 억제하면서, BOX층의 두께를 증가시킬 수 있다는 것을 새롭게 발견했다. 따라서, 본 발명은 상기 문제들을 해결하기 위한 SOI 기판 제조 방법, 그리고 상기 방법의 기술들을 이용하여 제조되는 SOI 기판에 관한 것으로서, 하기 설명되는 수단에 의해 구현된다.
즉, 실리콘 기판에 산소 이온을 주입한 다음 고온 열처리를 함으로써 BOX층 및 SOI층을 형성하는 SIMOX 기판 제조 방법에 있어서, 산소 이온 주입 후에 고온 열처리를 실시하여 BOX층을 형성한 후에, 추가적인 산소 이온 주입을, 주입 산소 분포의 피크 위치가 그때까지 형성된 BOX층과 그 하부의 기판 간의 계면 보다 아랫쪽에 배치되도록 실시한 다음, 고온 열처리 실시를 반복하는 것을 특징으로 한다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 추가적인 산소 이온 주입량은 이전에 주입된 총 산소 이온 주입량을 넘지 않는 것을 특징으로 한다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 산소 이온 주입에 이용하는 가속 에너지와 추가적으로 실시하는 산소 이온 주입에 이용하는 가속 에너지는 다른 것을 특징으로 한다.
또한, 상기 SIMOX 기판의 제조 방법에 있어서, 추가적으로 실시하는 산소 이온 주입 전에, 이미 형성되어 있는 SOI층의 표면을 일부 제거하는 것을 특징으로 한다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 상기 SOI층 표면 제거 방법은 반응성 물질을 이용한 식각임을 특징으로 한다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 상기 SOI층 표면의 제거 방법은 기판 표면을 산화하여 산화물층을 형성한 후, 상기 산화물층을 제거하는 방법인 것을 특징으로 한다.
또는, 상기 SIMOX 기판 제조 방법에 있어서, 상기 SOI층 표면의 제거 방법은 표면 연마인 것을 특징으로 한다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 산소 이온 주입 및 고온 열처리의 반복 횟수는 2회인 것이 바람직하다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 산소 이온 주입 전에 실리콘 기판 표면에 산화물층을 사전에 형성하고, 그 산화물층을 산소 이온 주입 후 또는 고온 열처리 후에 제거하는 것이 바람직하다.
또한, 상기 SIMOX 기판 제조 방법에 있어서, 상기 산소 이온 주입은 150keV 내지 250keV의 가속 에너지, 2 내지 6 ×1017cm-2의 주입량의 조건하에서 수행되며, 추가적으로 실시하는 산소 이온 주입은 150keV 내지 250keV의 가속 에너지, 0.1 내지 6×1017cm-2의 주입량 및 20 내지 300nm의 실리콘 표면의 총 제거 깊이의 조건하에서 수행되는 것이 바람직하다.
또한, 상술한 어느 한 방법으로 제조된 SIMOX 기판에 있어서, 상기 SIMOX 기판의 SOI층의 두께는 10 내지 400nm, BOX층의 두께는 60 내지 250nm인 것을 특징으로 한다.
본 발명에 따르면, 산소 이온 주입 및 고온 열처리에 의해 종래의 낮은 주입량 SIMOX와 유사한 BOX층이 일단 제조된다. 이 때문에, 추가로 실시되는 산소 이온 주입에 의한 주입 산소가 이어서 실시되는 고온 열처리 동안 석출할 때에는, 이미 형성되어 있는 BOX층이 존재하기 때문에, 그 BOX층에 흡수됨으로써 보다 안정된 석출이 이루어지며, 결과적으로 단일 BOX층을 안정적으로 얻을 수 있게 된다. 또한, 본 발명에 따르면, BOX층의 두께를 증가시킴과 동시에, BOX층 내의 핀홀 결함들의 밀도를 감소시킬 수 있다.
도 l은 종래 기술에 따른 SIMOX 기판의 제조 공정 1), 2)와 각 공정에 있어서 실리콘 기판의 개략적인 단면 및 산소 농도 분포를 도시하는 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 SIMOX 기판의 제조 공정 3), 4)와 각 공정에 있어서 실리콘 기판의 개략적인 단면 및 산소 농도 분포를 도시하는 도면이 다.
도 3은 본 발명의 제 2 실시예에 따른 SIMOX 기판의 제조 공정 3), 4), 5)와 각 공정에서의 실리콘 기판의 개략적인 단면 및 산소 농도 분포를 도시하는 도면이다.
도 4는 본 발명의 제 3 실시예에 따른 SIMOX 기판의 제조 공정 3), 4), 5), 6)과 각 공정에서의 실리콘 기판의 개략적인 단면 및 산소 농도 분포를 도시하는 도면이다.
도 5는 본 발명의 제 1 내지 3 실시예들, 종래의 예 및 비교예에서의 BOX층의 핀홀 결함 밀도를 비교한 그래프이다.
도 6은 본 발명의 제 1 내지 3 실시예들, 종래의 예 및 비교예에서의 BOX층의 브레이크다운 전계를 비교한 그래프이다.
도 7은 본 발명의 제 1 내지 3 실시예들, 종래의 예 및 비교예에서의 SOI층의 결함 밀도를 비교한 그래프이다.
이하, 도 1 내지 4에 도시된 개략적인 단면도를 참조하여 본 발명의 바람직한 실시예들에 대해 설명한다.
본 발명의 실시예에 따른 SIMOX 기판 제조 공정의 전반 부분은 도 1에 도시된 종래 기술에 따른 SIMOX 기판 제조 공정을 이용한다. 도 1에 도시한 공정에 있어서, 1) 단결정 실리콘 기판(1)을 이온 주입기에 탑재하고, 기판을 그의 결정성이 유지되도록 가열하면서 그 표면에 산소 이온을 소정 주입량까지 주입함으로써, 산소 이온 주입 영역(2')을 형성한다. 이후, 기판을 이온 주입기로부터 꺼내어, 2) 열처리로에서 고온 열처리를 하고, SOI층(3')과 BOX층(4')을 갖는 SIMOX 구조를 형성한다. 주목할 사항으로서, 소정의 주입량으로서는, 예를 들어 150 내지 250kV의 산소 이온 주입 가속 전압을 이용하여 낮은 주입량 영역에서 SIMOX 기판을 형성하는 경우, 양호한 품질의 BOX층을 얻기 위해서는 2 내지 6 ×1017cm-2의 주입량을 이용하는 것이 바람직하다. 본 명세서의 설명에 있어서, 상기 설명된 상기 산소 이온 주입 및 고온 열처리를 각각 제 1 산소 이온 주입 및 제 1 고온 열처리라 한다.
도 2에 도시한 본 발명의 제 1 실시예에서는, 도 1의 공정이 완료된 후, 기판을 다시 한 번 이온 주입기에 탑재하고, 3) 산소 이온 주입을, 주입된 산소 이온 분포의 피크가 이미 형성되어 있는 BOX층(4')의 하부에 배치되도록 하는 가속 전압을 이용하여 실시함으로써, 산소 이온 주입 영역(2)을 형성한다. 이후, 기판을 이온 주입기로부터 꺼내고, 4) 열처리로에서 고온 열처리를 하여, SOI층(3) 및 BOX층(4)을 구비하는 SIMOX 구조를 형성한다. 본 명세서의 설명에 있어서, 상기 산소 이온 주입 및 고온 열처리를 각각 제 2 산소 이온 주입 및 제 2 고온 열처리라 한다.
도 2의 방법에 따르면, 제 2 산소 이온 주입에 의해 주입된 산소 이온은 이후 실시되는 제 2 고온 열처리 동안, 이미 형성되어 있는 BOX층(4')에 대해 아랫쪽으로부터 응집(aggregation)한다. 이때, 보다 안정된 응집을 실현하기 위해서는, 제 2 산소 이온 주입에 의해 주입된 산소 이온의 주입량을 제 1 산소 이온 주입의 주입량을 넘지 않도록 제어하는 것이 바람직하다. 이 경우, 제 2 고온 열처리 동 안, 제 2 산소 이온 주입에 의해 주입된 산소 이온은 독립적으로 석출되지 않고, 우선적으로 이미 형성되어 있는 BOX층(4')에 응집하여 석출이 진행된다. 또한, 이러한 제 2 산소 이온 주입으로부터 고온 열처리에서의 석출 과정은 BOX층(4')의 상부 계면에는 거의 영향을 주지 않고 진행되기 때문에, 결과적으로 SOI층의 두께 균일성을 양호하게 유지하면서 BOX층(4)을 두껍게 할 수 있게 된다.
또한, 잘 알려져 있는 바와 같이, 주입된 이온들이 피주입 물질에 미치는 손상은 이온들이 그 피주입 물질 내에서 에너지를 잃어 감속되는 동시에 커지게 된다. 이 때문에, 이온들이 피주입 물질에 미치는 손상의 정도는 이온들이 정지한 위치의 바로 윗쪽 근방에서 커지게 된다. 도 2의 방법에 따르면, 제 2 산소 이온 주입에 의해 기판에 발생되는 손상을, 제 1 고온 열처리 동안 형성된 BOX층(4')의 내부 또는 그 하부에 집중시킬 수 있다. 이 때문에, 이미 형성되어 있는 SOI층(3')에 대한, 제 2 산소 이온 주입에 의한 새로운 손상 발생을 억제할 수 있으며, 결과적으로 제 2 고온 열처리 후에 형성되는 SOI층(3)에서의 관통 전위 등의 결함의 발생을 억제할 수 있게 된다.
도 3에 도시한 본 발명의 제 2 실시예에서는, 도 1의 공정이 완료된 후, 3) SOI층(3')의 표면의 일부를 제거함으로써 SOI층을 얇게 한다. 이후, 기판을 다시 한번 이온 주입기에 탑재하고, 4) 도 2와 같이 산소 이온 주입을, 주입 산소 이온 분포의 피크가 이미 형성되어 있는 BOX층(4')의 하부에 배치되도록 가속 전압을 이용하여 실시한다. 이후, 기판을 이온 주입기로부터 꺼내어 열처리로에서 고온 열처리를 함으로써, SOI층(3) 및 BOX층(4)을 구비하는 SIMOX 구조를 형성한다.
도 3의 방법에 따르면, 도 2의 방법에 비해 제 2 산소 이온 주입에 이용하는 가속 전압을 제 1 산소 이온 주입에 이용한 값으로부터 크게 변경시키지 않고서도 원하는 위치에 산소 이온을 주입시킬 수 있다. 이 때문에, 이용하는 이온 주입기의 성능 범위 내에서, 제 2 산소 이온 주입시의 가속 전압의 조합 자유도가 커지기 때문에, 최종적으로 형성되는 SOI층 및 BOX층의 두께의 자유도를 확대할 수 있게 된다. 동시에, 이온 주입기의 조건 변경에 수반되는 부하 또한 경감된다. 주목할 사항으로서, 제 2 산소 이온 주입 전에 실시하는 SOI층의 표면 일부를 제거하는 방법으로서는, 반응성 이온 식각, 불화 수소산 및 질산의 혼합액을 이용한 식각, 기계 연마 등의 기술들이 이용될 수 있다.
도 4에 도시한 본 발명의 제 3 실시예에서는, 도 1의 공정이 완료된 후, 3) SOI층(3')의 표면에 열산화물층(5)를 형성한 다음, 4) 상기 산화물층을 제거한다. 이 산화물층을 제거하는 방법으로서, 산화물층을 선택적으로 용해하는 용제 등을 이용할 수 있다. 이후, 5) 도 2와 동일하게 이온 주입 및 6) 열처리를 하여, SOI층(3) 및 BOX층(4)을 구비하는 SIMOX 구조를 형성한다. 이러한 방법에 있어서도, 제 2 실시예에서 설명한 바와 같은 효과를 기대할 수 있다.
주목할 사항으로서, 도 2 내지 4에 도시한 본 발명의 제 1 내지 3 실시예들에 있어서, 제 1 산소 이온 주입 전에 실리콘 기판 표면에 사전에 산화물층을 형성하고, 제 1 산소 이온 주입, 또는 그 직후에 실시되는 고온 열처리 후에 상기 산화물층을 상기와 같이 용제를 이용하여 제거해도 된다. 또한, 이 경우에는, 표면에 형성된 산화물층이 산소 이온 주입 동안 스퍼터링에 의해 소실되지 않기 위해서는, 그 두께를 30nm 이상으로 하는 것이 바람직하다. 한편, 고온 열처리 후에 SOI층을 얻기 위해서는, 상기한 표면 산화물층 두께를 최대 400nm정도로 억제할 필요가 있다.
또한, 도 2 내지 4에 도시한 본 발명의 제 1 내지 3 실시예들은 각각 산소 이온 주입이 총 2번 반복되는 예들을 도시했지만, SOI층이 소실되지 않는 한, SOI층의 일부 제거 및 이에 이어지는 산소 이온 주입 및 고온 열처리를 반복하여 실시할 수 있다. 상기 설명한 바와 같이 산소 이온 주입에 대한 가속 전압으로서 150kV 내지 250kV를 이용하고, 주입량으로서 2 내지 6 ×1017cm-2를 이용할 때에는, SOI층의 표면 또는 실리콘 단결정 표면의 총 제거 깊이는 본 발명의 효과를 얻기 위해서는 20nm 이상으로, SOI층을 소실시키지 않기 위해서는 300nm 이하로 하는 것이 바람직하다. 이 경우, 최종적으로 얻어지는 SOI층의 두께는 400nm 정도를 상한으로 하고, 그 이하의 두께에 대해서는 공정 조건을 조정함으로써 SOI층 자체가 소실되지 않는 범위 내에서 임의 두께를 형성할 수 있다.
또한, 도 2 내지 4에 도시한 본 발명의 제 1 내지 3 실시예들에서는, BOX층의 두께가 증가함으로써 BOX층의 핀홀 결함, 브레이크다운 전계 등의 품질이 또한 개선된다. 개선의 정도는 제 2 산소 이온 주입 이후의 산소 이온 주입에 있어서 총 주입량이 증가함에 따라 커지며, 이러한 BOX층의 품질에 있어서 명확한 개선 효과를 얻기 위해서는, 제 2 산소 이온 주입 이후의 산소 이온의 총 주입량이 적어도 0.1 ×l017cm-2 이상, 보다 바람직하게는 0.5 ×1017cm-2 이상인 것이 바람직하다.
또한, 본 발명에서 산소 이온 주입을 실시하는 장치에 관련하여, 산소 이온들에 전압을 인가하여 가속시킨 후에, 실리콘 웨이퍼의 표면으로부터 주입하는 것이 바람직하지만, 장치의 형태, 이온 주입 방식 등에 대해서는 특별히 한정하지 않는다.
또한, 본 발명에 따른 SIMOX 기판 제조시 제 1 산소 이온 주입 조건에 관련하여, 낮은 주입량 영역에서의 조건들은 이미 설명했지만, 특별히 이에 한정되지는 않으며, 이 보다 주입량이 많은, 소위 중간 주입량 영역 또는 높은 주입량 영역의 조건을 이용해도 된다. BOX층의 두께, 핀홀 결함들, 브레이크다운 전계 등과 같은 BOX층의 품질 개선의 관점에서는, 그들의 개선 요구 정도가 큰 낮은 주입량 영역의 조건을 이용하는 경우에 본 발명을 적용하게 되면, 보다 큰 효과를 기대할 수 있다. 또한, 제 1 산소 이온 주입 및 제 2 산소 이온 주입 각각을 2단계 이상으로 나누어 실시할 수 있다. SOI층 내의 결정 결함들을 줄이기 위해서는, 적어도 제 1 산소 이온 주입 동안 기판의 온도를 500 내지 600℃ 정도로 하는 것이 바람직하다.
고온 열처리를 하는 장치에 관련하여, 원하는 시간 동안 원하는 온도에서 열 처리를 수행할 수 있는한 특별히 한정되지 않는다. 바람직하게 이용되는 장치로서, 대표적으로는 고온 열처리로를 들 수 있지만, 처리 온도, 처리 시간 등의 성능이 만족되면, 램프 어닐로에서도 처리 가능하다. 열처리로에서의 처리 온도, 처리 시간 이외의 조건, 예를 들어, 삽입 온도, 가열 속도, 냉각 속도 등에 대해서는 특별한 제한이 없으며, 가열 또는 냉각이 2개 이상의 단계들에서 수행될 수 있다.
고온 열처리 조건에 관련하여, 주입이 미치는 손상을 제거하고 품질이 양호 한 SOI 구조를 얻기 위해서는, 1300℃ 이상 실리콘의 융점 미만의 온도를 이용하는 것이 바람직하지만, 특별히 이에 한정되는 것은 아니다. 분위기는 불활성 가스를 이용한 비산화성 분위기, 또는 이러한 비산화성 분위기에 미량의 산소를 첨가한 분위기가 손상의 제거를 위한 열 처리의 분위기로서 바람직하다. 하지만, 특별히 이에 한정되는 것은 아니며, 산화성 분위기라도 무방하다. 불활성 가스로서는 대표적으로는 아르곤, 질소 등이 이용되지만, 특별히 이들에 한정되는 것은 아니다. 또한 이러한 고온 열처리에 이어서, 고온 산화 처리를 해도 된다.
이하, 도 1 내지 4의 개략적인 단면도를 참조하여 본 발명의 실시예들에 대해 설명한다.
도 1에 도시한 공정에 따르면, p형의 (100) 실리콘 기판의 표면에 180kV의 가속 전압 및 4 ×1017cm-2의 주입량으로 산소 이온들이 주입되었다. 주입시의 기판 온도는 결정성 유지를 위해 600℃로 설정되었다. 이후, 기판을 이온 주입기로부터 꺼내어, 열처리로에서 1300℃ 이상의 온도에서 6시간 동안 열처리를 하여, SIMOX 구조를 형성했다. 열처리는 아르곤에 1% 이하의 산소를 혼합한 분위기에서 수행되었다. 로에서 꺼낸 기판의 구조를 분광 엘립소메트리(ellipsometry)로 평가하였더니, 결과적으로 SOI층의 두께는 약 340nm, BOX층의 두께는 85nm였다.
도 2에 도시한 본 발명의 제 1 실시예에서는, 도 1의 공정이 완료된 후, 기판을 다시 한번 이온 주입기에 탑재하고, 산소 이온을 210kV의 가속 전압 및 2 ×1017cm-2의 주입량으로 주입했다. 주입시의 기판 온도는 제 1 산소 이온 주입과 같이 600℃를 이용했다. 이후, 기판을 이온 주입기로부터 꺼내어, 열처리로에서 1300℃ 이상의 온도에서 6시간 동안, 아르곤에 1% 이하의 산소를 첨가한 분위기에서 열처리를 했다. 열처리 후, 로에서 꺼낸 샘플을 전술한 바와 같이 분광 엘립소메트리로 평가하였더니, SOI층의 두께는 약 280nm, BOX층의 두께는 130nm였다.
도 3에 도시한 본 발명의 제 2 실시예에서는, 도 l의 공정이 완료된 후, SOI층 표면을 불화 수소산 및 질산의 혼합 용액을 이용하여, 약 120nm의 깊이까지 식각을 하여, 약 200nm 두께의 SOI층을 얻었다. 이후, 기판을 다시 이온 주입기에 탑재하고, 산소 이온을 190kV의 가속 전압 및 2 ×1017cm-2의 주입량으로 주입했다. 주입시의 기판의 온도는 상기 제 1 실시예에서와 같이 600℃를 이용했다. 이후, 기판을 이온 주입기로부터 꺼내어, 열처리로에서 1300℃ 이상의 온도에서 6시간 동안, 아르곤에 1% 이하의 산소를 첨가한 분위기에서 열처리를 했다. 열처리 후, 로에서 꺼낸 기판을 전술한 바와 같이 분광 엘립소메트리로 평가하였더니, SOI층의 두께는 약 160nm, BOX층의 두께는 130nm였다.
도 4에 도시한 본 발명의 제 3 실시예에 있어서는, 도 1의 공정이 완료된 후, SOI층 표면에 약 270nm 두께의 열산화물층을 1000℃ 이상의 온도에서 형성한 다음, 불화 수소산 용액을 이용하여 산화물층을 제거했다. 결과적으로, 기판 위에 약 220nm 두께의 SOI층이 남았다. 이후, 상기 제 2 실시예와 같은 조건에서 이온 주입 및 열처리를 수행했다. 최종적으로 얻어진 각층의 두께는 SOI층의 두께가 약 160nm, BOX층의 두께가 130nm였다.
이렇게 얻어진 샘플들의 BOX층들의 품질을 비교 평가했다. 평가에 있어서는, 상기 3가지 실시예의 샘플 이외에, 도 1의 공정으로 제조된 종래의 예의 샘플, 및 도 1의 공정으로 산소 이온 주입을, 본 발명의 실시예들에 따른 총 주입량과 같은 6 ×1017cm-2으로 실시한 비교예의 샘플도 함께 평가했다.
BOX층 내의 핀홀 결함들은 동전석법(copper plating method)에 의해 평가되었다. 각 샘플은 동이온을 포함하는 전해질에 기판 표면 만이 접촉하도록 담그고, 기판 이면을 캐소드에 접촉시키고, 애노드를 전해질 내에 배치했다. 이후, 양전극 사이에, BOX층 자체는 파괴하지 않는 10V 정도의 저전압을 인가함으로써, BOX층에 핀홀이 있는 부분 바로 위의 기판 표면에 동전석물(銅電析物)을 발생시켜, 그 수를 셈으로써 BOX층 내의 핀홀 밀도를 평가했다. 도 5는 종래의 예, 제 1 실시예, 제 2 실시예, 제 3 실시예 및 비교예의 각 샘플에 있어서 핀홀 밀도를 나타낸다. 종래의 예와 비교하여, 제 1 실시예, 제 2 실시예, 제 3 실시예 및 비교예에서의 핀홀 밀도는 거의 1/5로 감소되었으며, 총 산소 주입량이 증가함에 따라 핀홀들의 수가 감소된다는 것을 알게되었다.
이어서, 각 샘플의 BOX층의 브레이크다운 전계를 평가했다. 리소그래피 및 식각에 의해 SOI층을 1mm2의 면적으로 분할하고, 그 표면에 Al 전극을 진공 증착에 의해 형성했다. 다른 한쪽의 전극으로서 기판 이면에 Au막을 진공 증착에 의해 형성했다. Al 전극과 기판 이면의 Au 전극 사이에 전압을 인가함으로써 BOX층에 전계 를 인가하고, 그때 흐르는 전류를 측정함으로써 BOX층의 브레이크다운 전계를 평가했다. 또한, 전계의 세기는 양전극 사이에 인가한 전압을 BOX층 두께로 나눔으로써 산출했다.
도 6은 종래의 예, 제 1 실시예, 제 2 실시예, 제 3 실시예 및 비교예에서의 BOX층의 브레이크다운 전계를 나타낸다. 종래의 예에 비해, 제 1 실시예, 제 2 실시예, 제 3 실시예에서 BOX층의 브레이크다운 전계가 향상되었음을 알 수 있다. 한편, 제 1 내지 3 실시예와 동일한 주입량으로 제조한 비교예에 있어서는, BOX층의 절연 브레이크다운 특성이 종래의 예 보다 저하되었음을 알 수 있다. 이는 아마도 산소 이온의 주입량을 단순히 증가시킴으로써 BOX층 내의 실리콘 섬이 증가하여, 절연 브레이크다운을 저하시키는 것으로 생각된다.
도 7은 식각 피트(etch pit)에 의해 평가한, 각 샘플의 SOI층의 결함 밀도를 나타낸다. 종래의 예와 비교하여, 제 1 내지 3 실시예들에서는, 이온 주입이 추가되었음에도 불구하고, 결함 밀도가 동일한 수준으로 억제되어 있다는 것을 알 수 있다. 한편, 제 1 내지 3 실시예들과 같은 주입량의 산소 이온을 한번에 주입한 비교예에서는, SOI층의 결함 밀도가 10% 이상 증가하는바, 이는 주입되는 이온들의 양이 증가함에 따라 손상이 증가함을 나타낸다. 이 결과는, 제 1 내지 3 실시예들에서는, 제 2 산소 이온 주입이 제 1 열처리에 의해 형성된 BOX층의 아래측에 실시되기 때문에, 이때 발생하는 손상의 대부분은 BOX층의 내부 또는 그 하부에 도입되며, 결과적으로 최종적으로 얻어지는 SOI층에 대한 결함 생성 영향이 저감되는 것으로 이해할 수 있다.
상기 결과들을 요약하면, 본 발명을 이용한 제 1 내지 3 실시예들에서는 종래의 예와 비교하여, BOX층의 두께가 증가하고, BOX층 내의 핀홀들의 수가 감소하며, 브레이크다운 전계의 향상이 실현되는 한편, 산소 이온 주입량을 증가시켰음에도 불구하고, SOI층 내의 결함들의 증가는 억제되었음을 알 수 있다.
상기 설명한 바와 같이, 본 발명에 따르면, SIMOX 기판의 제조에 있어서, 종래 기술에 의해 제조된 SIMOX 기판에 대해, 주입된 산소 분포의 피크 위치가 그때까지 형성된 BOX층과 그 하부의 기판 간의 계면 보다 아랫쪽에 배치되도록 추가적인 산소 주입을 실시한 다음 고온 열처리를 함으로써, 종래 기술에 의해 제조된 SIMOX 기판 보다 두꺼운 BOX층을 고품질로 제조할 수 있게 된다.

Claims (13)

  1. 실리콘 단결정 기판에 산소 이온을 주입한 후 고온 열처리를 실시하여 매립 산화물층 및 표면 단결정 실리콘층을 형성하는 SIM0X 기판의 제조 방법에 있어서,
    최초의 산소 이온 주입 후에 최초의 고온 열 처리를 실시하여, 표면 단결정 실리콘층 및 그 하부에 매립 산화물층을 형성한 후, 상기 표면 단결정 실리콘의 일부를 제거한 다음, 제 2 회 이후의 산소 이온 주입을, 주입 산소 분포의 최대 위치까지 형성되어 있는 매립 산화물층과 그 하부의 기판과의 계면 보다 아래 쪽에 배치되도록 하여 실시한 후 고온 열처리를 실시하는 것을 반복하는 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 표면 단결정 실리콘층 표면의 제거는 반응성 물질을 사용하여 식각하는 것인 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 표면 단결정 실리콘층 표면의 제거는 기판 표면에 산화막을 형성한 다음 그 산화막을 제거하는 것인 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 표면 단결정 실리콘층 표면의 제거는 표면 연마에 의한 것인 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 2 회 이후의 산소 이온 주입량은 그 때까지 이루어진 산소 이온 주입량의 합계를 넘지 않는 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 최초의 산소 이온 주입에 사용하는 가속 에너지와 상기 제 2 회 이후의 산소 이온 주입에 사용하는 가속 에너지는 다른 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 산소 이온 주입과 고온 열처리의 반복 회수는 2회인 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 최초의 산소 이온 주입 전에 실리콘 단결정 기판 표면에 미리 산화막을 형성하여 두고, 그 산화막을 상기 최초의 산소 이온 주입 후 또는 상기 최초의 고온 열처리 후에 제거하는 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  9. 제 1 항에 있어서,
    상기 최초의 산소 이온 주입은 가속 에너지 150keV 이상 250keV 이하, 주입량 2 X 1017cm-2 이상 6 X 1017cm-2 이하의 조건에서 수행되고, 상기 2회째 이후의 산소 이온 주입은 가속 에너지 150keV 이상 250keV 이하, 주입량 0.1 X 1017cm-2 이상 6 X 1017cm-2 이하 및 실리콘 단결정 표면의 제거 깊이의 합계 20nm 이상 300nm 이하의 조건에서 수행되는 것을 특징으로 하는 SIMOX 기판의 제조 방법.
  10. 제 1 항 내지 제 9 항 중의 어느 한 항에 따른 방법에 의해 제조되는 SIMOX 기판으로서,
    상기 SIMOX 기판은 표면 단결정 실리콘층 및 매립 산화물층을 구비하며,
    상기 SIMOX 기판의 상기 표면 단결정 실리콘층의 두께는 10nm 이상 400nm 이하이고, 상기 매립 산화물층의 두께는 60nm 이상 250nm 이하인 것을 특징으로 하는 SIMOX 기판.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020037012632A 2001-03-28 2002-03-28 Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판 KR100664000B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00093227 2001-03-28
JP2001093227A JP2002289552A (ja) 2001-03-28 2001-03-28 Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
PCT/JP2002/003127 WO2002080276A1 (fr) 2001-03-28 2002-03-28 Procede de production de substrat simox et substrat simox correspondant

Publications (2)

Publication Number Publication Date
KR20030089706A KR20030089706A (ko) 2003-11-22
KR100664000B1 true KR100664000B1 (ko) 2007-01-03

Family

ID=18947588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037012632A KR100664000B1 (ko) 2001-03-28 2002-03-28 Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판

Country Status (6)

Country Link
US (1) US7067402B2 (ko)
EP (1) EP1376699B1 (ko)
JP (1) JP2002289552A (ko)
KR (1) KR100664000B1 (ko)
TW (1) TW540105B (ko)
WO (1) WO2002080276A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US7704318B2 (en) * 2003-02-25 2010-04-27 Sumco Corporation Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
JP4790211B2 (ja) * 2003-06-13 2011-10-12 シルトロニック・ジャパン株式会社 Ｓｏｉ基板と半導体基板及びその製造方法
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
US20060105559A1 (en) * 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
JP2007005563A (ja) * 2005-06-23 2007-01-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US7880204B2 (en) * 2006-10-02 2011-02-01 Massachusetts Institute Of Technology System and method for providing a high frequency response silicon photodetector
US8110890B2 (en) 2007-06-05 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device isolation structure
US8022487B2 (en) * 2008-04-29 2011-09-20 Intel Corporation Increasing body dopant uniformity in multi-gate transistor devices
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP2010062503A (ja) * 2008-09-08 2010-03-18 Sumco Corp Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ
JP2010118382A (ja) * 2008-11-11 2010-05-27 Sumco Corp Ｓｉｍｏｘウェーハの結晶欠陥の低減方法
US8030183B2 (en) * 2008-09-08 2011-10-04 Sumco Corporation Method for reducing crystal defect of SIMOX wafer and SIMOX wafer
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US20100193879A1 (en) * 2009-02-05 2010-08-05 Ming-Han Liao Isolation Region Implant and Structure
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
JPWO2011118205A1 (ja) * 2010-03-26 2013-07-04 株式会社Sumco Ｓｏｉウェーハの製造方法
CN102244029A (zh) * 2011-06-28 2011-11-16 上海宏力半导体制造有限公司 绝缘体上的硅衬底制作工艺及绝缘体上的硅器件制作工艺
CN102244080A (zh) * 2011-06-28 2011-11-16 上海宏力半导体制造有限公司 绝缘体上的硅衬底结构及器件
CN102522362B (zh) * 2011-12-14 2015-06-24 中国科学院微电子研究所 一种改进soi结构抗辐照性能的方法
CN106783725B (zh) * 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
US11721554B2 (en) * 2019-03-18 2023-08-08 Intel Corporation Stress compensation for wafer to wafer bonding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395771A (en) * 1992-03-31 1995-03-07 Sharp Kabushiki Kaisha Graded implantation of oxygen and/or nitrogen constituents to define buried isolation region in semiconductor devices
JPH07335847A (ja) * 1994-06-14 1995-12-22 Nippon Steel Corp 埋め込み酸化膜を有するシリコン基板の製造方法
KR100199125B1 (ko) * 1993-12-28 1999-06-15 다나카 미노루 반도체 기판의 제조방법 및 그 제조장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786608A (en) * 1986-12-30 1988-11-22 Harris Corp. Technique for forming electric field shielding layer in oxygen-implanted silicon substrate
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPH01117444A (ja) 1987-10-29 1989-05-10 Nec Corp 監視制御方式
JP2838444B2 (ja) 1991-02-05 1998-12-16 三菱電機株式会社 シリコン基板中に埋込絶縁膜を形成する方法
JPH05291543A (ja) 1992-04-15 1993-11-05 Fujitsu Ltd 半導体装置の製造方法
JP3036619B2 (ja) 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
US6043166A (en) * 1996-12-03 2000-03-28 International Business Machines Corporation Silicon-on-insulator substrates using low dose implantation
US6069054A (en) * 1997-12-23 2000-05-30 Integrated Device Technology, Inc. Method for forming isolation regions subsequent to gate formation and structure thereof
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP3211233B2 (ja) 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
US6180487B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002231651A (ja) * 2001-02-02 2002-08-16 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
US6541356B2 (en) * 2001-05-21 2003-04-01 International Business Machines Corporation Ultimate SIMOX
US6737332B1 (en) * 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5395771A (en) * 1992-03-31 1995-03-07 Sharp Kabushiki Kaisha Graded implantation of oxygen and/or nitrogen constituents to define buried isolation region in semiconductor devices
KR100199125B1 (ko) * 1993-12-28 1999-06-15 다나카 미노루 반도체 기판의 제조방법 및 그 제조장치
JPH07335847A (ja) * 1994-06-14 1995-12-22 Nippon Steel Corp 埋め込み酸化膜を有するシリコン基板の製造方法

Also Published As

Publication number Publication date
US7067402B2 (en) 2006-06-27
EP1376699A1 (en) 2004-01-02
WO2002080276A1 (fr) 2002-10-10
KR20030089706A (ko) 2003-11-22
JP2002289552A (ja) 2002-10-04
TW540105B (en) 2003-07-01
EP1376699B1 (en) 2012-03-21
US20040171228A1 (en) 2004-09-02
EP1376699A4 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
KR100664000B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
CN108028170B (zh) 贴合式soi晶圆的制造方法
KR100947815B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR0161611B1 (ko) 반도체 장치의 제조방법
JPH05308069A (ja) 埋設絶縁層の製作方法
US6617034B1 (en) SOI substrate and method for production thereof
JP3522482B2 (ja) Ｓｏｉ基板の製造方法
KR100765860B1 (ko) Ｓｉｍｏｘ기판 및 그의 제조 방법
KR100511654B1 (ko) Ｓｉｍｏｘ 기판의 제조방법 및 ｓｉｍｏｘ 기판
KR100580998B1 (ko) Ｓｏｉ 웨이퍼 제조 방법
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
KR20030076627A (ko) Ｓｏｉ 재료의 제조 방법
JP2002231651A (ja) Ｓｉｍｏｘ基板およびその製造方法
JP3996732B2 (ja) Ｓｉｍｏｘ基板およびその製造方法
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JP2003289051A (ja) Ｓｉｍｏｘ基板およびその製造方法
KR100609382B1 (ko) Ｓｏｉ 기판의 제조방법
JPS62132344A (ja) 集積回路用シリコン基板の製造方法
JP2002289819A (ja) Ｓｉｍｏｘ基板
JP2008159868A (ja) Ｓｉｍｏｘ基板の製造方法
JP2001257329A (ja) Ｓｉｍｏｘ基板およびその製造方法
JPH01239867A (ja) 絶縁膜上半導体の形成方法
KR100609377B1 (ko) Ｓｏｉ 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 13