JP2002289819A - Simox基板 - Google Patents

Simox基板

Info

Publication number
JP2002289819A
JP2002289819A JP2001084853A JP2001084853A JP2002289819A JP 2002289819 A JP2002289819 A JP 2002289819A JP 2001084853 A JP2001084853 A JP 2001084853A JP 2001084853 A JP2001084853 A JP 2001084853A JP 2002289819 A JP2002289819 A JP 2002289819A
Authority
JP
Japan
Prior art keywords
substrate
main surface
simox
silicon
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001084853A
Other languages
English (en)
Inventor
Tsutomu Sasaki
勉 佐々木
Atsuki Matsumura
篤樹 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP2001084853A priority Critical patent/JP2002289819A/ja
Publication of JP2002289819A publication Critical patent/JP2002289819A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 本発明は、埋め込み酸化膜のリーク欠陥密度
が小さく、より広い表面シリコン層厚さの範囲にて特性
良好なSIMOX基板を提供することを目的とする。 【解決手段】 シリコン単結晶基板に酸素イオンを注入
し、その後高温熱処理を施すことにより、埋め込み酸化
層および表面単結晶シリコン層を形成するSIMOX基板に
おいて、該シリコン単結晶基板が(001)面に近い主表面
を持つシリコン単結晶基板であって、該基板の主表面の
法線と[001]方位との角度をθとしたとき、該基板の主
表面が(001)面から 【数1】 の範囲で傾斜した主表面であることを特徴とするSIMOX
基板である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン基板の表
面近傍に埋め込み酸化層を配し、その上に単結晶シリコ
ン層(以下SOI(Silicon-On-Insulator)層とする)を形成
させたSOI基板に関する。更に詳しくは、SIMOX(Separat
ion by IMplanted OXygen)技術によるSOI基板である。
【0002】
【従来の技術】シリコン酸化物のような絶縁物上に単結
晶シリコン層を形成するSOI基板としては、SIMOX基板と
貼り合わせウェハが主として知られている。SIMOX基板
は、酸素イオンのイオン注入によって単結晶シリコン基
板内部に酸素イオンを注入し、引続き行われるアニール
処理によって、これら酸素イオンとシリコン原子を化学
反応させて、埋め込み酸化層を形成させることにより得
られるSOI基板である。一方、貼り合わせウェハは2枚の
単結晶シリコンウェハを、酸化層をはさんで接着させ、
2枚のうち片方のウェハを薄膜化することにより得られ
るSOI基板である。
【0003】これらSOI基板のうち、SIMOX基板は、SOI
層の膜厚が酸素イオンの注入深さで制御可能であるた
め、その膜厚均一性が特に優れるという特徴を有してい
る。SIMOX基板においては、SOI層として0.3μm以下の厚
さが形成可能であり、0.1μm前後、さらにそれ以下の厚
さのSOI層も良好に厚さ制御可能である。特に、厚さ0.1
μm以下のSOI層は、完全空乏型動作のMOS-LSI形成に適
用されることが多く、その場合、SOI層自体の膜厚がMOS
FET動作のしきい値電圧と比例関係があることから、性
能の揃ったデバイスを歩留良く作製するには、SOI層の
膜厚均一性が重要な品質となる。その観点から、SOI膜
厚均一性に優れるSIMOX基板は、次世代MOSFET用基板と
して期待されている。
【0004】SOI基板上に作製したMOS-LSIは、そのデバ
イス形成領域が、絶縁体である埋め込み酸化層を介する
ことにより、基板本体と電気的に絶縁されることから、
放射線耐性やラッチアップ耐性の向上や、低消費電力動
作、超高速動作などの優れた特性が実現できる。そのた
め、埋め込み酸化層には電気的絶縁性がより完全である
ことが要求される。具体的には、リーク欠陥が極力少な
く、絶縁耐圧が熱酸化膜と同等の特性により近いことが
要求される。
【0005】SIMOX基板の作製においては、通常、単一
の加速エネルギー、典型的には200keV程度のエネルギー
を用いて酸素イオンの注入が行われるが、その場合、酸
素イオンの注入量が1.5×1018cm-2以上の領域か、2.5〜
4.5×1017cm-2の範囲の限られた領域のいずれかの場合
においてのみ、高温熱処理後に得られるSIMOX構造にお
いて、連続かつ均一な品質良好な埋め込み酸化層が得ら
れることが良く知られている(例えば、S. Nakashima an
d K. Izumi, J. Materials Research, Vol.8,523(199
3))。これらの酸素イオン注入量を用いて作製されたSIM
OX基板は、慣例的に、前者の酸素イオン注入量領域を用
いて作製されたものは高ドーズSIMOX基板、後者の酸素
イオン注入量領域を用いて作製されたものは低ドーズSI
MOX基板と呼ばれている。
【0006】高ドーズSIMOX基板と低ドーズSIMOX基板に
はそれぞれ特徴があり、それに応じて使い分けられてい
る。これらのうち、低ドーズSIMOX基板は、酸素イオン
注入量が比較的少ないことから、SOI層の貫通転位密度
が低減されており、かつ、低コスト化が実現可能な技術
として期待されている。一方、低ドーズSIMOX基板は、
埋め込み酸化層が薄いことにより、リーク欠陥の発生頻
度が高い、絶縁耐性が不十分となる確率が高い、といっ
た問題があった。埋め込み酸化層のリーク欠陥は、その
上に作られたデバイスの動作不良を引き起こすことか
ら、デバイス製造歩留の低下要因であり、低減が望まれ
ているものである。
【0007】この低ドーズSIMOX基板の埋め込み酸化層
の品質改善に寄与する技術としては、高温での内部酸化
(Internal Thermal Oxidation Process、以下ITOX技術
と略)を利用する技術が発案されている(中嶋ら、特開平
7-263538号公報、あるいは、S. Nakashima et al., J.
Electrochem. Soc., Vol.143, 244)。ITOX技術によれ
ば、高温での酸化処理により基板表面に熱酸化膜が成長
すると同時に、埋め込み酸化膜の上部界面にも若干量の
酸化膜成長が生じ、埋め込み酸化膜の厚膜化が可能とな
る。その結果として、リーク欠陥の低減、絶縁耐圧の改
善の双方が可能となることが報告されている。
【0008】
【発明が解決しようとする課題】しかしながら、前述の
ITOX技術においては、内部酸化効果により埋め込み酸化
膜厚に増分が生じる際に、その埋め込み酸化膜における
膜厚増分の10倍以上の厚さの表面酸化膜が成長するた
め、必然的にSOI層の厚さが薄くなってしまう。従っ
て、埋め込み酸化層の品質を改善するために、内部酸化
効果による埋め込み酸化膜の増分を確保しようとする
と、SOI層は薄くせざるをえず、結果として得られるSOI
層厚さに制約が生じていた。あるいは、最終的に得られ
るSIMOX構造において、所定のSOI層を確保しようとする
と、その基板表面の酸化量を制限する必要が生じ、結果
として、埋め込み酸化層の品質改善度合いにも自ずと制
約が生じていた。
【0009】本発明は、以上述べた課題を解決し、埋め
込み酸化層のリーク欠陥を低減させた、より高品質なSI
MOX基板の提供することを目的とするものである。
【0010】
【課題を解決するための手段】本発明は、SIMOX基板の
製造に用いるシリコン単結晶基板として、(001)面に近
い主表面を持つシリコン単結晶基板であって、その主表
面と(001)面との傾斜角度を一定範囲とすることによ
り、従来型のITOX技術における前述の制約を緩和する一
方で、埋め込み酸化層のリーク欠陥については低減さ
せ、より高品質なSIMOX基板の提供を可能とするもので
ある。ここで、主表面とは、SOI構造が形成される表面
であり、現在広く用いられている円板状のウェハであれ
ば、円形のウェハ表面を指す。従来、この種のシリコン
単結晶基板は、(001)面を主表面とするウェハであり、
その主表面の法線と[001]方向には1°程度の傾斜が許容
されている。
【0011】本発明では、シリコン単結晶基板に酸素イ
オンを注入し、その後高温熱処理を施すことにより、埋
め込み酸化層およびSOI層を形成するSIMOX基板におい
て、該シリコン単結晶基板が(001)面に近い主表面を持
つシリコン単結晶基板であって、該基板の主表面の法線
と[001]方位との角度をθとしたとき、該基板の主表面
が(001)面から
【0012】
【数3】
【0013】の範囲で傾斜した主表面であることを特徴
とする。
【0014】望ましくは、該シリコン単結晶基板が(00
1)面に近い主表面を持つシリコン単結晶基板であって、
該基板の主表面の法線と[001]方位との角度をθとした
とき、該基板の主表面が(001)面から
【0015】
【数4】
【0016】の範囲で傾斜した主表面であることを特徴
とする。
【0017】本発明においては、熱処理条件の変更では
なく、SIMOX基板作製に用いるシリコン単結晶基板の主
表面の(001)面からの傾斜角(単に傾角とも呼ぶ)を変更
することにより、埋め込み酸化膜のリーク欠陥が低減可
能である。そのため、酸化雰囲気熱処理中の表面熱酸化
膜成長やITOX効果により、SOI層が薄膜化されることは
なく、前述したような、従来型のITOX処理工程で生じて
いたSOI層の厚さについての制約はない。
【0018】
【発明実施の形態】以下、本発明の実施の形態について
説明する。
【0019】本発明は、シリコン単結晶基板に酸素イオ
ン注入を行った後、高温熱処理を施すことにより作製さ
れるSIMOX基板において、その出発材料であるシリコン
単結晶基板に関わるものである。すなわち、シリコン単
結晶基板に酸素イオンを注入し、その後高温熱処理を施
すことにより、埋め込み酸化層およびSOI層を形成するS
IMOX基板において、シリコン単結晶基板が(001)面に近
い主表面を持つシリコン単結晶基板であって、その主表
面の法線と[001]方位との角度をθとしたとき、該基板
の主表面が(001)面から
【0020】
【数5】
【0021】の範囲で傾斜した主表面である。望ましく
は、該基板の主表面が(001)面から
【0022】
【数6】
【0023】の範囲で傾斜した主表面である。
【0024】以上のような半導体基板を製造するために
は、一般的なCZ法又は磁場印加CZ法により、作製された
シリコン単結晶を用いればよい。まず、標準的な結晶育
成法にしたがって、育成方向に<001>の結晶方位を持っ
たインゴットを作製する。インゴットから基板までの加
工法にはさまざまな手順があるが、ここでは一例をあげ
る。即ち、インゴットは、目的のウェハサイズにしたが
って、外形研削を施し、結晶方位を示すノッチあるいは
オリエンテーションフラットをもった円筒状の結晶ブロ
ックを得る。この結晶ブロックから、スライサーもしく
はワイヤーソーを用いて、基板を切り出す。この際、ブ
ロックを傾け、(001)面からの基板の主表面の傾角が、
【0025】
【数7】
【0026】もしくは
【0027】
【数8】
【0028】に入るようにする。この際、ブロックから
順次ウェハを切り出していくうちに、ブロックの角度が
ずれていく場合がある。その場合には、ずれの範囲を予
め調べ、切り出し開始の傾角を、上記範囲からずれの程
度を見込んだ範囲内に設定することにより、切り出した
基板を上記範囲内に収めることが可能である。上記範囲
は、通常のスライサーやワイヤーソーの加工精度と比較
して、十分広いため、このような単純な補正で、ほぼ全
ての基板を上記の範囲内に切り出すことが、工業的に十
分可能である。切り出された基板は、べべリング、ラッ
ピング、エッチング、鏡面研摩、等の標準的な基板加工
工程により、鏡面を持った半導体基板とすることができ
る。
【0029】このようにして得られたシリコン単結晶基
板に酸素イオン注入を行った後、高温熱処理を施すこと
によりSIMOX基板が作製される。このようにして製造さ
れたSIMOX基板は、通常の基板、すなわち、1°程度の傾
斜が許され、かつ、傾斜を厳密に制御していないものを
用いて製造したSIMOX基板よりも、埋め込み酸化層のリ
ーク欠陥が少ない。SIMOX基板製造において、埋め込み
酸化層のリーク欠陥発生の主因は、酸素注入時に表面に
付着するパーティクルが酸素イオンを遮蔽することによ
る、酸素イオンの注入量不足である。注入量不足の領域
が、必ずしもすべてリーク欠陥になるわけではなく、そ
の大きさ・酸素濃度と熱処理条件よって変化する。例え
ば、ITOX処理によって、リーク欠陥の発生率、すなわ
ち、リーク欠陥密度の注入中に表面に付着した表面パー
ティクル密度に対する比、を減少させることができる。
ところが、ITOX処理を行なうと、前述したように表面シ
リコン層の厚さに制約が生じてしまう。そこで、この制
約を取り除くために、本発明者らが鋭意検討を加えたと
ころ、リーク欠陥の発生率が、同一熱処理条件のもとで
は、主表面の傾角の関数であることを見出した。すなわ
ち、傾角を小さくすることで、リーク欠陥発生率を低減
させることが可能である。さらに詳述すれば、ITOXなし
の熱処理の場合、従来のリーク欠陥発生率より下げる場
合には、傾角を0.5°以下にすることが必要である。ITO
X処理を付加した場合には、0.3°付近にリーク欠陥発生
率が急激に変化する傾向があることが判明し、傾角を0.
3°以下とすることで低いリーク欠陥発生率を得ること
が可能である。
【0030】
【実施例】以下、本発明の具体例を説明する。
【0031】(001)面からの基板主表面の傾角を、0°〜
1°の範囲で、各々±0.02°に制御したシリコンウェハ
と、比較例として、通常用いられる1°程度の傾角を許
容したシリコンウェハを用意し、酸素イオン注入を基板
温度550℃、加速電圧180keV、注入ドーズ量4×1017cm-2
にて行った。次に、これらのウェハを熱処理炉に投入
し、以下の2条件で高温熱処理を行った。
【0032】条件A:温度1350℃、雰囲気 アルゴン+0.5
%酸素、処理時間4時間 条件B:温度1350℃、雰囲気 アルゴン+0.5%酸素、処理
時間4時間に続いて温度1350℃、雰囲気 アルゴン+70%
酸素、処理時間3時間 作製されたSIMOX基板は、表面酸化層をフッ酸で除去し
た後、分光エリプソメトリを用いて表面シリコン層、埋
め込み酸化層の厚さを測定した。その結果、各サンプル
間に大きな違いはなく、熱処理条件によって、 条件A:表面シリコン層の厚さ=340nm、埋め込み酸化層厚
さ=85nm 条件B:表面シリコン層の厚さ=175nm、埋め込み酸化層厚
さ=105nm であった。
【0033】その後、各サンプルの埋め込み酸化層中の
リーク欠陥を、銅電析法により評価した。サンプルは、
銅イオンを含むメッキ液に基板表面のみが接触するよう
に浸し、基板裏面を電気陰極に接触させ、メッキ液中に
電気陽極を配置した。その後、両電極間に、埋め込み酸
化層自体は破壊しない10V程度の低電圧を印加すること
により、埋め込み酸化層にリーク欠陥のある部分の直上
の基板表面に銅電析物を発生させ、その数を計数するこ
とにより埋め込み酸化層中のリーク欠陥密度を評価し
た。得られたリーク欠陥密度は酸素イオン注入中に発生
した表面異物密度で除することにより、リーク欠陥発生
比率に換算した。表面異物密度は、テンコール・インス
ツルメンツ社サーフスキャン6420表面異物計によって測
定した。
【0034】図1に、条件A,Bにより作製したSIMOX基板
での結果を示す。本発明のように、シリコン単結晶基板
の主表面と(001)面からの傾斜角度を0.5°以下に規定す
ることで、比較例の最低リーク欠陥発生率(条件Aは0.5
1、条件Bは0.19)よりも小さくすることができ、また、
0.3°以下に規定することで、プラス2割の変動を見込ん
でも、比較例の最低リーク欠陥発生率を上回ることが無
いようにできるため、そのリーク欠陥低減効果は明らか
である。さらに、従来技術である比較例に見られるよう
なリーク欠陥密度の変動も少なくなり、傾角の範囲を限
定することにより歩留向上も図られる。
【0035】また、引き続きITOX処理、もしくは犠牲酸
化処理などの酸化処理や、薬液を用いたエッチング処理
などを行うことにより、表面シリコン層をさらに薄膜化
することは容易に可能である。
【0036】
【発明の効果】以上述べたように、本発明は、SIMOX基
板において、シリコン単結晶基板の主表面と(001)面か
らの傾斜角度を規定することにより、同一熱処理条件あ
るいは同一膜厚構造においても、埋め込み酸化膜のリー
ク欠陥を低減させることを可能とし、ITOX処理を用いて
製造したSIMOX基板に比べ、より広い表面シリコン層厚
さの範囲にて特性良好なSIMOX基板を提供する。
【図面の簡単な説明】
【図1】 SIMOX基板の主表面の法線と[001]方位との間
の角度θと埋め込み酸化膜のリーク欠陥発生率の関係を
示すグラフ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン単結晶基板に酸素イオンを注入
    し、その後高温熱処理を施すことにより、埋め込み酸化
    層および表面単結晶シリコン層を形成するSIMOX基板に
    おいて、該シリコン単結晶基板が(001)面に近い主表面
    を持つシリコン単結晶基板であって、該基板の主表面の
    法線と[001]方位との角度をθとしたとき、該基板の主
    表面が(001)面から 【数1】 の範囲で傾斜した主表面であることを特徴とするSIMOX
    基板。
  2. 【請求項2】 シリコン単結晶基板に酸素イオンを注入
    し、その後高温熱処理を施すことにより、埋め込み酸化
    層および表面単結晶シリコン層を形成するSIMOX基板に
    おいて、該シリコン単結晶基板が(001)面に近い主表面
    を持つシリコン単結晶基板であって、該基板の主表面の
    法線と[001]方位との角度をθとしたとき、該基板の主
    表面が(001)面から 【数2】 の範囲で傾斜した主表面であることを特徴とするSIMOX
    基板。
JP2001084853A 2001-03-23 2001-03-23 Simox基板 Pending JP2002289819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001084853A JP2002289819A (ja) 2001-03-23 2001-03-23 Simox基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001084853A JP2002289819A (ja) 2001-03-23 2001-03-23 Simox基板

Publications (1)

Publication Number Publication Date
JP2002289819A true JP2002289819A (ja) 2002-10-04

Family

ID=18940464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084853A Pending JP2002289819A (ja) 2001-03-23 2001-03-23 Simox基板

Country Status (1)

Country Link
JP (1) JP2002289819A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102668A1 (ja) * 2003-05-15 2004-11-25 Shin-Etsu Handotai Co. Ltd. Soiウェーハおよびその製造方法
US7411274B2 (en) * 2003-02-07 2008-08-12 Shin-Etsu Handotai Co., Ltd. Silicon semiconductor substrate and its manufacturing method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467937A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Formation of high breakdown strength buried insulating film
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
JPH08102448A (ja) * 1994-09-30 1996-04-16 Nippon Steel Corp 半導体基板の製造方法
JPH08309737A (ja) * 1995-05-17 1996-11-26 Sumitomo Electric Ind Ltd 単結晶インゴットの加工方法
JPH09283442A (ja) * 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd 界面形成方法
JPH1148238A (ja) * 1997-08-05 1999-02-23 Super Silicon Kenkyusho:Kk インゴット切断面の結晶方位設定方法
JPH1174234A (ja) * 1997-08-29 1999-03-16 Super Silicon Kenkyusho:Kk ワイヤソー切断方法及び装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6467937A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Formation of high breakdown strength buried insulating film
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたsimox処理方法
JPH08102448A (ja) * 1994-09-30 1996-04-16 Nippon Steel Corp 半導体基板の製造方法
JPH08309737A (ja) * 1995-05-17 1996-11-26 Sumitomo Electric Ind Ltd 単結晶インゴットの加工方法
JPH09283442A (ja) * 1996-04-15 1997-10-31 Matsushita Electric Ind Co Ltd 界面形成方法
JPH1148238A (ja) * 1997-08-05 1999-02-23 Super Silicon Kenkyusho:Kk インゴット切断面の結晶方位設定方法
JPH1174234A (ja) * 1997-08-29 1999-03-16 Super Silicon Kenkyusho:Kk ワイヤソー切断方法及び装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411274B2 (en) * 2003-02-07 2008-08-12 Shin-Etsu Handotai Co., Ltd. Silicon semiconductor substrate and its manufacturing method
WO2004102668A1 (ja) * 2003-05-15 2004-11-25 Shin-Etsu Handotai Co. Ltd. Soiウェーハおよびその製造方法
CN100361307C (zh) * 2003-05-15 2008-01-09 信越半导体股份有限公司 绝缘层覆硅(soi)晶片及其制造方法
US7357839B2 (en) 2003-05-15 2008-04-15 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method of producing the same
KR101014601B1 (ko) 2003-05-15 2011-02-16 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Soiウエーハの製造方法
US7315064B2 (en) Bonded wafer and method of producing bonded wafer
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
EP3358600B1 (en) Method for producing bonded soi wafer
KR100664000B1 (ko) Simox 기판의 제조 방법 및 simox 기판
KR100947815B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP2000331899A (ja) Soiウェーハの製造方法およびsoiウェーハ
CN114070227B (zh) 一种氮化铝声波谐振器的制备方法及谐振器
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
KR20090007373A (ko) Soi웨이퍼의 제조방법
CN104488081A (zh) Sos基板的制造方法和sos基板
US10600677B2 (en) Method for manufacturing bonded SOI wafer
WO2007072624A1 (ja) Soi基板の製造方法およびsoi基板
KR100765860B1 (ko) Simox기판 및 그의 제조 방법
JP2002289819A (ja) Simox基板
JP4239676B2 (ja) Soiウェーハおよびその製造方法
EP1298731B1 (en) Simox substrate production process
JP2007311672A (ja) Soi基板の製造方法
JP3864886B2 (ja) Soiウエーハ
US20040187769A1 (en) Method of producing SOI wafer
JP2010040638A (ja) Soi基板の製造方法
JP3996732B2 (ja) Simox基板およびその製造方法
JP2008159868A (ja) Simox基板の製造方法
CN110739208A (zh) 一种soi晶圆片的制备方法
JP2000068489A (ja) Soi基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070905

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20110705

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

A02 Decision of refusal

Effective date: 20111115

Free format text: JAPANESE INTERMEDIATE CODE: A02