KR101014601B1 - Ｓｏｉ웨이퍼 및 그 제조방법 - Google Patents

Ｓｏｉ웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR101014601B1
KR101014601B1 KR1020057021412A KR20057021412A KR101014601B1 KR 101014601 B1 KR101014601 B1 KR 101014601B1 KR 1020057021412 A KR1020057021412 A KR 1020057021412A KR 20057021412 A KR20057021412 A KR 20057021412A KR 101014601 B1 KR101014601 B1 KR 101014601B1
Authority
KR
South Korea
Prior art keywords
wafer
angle
soi
minutes
manufacturing
Prior art date
Application number
KR1020057021412A
Other languages
English (en)
Other versions
KR20060015599A (ko
Inventor
키요타카 타카노
히토시 츠노다
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20060015599A publication Critical patent/KR20060015599A/ko
Application granted granted Critical
Publication of KR101014601B1 publication Critical patent/KR101014601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S65/00—Glass manufacturing
    • Y10S65/08—Quartz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Abstract

본 발명은, 적어도 SOI층을 구비하는 SOI층으로, 이 SOI층의 면방위 오프앵글이｛110｝에서 ＜100＞방향뿐이고, 또한 오프앵글 각도가 5분이상 2도이하인 것을 특징으로 하는 SOI웨이퍼 및 적어도, 베이스 웨이퍼와 실리콘 단결정으로 이루어진 본드 웨이퍼를 접합하여, 이 본드 웨이퍼를 박막화하여 SOI층을 형성하는 SOI웨이퍼의 제조방법에 있어서, 상기 본드 웨이퍼로 면방위가｛110｝에서 ＜100＞방향만으로 오프앵글된 것이고, 또한 오프앵글 각도가 5분이상 2도이하인 것을 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법이다. 이에 의해 높은 막 두께 균일성과 양호한 마이크로 러프네스를 모두 갖고, 고속 디바이스의 제조에 적합한 SOI웨이퍼 및 그 제조방법이 제공된다.
웨이퍼, 오프앵글, 면방위, 막 두께, 러프네스

Description

ＳＯＩ웨이퍼 및 그 제조방법{SOI Wafer and Process for Producing the Same}
본 발명은, 2장의 웨이퍼를 접합하는, 접합 SOI(Silicon On Insulator)웨이퍼에 있어서, 적어도 디바이스를 형성하는 활성층(SOI층)의 면방위가｛110}에서 오프앵글(off angle)된 SOI 웨이퍼 및 그 제조방법에 관한 것이다.
SOI웨이퍼의 제조방법으로, 기판이 되는 베이스 웨이퍼와, SOI층이 형성되는 본드 웨이퍼의 2장의 실리콘 단결정 웨이퍼를 실리콘 산화막을 매개로 접합하여 접합SOI웨이퍼를 제조하는 방법이 알려져 있다.
이와 같은 접합 웨이퍼 제조 공정으로, 예를 들면 2장의 웨이퍼 중, 적어도 한 쪽 웨이퍼의 표면에 산화막을 형성하고, 접합면에 이물을 개재시키는 일 없이 상호 밀착시킨 후, 약 200~1200℃의 온도에서 열처리하여 결합 강도를 높이는 방법이 알려져 있다(일본 특공평5-46086호 공보 참조).
이와 같은 열처리를 행하는 것에 의해 결합 강도가 높아진 접합 웨이퍼는, 그 후의 연삭 및 연마 공정이 가능해지므로, 본드 웨이퍼를 연삭 및 연마에 의해 원하는 두께로 박막화하는 것으로, 반도체 디바이스가 형성되는 SOI층을 형성할 수 있다. 그러나, 연삭후의 표면에 대해 연마에 의한 박막화를 행할 때, 그 연마대(硏 磨代)를 많이 설정하면, 연마 표면의 미소한 마이크로 러프네스(roughness)가 개선되는 이점이 있지만, 한편으로 웨이퍼 전체에서 SOI 층의 막 두께 균일성이 열화하는 문제가 있으므로, 설정할 수 있는 연마대에는 상한이 있다.
그래서, 막 두께 균일성을 열화시키지 않고 마이크로 러프네스를 개선하는 방법으로, 비산화성 분위기에서 1000℃이상의 고온 열처리가 있으며, 마이크로 러프네스 개선의 유효한 수단이 되고 있다.
또한, 최근에는, SOI층의 두께가 0.1㎛이하의 초박막 SOI웨이퍼를 막 두께 균일성이 우수하게 제조하기 위한 기술로, 이온주입 박리법(스마트 컷(등록상표)법으로도 불림.)이 주목받고 있다(일본 특허 제3048201호 공보).
이온주입 박리법은, 예를 들면 2장의 실리콘 웨이퍼 중 적어도 한 쪽에 산화막을 형성함과 동시에, 본드 웨이퍼의 표면으로 수소 이온 또는 희가스이온 중 적어도 한 쪽을 주입하고, 본드 웨이퍼 내부, 예를 들면 표면 근방에 미소기포층(봉입층)을 형성시킨 후, 본드 웨이퍼를 이온 주입면측에서 산화막을 매개로 베이스 웨이퍼와 밀착시키고 , 그 후 열처리(박리 열처리)를 가하여 미소기포층을 벽개면(박리면)으로 하여 본드 웨이퍼를 박막상으로 박리하고, 그리고 열처리(결합 열처리)를 가하여 2장의 실리콘 웨이퍼를 강고하게 결합하여 SOI웨이퍼로 하는 기술이다.
이와 같이 하여 제작된 SOI웨이퍼의 표면(박리면)은 비교적 양호한 경면이 되지만, 통상의 경면 연마 웨이퍼와 동등한 표면 거칠기를 갖는 SOI웨이퍼로 하기 위해, 추가로 터치폴리쉬라 불리는 연마대가 100nm이하의 극히 적은 연마가 이루어 진다.
또한, 이 터치폴리쉬의 대체 또는 병용으로, 수소나 Ar분위기 하에서 고온 열처리를 행하는 것에 의해, 박리 직후의 SOI층의 막 두께 균일성을 유지한 채 SOI층의 표면 거칠기(표면 러프네스)나 결정 결함을 저감하는 기술도 알려져 있다(일본 특개평 11-307472호 공보).
상기 이온주입 박리법을 이용하면, SOI층의 막 두께 균일성이 극히 높은 SOI웨이퍼를 비교적 용이하게 얻을 수 있고, 박리한 한 쪽 웨이퍼를 재이용 할 수 있으므로, 재료를 유효하게 사용할 수 있는 이점도 있다. 또한, 이 방법은, 접합 웨이퍼 제작 시에 산화막을 매개로 하지 않고 직접 실리콘 웨이퍼끼리 결합하는 경우에도 이용할 수 있고, 실리콘 웨이퍼끼리를 결합하는 경우뿐만이 아니라, 실리콘 웨이퍼에 이온 주입하고, 실리콘 웨이퍼와는 열팽창계수가 다른 석영, 탄화규소, 알루미나, 다이아몬드 등의 절연성 베이스 웨이퍼와 결합시켜 SOI웨이퍼를 제조하는 경우에도 이용할 수 있다.
이와 같이 하여 제작된 SOI웨이퍼의 SOI층에 형성되는 디바이스의 1종으로, MIS(금속:Metal/절연막:Insulator/실리콘:Silicon)형 트랜지스터가 있다. 이 게이트 절연막에는, 저리크전류 특성, 저계면준위밀도, 고캐리어주입 내성 등의 고성능 전기 특성, 고신뢰성이 요구된다. 이들의 요구를 만족하는 게이트 절연막(주로, 실리콘 산화막)을 형성하는 기술로, 종래, 산소 분자나 물분자를 사용해 800℃이상으로 열처리를 행하는 열산화 기술이 이용되어 왔다.
이 열산화 기술을 사용하여, 양호한 산화막/실리콘 계면특성, 산화막의 내압 특성, 저리크 전류특성을 갖는 실리콘 산화막을 얻을 수 있는 것은, 종래,｛100｝의 면방위를 갖는 실리콘 웨이퍼, 또는｛100｝에서 4도 정도 경사진 면방위를 갖는 실리콘 웨이퍼를 이용한 경우이었다. 이것은,｛100｝면에 형성되는 게이트 산화막의 계면준위밀도가, 다른 결정면에 형성되는 경우에 비해 낮은 것에 기인하는 것이다. 즉,｛100｝이외의 면방위를 갖는 실리콘 웨이퍼에 열산화 기술을 사용하여 형성된 실리콘 산화막은, 산화막/실리콘 계면의 계면준위밀도가 높고, 또한 산화막의 내압특성, 리크전류특성이 나빠지는 등의 전기적 특성이 열화되어 있었다.
따라서, 이른바 MOS(금속:Metal/실리콘 산화막:Oxide/실리콘:Silicon)형 트랜지스터로 대표되는 MIS형 반도체 디바이스가 형성되는 실리콘 웨이퍼로는 종래,｛100｝의 면방위를 갖는 웨이퍼이거나,｛100｝에서 4도 정도 경사진 면방위를 갖는 웨이퍼가 사용되어 왔다.
그러나 근래, Kr/O2플라즈마를 이용하는 것에 의해, 실리콘 웨이퍼 표면의 면방위에 의존하는 일 없이, 양질의 산화절연막을 형성하는 수법이 개발되었다(예를 들면, Saito et al.,"Advantage of Radical Oxidation for Improving Reliability of Ultra-Thin Gate Oxide", 2000 Symposium on VLSI Technology, Honolulu, Hawaii, June 13th-15th, 2000. 참조). 즉, 이와 같은 면방위에 의존하지 않는 양질의 절연막을 형성하는 수법을 이용하면, MOS형 반도체 디바이스를 형성하는 실리콘 웨이퍼의 면방위를｛100｝에 한정할 필요가 없고, 목적에 따라 최적의 특성을 갖는 면방위를 갖는 실리콘 웨이퍼를 사용할 수 있는 가능성이 있다.
예를 들면, MOSFET(MOS전해효과 트랜지스터: MOS Field Effect Transistor)의 채널방향의 캐리어 이동도는, 면방위가｛110｝인 웨이퍼의 특정 방향에서 2배이상이 되는 경우가 있고, 그 결과 소스 드레인간 전류치를 증가시키는 것이 명백해지고 있다.
따라서, MOS형 디바이스를 제작하는 웨이퍼로 면방위가｛110｝면인 실리콘 단결정 웨이퍼를 이용해, 상술한 것과 같은 면방위에 의존하지 않는 양질의 절연막 형성 수법에 의해 게이트 절연막을 형성하면, 예를 들면 캐리어 이동도의 높이를 이용한 고속 디바이스등의, 종래에 없는 우수한 특성을 갖는 MOS디바이스를 제작할 수 있는 가능성이 있다.
또한, 이와 같은 캐리어 이동도의 빠르기 등,｛110｝면이 갖는 우위성은 SOI웨이퍼에서도 동일하며, 원래, SOI웨이퍼는 고속이면서 고성능의 디바이스를 형성하는데 최적의 특성을 가지므로, 근래에는, 보다 고속의 디바이스 형성을 위해 SOI층의 면방위가｛110｝인 SOI웨이퍼의 수요가 높아지고 있다.
그러나, SOI웨이퍼의 SOI층의 면방위가 정확히｛110｝인, 즉 ｛110｝저스트[｛110｝just]인 경우, SOI층의 표면 라프네스나 결함 제거를 행하기 위해 비산화성 분위기에서 고온 열처리를 실시하면, SOI층 표면에 이방성 에칭 기인의 요철이 발생하여 오히려 마이크로 러프네스가 열화되게 된다. 따라서, SOI층의 면방위가｛110｝저스트인 경우에는, 상기 고온 열처리에 의한 러프네스 개선 처리나 결함제거 처리는 적용할 수 없었다.
이 때문에, SOI층이 형성되는 본드 웨이퍼로 ｛110｝저스트의 면방위를 갖는 실리콘 단결정 웨이퍼를 이용해 SOI웨이퍼를 제조하는 경우에는, 최종적으로 SOI층의 막 두께나 표면 러프네스를 정리하는 처리를 연마처리에 의해 행해야 했다. 그러나, 상술한 바와 같이, 마이크로 러프네스를 충분히 개선할 때까지 연마를 행하면, 막 두께 균일성이 열화되므로, 막 두께 균일성에 관해 품질이 낮은 SOI웨이퍼밖에 얻지 못했다.
막 두께 균일성은, SOI웨이퍼에 형성되는 디바이스 특성의 균일성이 높고, 또한 생산성이 높게 제조하기 위한 중요한 요소의 하나이다.
게다가, 근래의 고속 디바이스에의 요구에 따라 수요가 높아지고 있는 면방위｛110｝의 SOI층을 갖는 SOI웨이퍼에 있어서도, SOI층의 막 두께 균일성이 높고, 마이크로 러프네스가 개선된 것을 얻는 방법이 요구되고 있다.
본 발명은, 상기 과제를 해결하고, 높은 막 두께 균일성과 양호한 마이크로 러프네스 양 쪽 모두를 가짐과 동시에, 보다 고속의 디바이스 형성이 가능한 SOI웨이퍼 및 SOI웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적 달성을 위해, 본 발명에서는, 적어도 SOI층을 구비하는 SOI웨이퍼이며, 이 SOI층의 면방위가｛110｝에서＜100＞방향만으로 오프앵글(off angle)된 것이고, 또한 오프앵글 각도가 5분이상 2도이하인 것을 특징으로 하는 SOI웨이퍼를 제공한다.
이와 같이, SOI층의 면방위의 오프앵글이｛110｝에서＜100＞방향뿐이고, 또한 오프앵글 각도가 5분 이상 2도 이하로 하는 것에 의해, 비산화성 분위기하의 열처리에 의해 마이크로 러프네스가 악화되지 않고, 오히려 향상되어, 높은 막 두께 균일성과 양호한 마이크로 러프네스를 모두 갖는 SOI웨이퍼로 할 수 있다.
바람직하게는, 상기 오프앵글 각도가 30분 이상 1도30분 이하이다.
이와 같이, 오프앵글 각도가 30분 이상 1도30분 이하이면, 높은 막 두께 균일성을 갖고, 또한 보다 양호한 마이크로 러프네스를 갖는 SOI웨이퍼로 할 수 있다.
또한, 본 발명에서는, 적어도, 베이스 웨이퍼와 실리콘 단결정으로 이루어진 본드 웨이퍼를 접합하여, 이 본드 웨이퍼를 박막화하여 SOI층을 형성하는 SOI웨이퍼의 제조방법에 있어서, 상기 본드 웨이퍼로서 면방위가｛110｝에서＜100＞방향에만
오프앵글된 것이며, 또한 오프앵글 각도가 5분이상 2도이하인 것을 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법을 제공한다.
이와 같이, 접합법에 의해 SOI웨이퍼를 제조하는 방법에 있어서, 면방위가｛110｝에서＜100＞방향만으로 오프앵글되고, 또한 오프앵글 각도가 5분 이상 2도 이하의 실리콘으로 이루어진 본드 웨이퍼를 이용하는 것에 의해, 높은 막 두께 균일성과 양호한 마이크로 러프네스 모두를 갖는 SOI웨이퍼를 제조할 수 있다.
그리고, 상기 얻어진 SOI웨이퍼에 비산화성 분위기하에서 1000℃이상 1350℃이하의 온도에서 열처리하는 것이 바람직하다.
이와 같이, 본 발명의 SOI층은, 비산화성 분위기하의 열처리를 실시하는 것에 의해 이방성 에칭 기인의 요철은 발생하지 않고, 러프네스의 개선과 결정 결함의 저감이 충분히 이루어진 SOI웨이퍼를 제조할 수 있다.
또한, 상기 본드 웨이퍼는 표면에서 수소이온 또는 희가스이온 중 적어도 한 종류를 주입하여 표면 근방에 이온 주입층이 형성된 것이고, 이 본드 웨이퍼와 상기 베이스 웨이퍼를 표면에서 접합한 후, 상기 이온주입층으로 박리하는 것에 의해 상기 본드 웨이퍼의 박막화를 행하여도 좋다.
이와 같이, 본드 웨이퍼로 표면에서 수소이온 또는 희가스이온 중 적어도 한 종류를 주입하여 표면 근방에 이온 주입층이 형성된 것을 이용하여, 접합후의 박막화를 이온주입층으로 박리하는 것에 의해 행하는, 이른바 이온주입 박리법에 의해 행하는 것에 의해, SOI층의 두께가 0.1㎛이하의 초박막 SOI웨이퍼이면서, 막 두께 균일성이 높고 고속 디바이스가 형성 가능한 SOI웨이퍼를 제조할 수 있다.
또한, 상기 본드 웨이퍼와 상기 베이스 웨이퍼를 절연막을 매개로 접합하는 것이 바람직하다.
이와 같이, 예를 들면 실리콘으로 이루어진 본드 웨이퍼와 베이스 웨이퍼를 절연막을 매개로 접합하는 것에 의해, 베이스 웨이퍼와 본드 웨이퍼가 같은 재질이므로, 결합강도 또한 양호한 SOI웨이퍼를 제조할 수 있다. 단, 본 발명은 이것에 한정되지 않고, 예를 들면, 본드 웨이퍼를 직접, 절연성 베이스 웨이퍼에 접합하여도 좋다.
또한, 상기 제조방법에 있어서, 오프앵글 각도가 30분 이상 1도30분 이하인 본드 웨이퍼를 이용하는 것이 바람직하다.
이와 같이, 오프앵글 각도가 30분 이상 1도30분 이하인 것을 이용하는 것으로, 높은 막 두께 균일성을 갖고, 또한 마이크로 러프네스가 보다 양호한 SOI웨이퍼를 제조할 수 있다.
이상 설명한 바와 같이, SOI층의 면방위가｛110｝에서＜100＞방향에만 오프앵글된 것이며, 또한 오프앵글 각도가 5분이상 2도이하로 하는 것에 의해, 마이크로 러프네스 뿐만 아니라, SOI층의 막 두께 균일성도 뛰어난 SOI웨이퍼로 할 수 있고, 캐리어 이동도가 높은 것을 이용한 고속 디바이스등의 형성에 적합한 SOI웨이퍼로 할 수 있다.
특히, 오프앵글 각도로는 30분이상 1도30분 이하이면, 마이크로 러프네스가 보다 양호하게 된다.
또한, 이와 같은 오프앵글된 SOI층을 이온주입 박리법에 의해 형성하는 것에 의해, SOI층의 두께가 0.1㎛이하인 초박막 SOI웨이퍼를 막 두께 균일성이 좋게 제조하는 것이 가능해진다.
특히, 상기와 같이 얻어진 SOI웨이퍼를 추가로 비산화성 분위기하에서 1000℃이상 1350℃이하의 온도에서 열처리하는 것으로, 표면의 마이크로 러프네스나 결정 결함이 저감된 SOI웨이퍼를 제조하는 것이 가능해진다.
도1은, 본 발명의 실시예 및 비교예에 있어서, 오프앵글 각도와 고온 열처리후의 표면 러프네스의 P-V값과의 관계를 나타내는 그래프이다.
도2는, 본 발명의 실시예 및 비교예에 있어서, 오프앵글 각도와 고온 열처리후의 표면 러프네스의 RMS값과의 관계를 나타내는 그래프이다.
도3은, 본 발명의 실시예 및 비교예에 있어서, 오프앵글 방향과 고온 열처리후의 표면 러프네스의 P-V값과의 관계를 나타내는 그래프이다.
도4는, 본 발명의 실시예 및 비교예에 있어서, 오프앵글 방향과 고온 열처리후의 표면 러프네스의 RMS값과의 관계를 나타내는 그래프이다.
이하, 본 발명의 실시 형태를 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
여기서, 본 발명에서는 밀러 지수를 이용하여 결정면 및 결정 방위를 나타낸다. 예를 들면｛100｝은, (100), (010), (001)등의 결정면의 총칭을 나타내는 것이고, ＜100＞은, ［100］,［010］,［001］등의 결정방위의 총칭을 나타내는 것이다.
종래, 면방위가｛110｝인 SOI층을 갖는 SOI웨이퍼를 제조하는 경우, 우선 결정방위가 ＜110＞인 실리콘 단결정 잉곳을 인상하고, 다음으로 이 잉곳 결정방위를 X선 방위 측정장치(각도 분해능 1분정도)를 사용하여 정확하게 측정하고, 면방위가 ｛110｝저스트가 되도록 잉곳 슬라이스를 행하고, SOI층을 형성하는 본드 웨이퍼를 제작하였다.
이와 같이, 면방위가｛110｝저스트가 되도록 슬라이스를 행한 본드 웨이퍼를 양산 레벨로 제작했을 경우, 저스트가 되도록(정확하게) 슬라이스를 행하여도, 실제로는 +5분 미만정도의 각도 오차가 있는 것이 포함되어 있는 것이 통상적이다.
또한 한편으로는 요구되는 제품 웨이퍼의 사양으로 +30분 정도의 각도오차까지는 허용되는 경우도 있고, 이와 같은 경우에는, 각도 오차가 +30분 이내의 웨이 퍼이면 요구사양을 만족하고 있으므로, 이와 같은 웨이퍼는｛110｝저스트의 면방위를 갖는 것으로 취급된다.
그러나, +30분 이상의 각도 오차가 ｛110｝저스트로서 허용되는 제품 사양인 경우는 거의 없으므로, 이와 같은 각도오차를 갖는 웨이퍼는, 의도적으로｛110｝에서 경사지게 하여 슬라이스한 웨이퍼인 것으로 할 수 있다. 이와 같이, 슬라이스하는 방향을 어느 특성 방위에서 의도적으로 경사지게 하여 제작한 웨이퍼를 오프앵글 웨이퍼라 부르며, 경사 각도를 오프앵글 각도라 부르기로 한다.
본 발명자들은, SOI층의 면방위가 ｛110｝저스트인 SOI웨이퍼를 이온주입 박리법에 의해 제조하고, 터치 폴리쉬 후의 SOI표면의 러프네스 개선, 및 결함 제거 목적으로 불활성 가스(아르곤 가스)에서 고온 열처리를 행하였는 바, SOI웨이퍼 표면의 러프네스는 오히려 악화되는 경향을 보이는 것을 확인하고, 추가로 검토를 행한 결과, 이 열처리후의 러프네스는 본드 웨이퍼의 오프앵글에 관계가 있는 것을 알아내고, 본 발명을 완성시켰다.
구체적으로는, SOI웨이퍼의 SOI층으로 이용하기 위해, 면방위가｛110｝에서 오프앵글된 실리콘 웨이퍼를 실리콘 단결정 잉곳에서 슬라이스 할 때, ＜110＞방향만으로 오프앵글을 가하고, 또한 오프앵글 각도가 5분 이상 2도 이하의 범위가 되도록 하면, 적어도 상기한 고온 열처리에 의해 표면 러프네스의 개선효과를 얻을 수 있고, 또한 결함 제거 목적도 달성할 수 있다.
오프앵글 각도로는 30분 이상 1도30분 이하가 적당하고, 약 1도(+5분이내)인 것이 특히 바람직하다.
상기의 SOI웨이퍼는, 이하에 설명하는 공정으로 제조할 수 있다. 첫번째로, 쵸크랄스키법(CZ법)에 의해 결정방위 ＜110＞인 종결정을 이용하여 결정 방위 ＜110＞을 갖는 실리콘 단결정 잉곳을 육성한다. 다음으로, SOI층을 형성하는 본드 웨이퍼를 상기 육성된 실리콘 단결정 잉곳에서 슬라이스 할 때, ＜100＞방향만으로 오프 앵글을 가하고, 또한 오프앵글 각도가 5분 이상 2도 이하인 범위가 되도록 한다. 이 경우, 미리 이용할 종결정을 원하는 오프앵글을 갖도록 하고, 육성된 CZ실리콘 단결정 잉곳을, 육성축 방향에 수직이 되도록 하여 슬라이스 해도 좋다. 이렇게 하는 것에 의해, 잉곳으로부터의 슬라이스 수율을 향상시킬 수 있다.
다음으로, 이 본드 웨이퍼의 표면에서 직접, 또는, 그 표면에 실리콘 산화막등의 절연막을 형성한 후, 이 절연막을 통해 수소이온 또는 희가스 이온 중 적어도 하나를 원하는 가속 에너지 및 도즈량으로 주입한다. 이렇게 주입된 이온에 의해 본드 웨이퍼 표면 근방에 미소 기포층이 형성된다. 이 본드 웨이퍼를 이온 주입면측으로 실리콘 산화막등을 매개로 베이스 웨이퍼와 밀착시킨다. 그 후 500℃정도나 그 이상의 비교적 저온에서 열처리(박리열처리)를 가하면 미소 기포의 압력과 결정의 재배열 작용에 의해 미소 기포층으로 박리한다.
다음으로, 산화성 분위기에서 1000~1200℃정도의 열처리를 하여 웨이퍼끼리의 결합력을 높인다. 또한, 베이스 웨이퍼로서 실리콘 단결정 웨이퍼를 이용하는 경우에는, ｛110｝과는 다른 면방위의 웨이퍼(예를 들면｛100｝등)를 이용하면, 고온열처리에 의해 발생하기 쉬운 휨현상을 억제할 수 있어 적합하다.
또한, 본드 웨이퍼의 박막화는, 상기 수소이온 주입 박리법에 한정되는 것이 아니고, 연삭, 연마, 에칭등 종래 이용되고 있는 방법을 적용하는 것이 가능하다.
다음으로, 얻어진 SOI웨이퍼에 터치 폴리쉬를 행하고, 추가로 Ar분위기하에서 1000℃~1350℃정도의 고온 열처리를 행하는 것으로, 웨이퍼 내에서의 막 두께 균일성이 높고, 마이크로 러프네스도 양호하며, 결정 결함도 저감된 SOI웨이퍼를 제조할 수 있다. 이 경우, 본 발명에서는, SOI층은 면방위가｛110｝에서 ＜100＞방향으로 5분이상 2도이하 오프앵글되어 있으므로, 비산화성 분위기하에서의 열처리에 의해, 마이크로 러프네스가 악화하는 일이 없고, 오히려 향상한다. 또한, 상기 고온 열처리 전에 행하는 터치 폴리쉬는, 통상의 경우보다도 연마대를 적게 하거나, 터치 폴리쉬를 생략하고 고온 열처리만하거나 할 수 있다.
이렇게 해서 얻어진 SOI웨이퍼는 상기와 같이 극히 얇고, 막 두께 균일성이 높으며, 마이크로 러프네스가 양호함과 동시에, SOI층의 면방위가｛110｝에서 아주 조금 오프앵글된 것이므로, 캐리어 이동도가 상당히 높고, 고속 디바이스의 형성에 극히 적합한 것이 된다.
이하, 본 발명의 실시예 및 비교예를 들어 본 발명을 구체적으로 설명하지만, 본 발명은 이에 한정되는 것은 아니다. (실시예 및 비교예)
쵸크랄스키법에 의해 결정방위가 ＜110＞인 실리콘 단결정 잉곳을 인상하고, 이 잉곳을 슬라이스 하는 것에 의해, 직경 200mm이고, 면방위가 (110)에서［001］방향만으로 1도 오프앵글 된 오프앵글 본드 웨이퍼를 본 발명의 실시예로 제작하였다. 또한, 비교예로서 면방위가 본 발명과는 다르게 슬라이스된 9종류의 본 드 웨이퍼를 제조하였다.
이들 본드 웨이퍼를 이용하여 수소이온을 주입하고 이온 주입층을 형성하여, 이온 주입층으로 박리하는 이온주입 박리법에 의해 박막화를 행하는 것에 의해 막두께 균일성이 높은 SOI웨이퍼를 제조한 후, 이들 SOI웨이퍼에 대해 결정 결함 저감을 위해 아르곤100% 분위기하에서 1200℃, 1시간의 열처리를 행하였다. 열처리후, SOI층 표면의 마이크로 러프네스 측정을 AFM(원자간력 현미경: Atomic Force Microscope)로 행하였다. 이 AFM에 의한 마이크로 러프네스 측정은, SOI웨이퍼 중심부의 1×1㎛의 범위에 대해 행하였다.
또한, SOI웨이퍼 제작 조건은 다음과 같다.
베이스 웨이퍼: (100)실리콘 단결정 웨이퍼
매입 산화막: 본드 웨이퍼 표면에 200nm형성
이온주입 조건: H+이온, 50keV, 6×1016atoms/cm2
박리 열처리: Ar분위기하에서 500℃, 30분간
결합 열처리: 산화성 분위기, 1100℃, 2시간
터치폴리쉬: 약 100nm연마
상기와 같이 하여 측정한 표면 러프네스의 P-V(Peak to Valley)값 및 RMS(Root Mean Square)값을 표1에 나타냈다.
또한, 비교예 1 및 2는, 오프앵글이［110］방향만 1도 또는 3도이고, 비교예3 및 4는, 오프앵글이［112］방향만 1도 또는 3도, 비교예5 및 6은, 오프앵글 방향 이［111］방향만 1도 또는 3도로 한 SOI웨이퍼이다. 이들 웨이퍼는 본 발명과는 오프앵글 방향이 다른 것이다. 한편, 비교예 7 및 8은, 오프앵글 방향은 본 발명의 실시예와 동일한［001］방향이지만, 오프앵글 각도가 3도 또는 4도인 것이다. 또한, 비교예9는, 면방위가 (110) 저스트가 되도록 제조한 시료이다. 다만, 전술한 바와 같이 통상은 아주 작은 각도오차가 있는 경우도 있으며, 비교예9의 경우 이 각도오차는 +2분 이내이다.
(표1)
시료종
 오프앵글 설정 러프네스 측정 결과
방향 각도 P-V값［nm］ RMS값［nm］
비교예1 ［110］만 1° 3.7 0.51
비교예2 ［110］만 3° 3.0 0.44
비교예3 ［112］만 1° 3.1 0.53
비교예4 ［112］만 3° 4.8 0.93
비교예5 ［111］만 1° 3.1 0.57
비교예6 ［111］만 3° 4.0 0.74
실시예 ［001］만 1° 0.99 0.11
비교예7 ［001］만 3° 5.7 0.93
비교예8 ［001］만 4° 8.0 0.97
비교예9 JUST +2' 이내 2.3 0.37
표 1에 나타난 바와 같이, 본 실시예에 의한 오프앵글이［001］방향만 1도인 SOI웨이퍼의 러프네스는, P-V값이 0.99nm, RMS값이 0.11nm이고, 비교예와 비교하여 양호한 값을 얻을 수 있었다.
이하에서는, 실시예와 비교예를 보다 상세하게 비교하기 위해, 표1에 나타낸 데이터를 그래프화 하여 설명한다.
도 1, 도 2는, P-V값 또는 RMS값과［001］방향만으로의 오프앵글 각도와의 관계를 나타내는 그래프이다. 예를 들면 RMS값을 비교하면, 오프앵글 각도가 1도에 서는 RMS값이 0.11nm로, 비교예9의 (110) 저스트의 RMS값 0.37nm과 비교하여 1/3이하이고, 비교예7의 오프앵글 각도가 3도에서의 RMS값 0.93nm에 대해서는 1/9에 가까운 값이었다. 이들 도면에서, P-V값 및 RMS값 모두, 고온 열처리후에 SOI표면의 러프네스가 (110)저스트보다 악화되지 않고, 동등 이상의 양호한 값을 나타내는 것은 오프앵글 각도가 2도이하인 경우이고, 특히 30분이상 1도30분 이하에서 가장 작은 값이 되는 것을 확인할 수 있다.
또한, 도3, 도4는, P-V값 또는 RMS값과 오프앵글 방향의 관계를, 오프앵글 각도가 1도와 3도인 경우에 대해 나타내는 그래프이다. 예를 들면 오프앵글 각도가 1도인 경우의 RMS값을 비교하면, 오프앵글이［001］방향만인 경우에서는 RMS값이 0.11nm이고, 비교예1,3,5와 같은, 오프앵글 방향이 각각［110］만,［112］만,［111］만인 경우의 RMS값 0.51nm, 0.53nm, 0.57nm와 비교하여 1/5정도였다. 이들 도에서, 고온 열처리후에 SOI표면의 러프네스가 (110)저스트인 경우와 동등 이상으로 양호한 값을 나타내는 것은, ［001］방향만에 오프앵글을 형성한 경우인 것을 확인할 수 있다.
따라서 도1~4의 결과에서, 고온 열처리후에 SOI표면의 러프네스가 (110)저스트인 경우보다 악화하지 않고, 양호한 값을 나타내는 것은, 본 발명에 따라,［001］방향에만 오프앵글을 형성하고, 또한,그 각도를 약 2도이하로 한 경우인 것을 확인할 수 있다.
또한, 본 발명은, 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단지 예시일 뿐이고, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 발휘하는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
예를 들면, 실시예에서는, 베이스 웨이퍼로서 면방위로 (100)을 갖는 실리콘 단결정 웨이퍼를 이용하였으나, 면방위는 (100)에 한정되는 것이 아니다. 또한 베이스 웨이퍼의 재질은 실리콘에 한정되지 않고, 석영, 탄화질소, 알루미나, 다이아몬드 등의 절연체를 사용하여도 좋다.
또한, 산화막을 형성하는 경우는 베이스 웨이퍼에 형성하여도 좋고, 본드 웨이퍼와 베이스 웨이퍼 양 쪽에 형성하여도 좋다.
또한, 각 웨이퍼의 직경은 200mm에 한정되는 것이 아니고, 그 이하이어도 좋으며, 200mm이상의 대구경이면, 디바이스의 생산성을 보다 향상시킬 수 있다.
또한, 실리콘 단결정 잉곳의 인상 방법은 CZ법에 의해 행하였으나, 자장인가 CZ법이어도 좋다.
본 발명에 의하면, 높은 막 두께 균일성과 양호한 마이크로 러프네스 양 쪽 모두를 가짐과 동시에, 보다 고속의 디바이스 형성이 가능한 SOI 웨이퍼를 제공할 수 있다.

Claims (9)

  1. 적어도 SOI층을 구비하는 SOI웨이퍼에 있어서, 이 SOI층의 면방위가｛110｝에서 ＜100＞방위만으로 오프앵글된 것이고, 또한 오프앵글 각도가 5분이상 2도이하인 것을 특징으로 하는 SOI웨이퍼.
  2. 제1항에 있어서,
    상기 오프앵글 각도가 30분 이상 1도 30분 이하인 것을 특징으로 하는 SOI웨이퍼.
  3. 적어도, 베이스 웨이퍼와 실리콘 단결정으로 이루어진 본드 웨이퍼를 접합하고, 이 본드 웨이퍼를 박막화하여 SOI층을 형성하는 SOI웨이퍼의 제조 방법에 있어서, 상기 본드 웨이퍼로서 면방위가｛110｝에서 ＜100＞방향만으로 오프앵글된 것이고, 또한 오프앵글 각도가 5분이상 2도이하인 것을 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  4. 제3항에 있어서,
    상기 얻어진 SOI웨이퍼에 추가로 비산화성 분위기하에서 1000℃이상 1350℃이하의 온도에서 열처리하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  5. 제3항에 있어서,
    상기 본드 웨이퍼는 표면에서 수소이온 또는 희가스 이온 중 적어도 1종류를 주입하여 표면 근방에 이온 주입층이 형성된 것이고, 이 본드 웨이퍼와 상기 베이스 웨이퍼를 접합한 후, 상기 이온 주입층으로 박리하는 것에 의해 상기 본드 웨이퍼의 박막화를 행하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  6. 제4항에 있어서,
    상기 본드 웨이퍼는 표면에서 수소이온 또는 희가스 이온 중 적어도 1종류를 주입하여 표면 근방에 이온 주입층이 형성된 것이고, 이 본드 웨이퍼와 상기 베이스 웨이퍼를 접합한 후, 상기 이온 주입층으로 박리하는 것에 의해 상기 본드 웨이퍼의 박막화를 행하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 본드 웨이퍼와 상기 베이스 웨이퍼를 절연막을 매개로 접합하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  8. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 오프앵글 각도가 30분 이상 1도 30분 이하인 것을 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  9. 제7항에 있어서,
    상기 오프앵글 각도가 30분 이상 1도 30분 이하인 것을 이용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
KR1020057021412A 2003-05-15 2004-05-07 Ｓｏｉ웨이퍼 및 그 제조방법 KR101014601B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00137939 2003-05-15
JP2003137939A JP4239676B2 (ja) 2003-05-15 2003-05-15 Ｓｏｉウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20060015599A KR20060015599A (ko) 2006-02-17
KR101014601B1 true KR101014601B1 (ko) 2011-02-16

Family

ID=33447277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021412A KR101014601B1 (ko) 2003-05-15 2004-05-07 Ｓｏｉ웨이퍼 및 그 제조방법

Country Status (7)

Country Link
US (1) US7357839B2 (ko)
EP (1) EP1624488B1 (ko)
JP (1) JP4239676B2 (ko)
KR (1) KR101014601B1 (ko)
CN (1) CN100361307C (ko)
TW (1) TW200503056A (ko)
WO (1) WO2004102668A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700488B2 (en) * 2007-01-16 2010-04-20 International Business Machines Corporation Recycling of ion implantation monitor wafers
CN102623304B (zh) * 2011-01-30 2015-03-25 陈柏颖 适用于纳米工艺的晶圆及其制造方法
CN104937433B (zh) 2012-12-20 2018-12-11 皇家飞利浦有限公司 具有轴向通道的共振陷阱
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
KR20200015086A (ko) 2018-08-02 2020-02-12 삼성전자주식회사 기판과 이를 포함하는 집적회로 소자 및 그 제조 방법
JP7318580B2 (ja) * 2020-03-30 2023-08-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150905A (ja) 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002289819A (ja) 2001-03-23 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板
WO2003032399A1 (fr) 2001-10-03 2003-04-17 Tokyo Electron Limited Dispositif semi-conducteur fabrique a la surface de silicium ayant un plan cristallin de direction <110> et procede de production correspondant

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112074A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Semiconductor device
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JPH0775244B2 (ja) * 1990-11-16 1995-08-09 信越半導体株式会社 誘電体分離基板及びその製造方法
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150905A (ja) 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002289819A (ja) 2001-03-23 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板
WO2003032399A1 (fr) 2001-10-03 2003-04-17 Tokyo Electron Limited Dispositif semi-conducteur fabrique a la surface de silicium ayant un plan cristallin de direction <110> et procede de production correspondant

Also Published As

Publication number Publication date
EP1624488A4 (en) 2009-10-28
KR20060015599A (ko) 2006-02-17
US7357839B2 (en) 2008-04-15
TW200503056A (en) 2005-01-16
TWI327337B (ko) 2010-07-11
CN100361307C (zh) 2008-01-09
CN1791982A (zh) 2006-06-21
EP1624488B1 (en) 2016-04-06
US20060246689A1 (en) 2006-11-02
EP1624488A1 (en) 2006-02-08
JP2004342858A (ja) 2004-12-02
JP4239676B2 (ja) 2009-03-18
WO2004102668A1 (ja) 2004-11-25

Similar Documents

Publication Publication Date Title
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
KR100688629B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
JPH11307472A (ja) 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2002164520A (ja) 半導体ウェーハの製造方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP2000331899A (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
KR101142138B1 (ko) 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법
KR101014601B1 (ko) Ｓｏｉ웨이퍼 및 그 제조방법
JP7318580B2 (ja) Ｓｏｉウェーハの製造方法
JP4581348B2 (ja) 貼り合わせウエーハの製造方法およびｓｏｉウエーハ
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
EP3809448B1 (en) Bonded soi wafer and method for manufacturing bonded soi wafer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 9