JPH0775244B2 - 誘電体分離基板及びその製造方法 - Google Patents
誘電体分離基板及びその製造方法Info
- Publication number
- JPH0775244B2 JPH0775244B2 JP2310722A JP31072290A JPH0775244B2 JP H0775244 B2 JPH0775244 B2 JP H0775244B2 JP 2310722 A JP2310722 A JP 2310722A JP 31072290 A JP31072290 A JP 31072290A JP H0775244 B2 JPH0775244 B2 JP H0775244B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- isolation
- single crystal
- insulating film
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 91
- 238000002955 isolation Methods 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000926 separation method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、分離溝の側壁を垂直としかつ表面を平行四辺
形に形成して島領域を極大にすることができるようにし
た接合型の誘電体分離基板及びその製造方法に関する。
形に形成して島領域を極大にすることができるようにし
た接合型の誘電体分離基板及びその製造方法に関する。
従来、半導体集積回路における個々の素子の分離につい
ては、比較的工程が簡単でかつ制御の容易な拡散層によ
るpn接合分離が広く行なわれているが、pn接合部におけ
る分離容量が大きく、集積回路の高周波特性に悪影響を
与え、回路の動作速度が遅くなるという欠点があり、他
の提案として誘導体層で分離する誘電体絶縁分離方式が
ある。この方式は、寄生容量や分離耐圧の点では理想的
な分離法である。
ては、比較的工程が簡単でかつ制御の容易な拡散層によ
るpn接合分離が広く行なわれているが、pn接合部におけ
る分離容量が大きく、集積回路の高周波特性に悪影響を
与え、回路の動作速度が遅くなるという欠点があり、他
の提案として誘導体層で分離する誘電体絶縁分離方式が
ある。この方式は、寄生容量や分離耐圧の点では理想的
な分離法である。
この誘電体分離基板としては、接合型の誘電体分離基板
（例えば、特開昭62−229855号公報等）が知られてい
る。
（例えば、特開昭62−229855号公報等）が知られてい
る。
従来の接合型の誘電体分離基板の製造方法を第４図
（ａ）〜（ｊ）に基づいて説明する。
（ａ）〜（ｊ）に基づいて説明する。
主表面が（100）面である単結晶シリコンの半導体基板
（接合基板）２（第４図（ａ））の研磨表面にSb又はAs
等のN+ドーパントを埋込拡散させ、さらに該接合基板２
の外面に、例えば熱酸化法により酸化膜（SiO2）の絶縁
膜４を被覆形成する。上記接合基板２と一方の単結晶シ
リコンの半導体基板（支持基板）６（第４図（ａ））と
の相対向する面の鏡面研磨側同士を向けて密着させ、20
0℃以上の温度で熱処理して接合させる（第４図
（ｂ））。この基板接合体８の接合基板２部分を30〜50
μｍの厚さになるまで研削研磨し（第４図（ｃ））、次
いで例えば熱酸化法により接合基板２の表面に0.6μｍ
程度のホトリソグラフィ用酸化膜10を形成する（第４図
（ｄ））。該酸化膜10をホトリソグラフィにより所望の
分離マスクパターンに従って選択的に除去して窓12を開
く（第４図（ｅ））。該窓12を通して該接合基板２の表
面が異方性エッチングされ、断面Ｖ字形の分離溝14が形
成され、この分離溝14によって島領域16が形成される
（第４図（ｆ））。その後、全面に分離酸化膜18を２μ
ｍ程度再び形成し（第４図（ｇ））、その上に多結晶シ
リコン層20を40〜80μｍ堆積させる（第４図（ｈ））。
多結晶シリコン層20側から研削研磨を行い酸化膜18を研
磨ストップ層として利用する（第４図（ｉ））。最後
に、酸化膜18を除去して、誘電体分離基板D1が完成する
（第４図（ｊ）及び第５図）。
（接合基板）２（第４図（ａ））の研磨表面にSb又はAs
等のN+ドーパントを埋込拡散させ、さらに該接合基板２
の外面に、例えば熱酸化法により酸化膜（SiO2）の絶縁
膜４を被覆形成する。上記接合基板２と一方の単結晶シ
リコンの半導体基板（支持基板）６（第４図（ａ））と
の相対向する面の鏡面研磨側同士を向けて密着させ、20
0℃以上の温度で熱処理して接合させる（第４図
（ｂ））。この基板接合体８の接合基板２部分を30〜50
μｍの厚さになるまで研削研磨し（第４図（ｃ））、次
いで例えば熱酸化法により接合基板２の表面に0.6μｍ
程度のホトリソグラフィ用酸化膜10を形成する（第４図
（ｄ））。該酸化膜10をホトリソグラフィにより所望の
分離マスクパターンに従って選択的に除去して窓12を開
く（第４図（ｅ））。該窓12を通して該接合基板２の表
面が異方性エッチングされ、断面Ｖ字形の分離溝14が形
成され、この分離溝14によって島領域16が形成される
（第４図（ｆ））。その後、全面に分離酸化膜18を２μ
ｍ程度再び形成し（第４図（ｇ））、その上に多結晶シ
リコン層20を40〜80μｍ堆積させる（第４図（ｈ））。
多結晶シリコン層20側から研削研磨を行い酸化膜18を研
磨ストップ層として利用する（第４図（ｉ））。最後
に、酸化膜18を除去して、誘電体分離基板D1が完成する
（第４図（ｊ）及び第５図）。
上記した主表面が（100）面である単結晶シリコン基板
を用いた接合型の誘電体分離基板は、分離溝の断面形状
がＶ字形であるから島領域が小さくなることは避けられ
ず、そしてこの島領域の形状は接合基板が厚くなる程益
々小さくなってしまうという難点があった。
を用いた接合型の誘電体分離基板は、分離溝の断面形状
がＶ字形であるから島領域が小さくなることは避けられ
ず、そしてこの島領域の形状は接合基板が厚くなる程益
々小さくなってしまうという難点があった。
本発明は、このような接合型の誘電体分離基板の製造に
おける島領域の縮小化による接合基板表面のロスを回避
し、島領域を極大とし集積度を高めることができるよう
にした誘電体分離基板及びその製造方法を提供すること
を目的とする。
おける島領域の縮小化による接合基板表面のロスを回避
し、島領域を極大とし集積度を高めることができるよう
にした誘電体分離基板及びその製造方法を提供すること
を目的とする。
上記課題を解決するために、本発明は、絶縁膜で被覆さ
れたシリコン単結晶接合基板とシリコン単結晶支持基板
とを互いに密着させて熱処理して接合する工程と、接合
された該接合基板の表面から所定の厚みを研磨して除去
する工程と、該接合基板の表面にホトリソグラフィ用酸
化膜を形成する工程と、該酸化膜をホトリソグラフィに
より所望の分離マスクパターンに従って選択的に除去し
て窓を開く工程と、該窓を通して該接合基板の表面をエ
ッチングすることによって上記酸化膜に達する分離溝を
設け島領域を形成する工程と、該接合基板の表面を分離
絶縁膜で被覆する工程と、該分離絶縁膜の上に多結晶シ
リコン層を所定の厚さに形成する工程と、該接合基板の
島領域の表面が露出するまで多結晶シリコン層を平面的
に研磨しかつ分離絶縁膜を除去する工程とからなる誘電
体分離基板の製造方法において、該シリコン単結晶接合
基板として（110）シリコン単結晶基板を用い、該接合
基板の表面上に存在する＜111＞方向の群に垂直な方向
からなる２辺と他の＜111＞方向の群に垂直な方向から
なる２辺によって構成される平行四辺形のマスクパター
ンを配置して該平行四辺形のマスクパターンの角部には
補償パターンを設け、アルカリ性エッチング液によって
異方性エッチングを行い上記絶縁膜まで達しかつ該窓に
沿って垂直な分離溝を設け島領域を形成するようにした
ものである。
れたシリコン単結晶接合基板とシリコン単結晶支持基板
とを互いに密着させて熱処理して接合する工程と、接合
された該接合基板の表面から所定の厚みを研磨して除去
する工程と、該接合基板の表面にホトリソグラフィ用酸
化膜を形成する工程と、該酸化膜をホトリソグラフィに
より所望の分離マスクパターンに従って選択的に除去し
て窓を開く工程と、該窓を通して該接合基板の表面をエ
ッチングすることによって上記酸化膜に達する分離溝を
設け島領域を形成する工程と、該接合基板の表面を分離
絶縁膜で被覆する工程と、該分離絶縁膜の上に多結晶シ
リコン層を所定の厚さに形成する工程と、該接合基板の
島領域の表面が露出するまで多結晶シリコン層を平面的
に研磨しかつ分離絶縁膜を除去する工程とからなる誘電
体分離基板の製造方法において、該シリコン単結晶接合
基板として（110）シリコン単結晶基板を用い、該接合
基板の表面上に存在する＜111＞方向の群に垂直な方向
からなる２辺と他の＜111＞方向の群に垂直な方向から
なる２辺によって構成される平行四辺形のマスクパター
ンを配置して該平行四辺形のマスクパターンの角部には
補償パターンを設け、アルカリ性エッチング液によって
異方性エッチングを行い上記絶縁膜まで達しかつ該窓に
沿って垂直な分離溝を設け島領域を形成するようにした
ものである。
その場合、平行四辺形島角部の侵食を防止し、極大の島
を得るために、前記接合基板の表面上に存在する＜111
＞方向の群に垂直な方向からなる２辺と他の＜111＞方
向の群に垂直な方向からなる２辺によって構成される平
行四辺形のマスクパターンを配置して該平行四辺形マス
クパターンの角部には所望の分離深さまでエッチングを
行った最終段階において単結晶島が完全な平行四辺形と
なるように適度に設定した補償パターンを設け、異方性
エッチングが行なわれる。
を得るために、前記接合基板の表面上に存在する＜111
＞方向の群に垂直な方向からなる２辺と他の＜111＞方
向の群に垂直な方向からなる２辺によって構成される平
行四辺形のマスクパターンを配置して該平行四辺形マス
クパターンの角部には所望の分離深さまでエッチングを
行った最終段階において単結晶島が完全な平行四辺形と
なるように適度に設定した補償パターンを設け、異方性
エッチングが行なわれる。
窓に沿って垂直な分離溝によって分離された島領域を有
する誘電体分離基板によれば、島領域の縮小化は回避さ
れ、島領域を極大とすることができる。
する誘電体分離基板によれば、島領域の縮小化は回避さ
れ、島領域を極大とすることができる。
本発明の誘電体分離基板では、｛110｝面のエッチレー
トに対して｛111｝面のエッチレートが極端に遅いとい
う異方性エッチの特性を利用するものである。
トに対して｛111｝面のエッチレートが極端に遅いとい
う異方性エッチの特性を利用するものである。
本発明の接合基板上における垂直溝等の特定幾何学形状
は単結晶シリコン基板の主表面である（110）面上に存
在する＜111＞方向の群に垂直な方向からなる２辺と他
の＜111＞方向の群に垂直な方向からなる２辺によって
構成され、その角度が70.5゜及び109.5゜である平行四
辺形のマスクパターンを用い、例えば、水酸化カリウム
水溶液等のアルカリエッチング液でエッチングを行うこ
とによって形成される。
は単結晶シリコン基板の主表面である（110）面上に存
在する＜111＞方向の群に垂直な方向からなる２辺と他
の＜111＞方向の群に垂直な方向からなる２辺によって
構成され、その角度が70.5゜及び109.5゜である平行四
辺形のマスクパターンを用い、例えば、水酸化カリウム
水溶液等のアルカリエッチング液でエッチングを行うこ
とによって形成される。
上述した通り異方性エッチングにおいては、｛111｝面
のエッチレートが｛110｝面のエッチレートに比べ極端
に遅く殆ど無視できるので、該マスクパターンの開口部
においては、深さ方向（＜110＞方向）にはエッチング
が速く進むが横方向（＜111＞方向）には殆どエッチン
グは進まない。最終的には該開口窓幅をほぼ維持し、基
板表面に対して垂直な（111）面の壁を持つ分離溝が形
成され、これらの分離溝によって囲まれた平行四辺形島
が得られる。
のエッチレートが｛110｝面のエッチレートに比べ極端
に遅く殆ど無視できるので、該マスクパターンの開口部
においては、深さ方向（＜110＞方向）にはエッチング
が速く進むが横方向（＜111＞方向）には殆どエッチン
グは進まない。最終的には該開口窓幅をほぼ維持し、基
板表面に対して垂直な（111）面の壁を持つ分離溝が形
成され、これらの分離溝によって囲まれた平行四辺形島
が得られる。
またこの異方性エッチの特徴として、平行四辺形島の角
部においてエッチングが比較的速く進みこの角部を侵食
する。しかし、本発明では所望の分離深さまでエッチン
グを行った最終段階において、単結晶島形状が完全な平
行四辺形となるように適度に設定した補償パターンを設
けてあるので、この角部における過度の侵食は防止され
る。
部においてエッチングが比較的速く進みこの角部を侵食
する。しかし、本発明では所望の分離深さまでエッチン
グを行った最終段階において、単結晶島形状が完全な平
行四辺形となるように適度に設定した補償パターンを設
けてあるので、この角部における過度の侵食は防止され
る。
この結果、垂直な分離溝によって平行四辺形の島領域は
互いに分離され、分離溝幅を極端に狭くすることが可能
で、さらに平行四辺形島の角部の侵食を防止できるた
め、島面積が極大となり、接合基板と素子有効面積は大
きくなり、集積度を高めることができる。
互いに分離され、分離溝幅を極端に狭くすることが可能
で、さらに平行四辺形島の角部の侵食を防止できるた
め、島面積が極大となり、接合基板と素子有効面積は大
きくなり、集積度を高めることができる。
以下に本発明の一実施例を添付図面に基づいて説明す
る。
る。
まず、本発明の接合型の誘電体分離基板の製造方法を第
１図（ａ）〜（ｊ）に基づいて説明する。
１図（ａ）〜（ｊ）に基づいて説明する。
主表面が（110）面である単結晶シリコンの半導体基板
（接合基板）22（第１図（ａ））の研磨表面にSb又はAs
等のN+ドーパントを埋込拡散させ、さらに該接合基板22
の外面に、例えば熱酸化法により酸化膜（SiO2）の絶縁
膜24を被覆形成する。このように、従来方法における主
表面が（100）面である単結晶シリコンの半導体基板
（接合基板）２の代わりに主表面が（110）面である単
結晶シリコンの半導体基板（接合基板）22を用いるの
が、本発明の大きな特徴である。上記接合基板22と一方
の単結晶シリコンの半導体基板（支持基板）26（第１図
（ａ））との相対向する面の鏡面研磨側同士を向けて密
着させ、200℃以上の温度で熱処理して接合させる（第
１図（ｂ））。この基板接合体28の接合基板22部分を30
〜50μｍの厚さになるまで研削研磨し（第１図
（ｃ））、次いで例えば熱酸化法により接合基板22の表
面に0.6μｍ程度のホトリソグラフィ用酸化膜30を形成
する（第１図（ｄ））。該酸化膜30をホトリソグラフィ
により所望の分離マスクパターンに従って選択的に除去
して窓32を開く（第１図（ｅ））。該窓32を通して該接
合基板22の表面が異方性エッチングされ、該窓32に沿っ
た垂直側壁を有する分離溝34が形成され、この分離溝34
によって島領域36が形成される（第１図（ｆ））。その
後、全面に分離酸化膜38を２μｍ程度再び形成し（第１
図（ｇ））、その上に多結晶シリコン層40を40〜80μｍ
堆積させる（第１図（ｈ））。多結晶シリコン層40側か
ら研削研磨を行い酸化膜38を研磨ストップ層として利用
する（第１図（ｉ））。最後に、酸化膜38を除去して、
本発明の誘電体分離基板D2が完成する（第１図（ｊ）及
び第２図）。
（接合基板）22（第１図（ａ））の研磨表面にSb又はAs
等のN+ドーパントを埋込拡散させ、さらに該接合基板22
の外面に、例えば熱酸化法により酸化膜（SiO2）の絶縁
膜24を被覆形成する。このように、従来方法における主
表面が（100）面である単結晶シリコンの半導体基板
（接合基板）２の代わりに主表面が（110）面である単
結晶シリコンの半導体基板（接合基板）22を用いるの
が、本発明の大きな特徴である。上記接合基板22と一方
の単結晶シリコンの半導体基板（支持基板）26（第１図
（ａ））との相対向する面の鏡面研磨側同士を向けて密
着させ、200℃以上の温度で熱処理して接合させる（第
１図（ｂ））。この基板接合体28の接合基板22部分を30
〜50μｍの厚さになるまで研削研磨し（第１図
（ｃ））、次いで例えば熱酸化法により接合基板22の表
面に0.6μｍ程度のホトリソグラフィ用酸化膜30を形成
する（第１図（ｄ））。該酸化膜30をホトリソグラフィ
により所望の分離マスクパターンに従って選択的に除去
して窓32を開く（第１図（ｅ））。該窓32を通して該接
合基板22の表面が異方性エッチングされ、該窓32に沿っ
た垂直側壁を有する分離溝34が形成され、この分離溝34
によって島領域36が形成される（第１図（ｆ））。その
後、全面に分離酸化膜38を２μｍ程度再び形成し（第１
図（ｇ））、その上に多結晶シリコン層40を40〜80μｍ
堆積させる（第１図（ｈ））。多結晶シリコン層40側か
ら研削研磨を行い酸化膜38を研磨ストップ層として利用
する（第１図（ｉ））。最後に、酸化膜38を除去して、
本発明の誘電体分離基板D2が完成する（第１図（ｊ）及
び第２図）。
本発明の特徴は、上述したごとく、異方性エッチングに
よって窓32に沿った垂直側壁を有する分離溝34を設け補
償パターン44を設けることにより、平行四辺形島の角部
の侵食を防止し島領域36を平行四辺形に形成するもので
ある。このように本発明では窓32に沿った垂直壁面を有
する分離溝34を形成するため、同じ大きさの島を形成す
るときに従来法のＶ字状の分離溝14（この場合、分離溝
深さに対して分離溝幅は となる）を形成する場合に比べて窓開けの幅を小さく、
即ち分離溝34の幅を極端に狭くすることができ、平行四
辺形島の角部の侵食を防止でき、接合基板表面の素子有
効面積を大きくすることができるものである。
よって窓32に沿った垂直側壁を有する分離溝34を設け補
償パターン44を設けることにより、平行四辺形島の角部
の侵食を防止し島領域36を平行四辺形に形成するもので
ある。このように本発明では窓32に沿った垂直壁面を有
する分離溝34を形成するため、同じ大きさの島を形成す
るときに従来法のＶ字状の分離溝14（この場合、分離溝
深さに対して分離溝幅は となる）を形成する場合に比べて窓開けの幅を小さく、
即ち分離溝34の幅を極端に狭くすることができ、平行四
辺形島の角部の侵食を防止でき、接合基板表面の素子有
効面積を大きくすることができるものである。
この本発明の特徴点について以下に詳細に説明する。
（110）シリコン単結晶接合基板22の主表面において、
第３図に示したごとく、70.5゜と109.5゜の角度を有す
る平行四辺形のマスクパターン42を使用して、窓32を形
成する。この平行四辺形42の相対向する２辺42a,42aは
該接合基板26の表面と垂直な位置に存在する｛111｝の
一面に垂直な方向（図示の例では、〔11〕方向又は
〔１〕方向）に直交し、残りの相対向する２辺42b.
42bは他の｛111｝面に垂直な方向（図示の例では〔１
１〕方向又は〔１〕方向）に直交している。
第３図に示したごとく、70.5゜と109.5゜の角度を有す
る平行四辺形のマスクパターン42を使用して、窓32を形
成する。この平行四辺形42の相対向する２辺42a,42aは
該接合基板26の表面と垂直な位置に存在する｛111｝の
一面に垂直な方向（図示の例では、〔11〕方向又は
〔１〕方向）に直交し、残りの相対向する２辺42b.
42bは他の｛111｝面に垂直な方向（図示の例では〔１
１〕方向又は〔１〕方向）に直交している。
アルカリ性エッチング液によって異方性エッチングを行
なうと、（111）面のエッチレートは（110）面のエッチ
レートに比較して極端に小さい。よって、上記したごと
く、この（111）面にはマスクパターン42によって形成
された窓32に沿ってほぼ垂直面を有する分離溝34が出現
する。また、この垂直な分離溝が交差する平行四辺形島
の角部では、｛110｝，｛111｝に加え第三の結晶面｛hk
l｝が現れる。このエッチング速度は ｛111｝《｛hkl｝＜｛110｝ の関係があり、比較的エッチングが速く進む。｛hkl｝
が著しくエッチングされると平行四辺形島の角部の侵食
が著しくなり素子形成面積が小さくなる。そこで、第３
図に示すように補償パターンを設けることにより、平行
四辺形島の角部の侵食を防止する。
なうと、（111）面のエッチレートは（110）面のエッチ
レートに比較して極端に小さい。よって、上記したごと
く、この（111）面にはマスクパターン42によって形成
された窓32に沿ってほぼ垂直面を有する分離溝34が出現
する。また、この垂直な分離溝が交差する平行四辺形島
の角部では、｛110｝，｛111｝に加え第三の結晶面｛hk
l｝が現れる。このエッチング速度は ｛111｝《｛hkl｝＜｛110｝ の関係があり、比較的エッチングが速く進む。｛hkl｝
が著しくエッチングされると平行四辺形島の角部の侵食
が著しくなり素子形成面積が小さくなる。そこで、第３
図に示すように補償パターンを設けることにより、平行
四辺形島の角部の侵食を防止する。
これに対して（100）シリコン単結晶接合基板６を使用
する第４図に示した従来法では分離溝深さに対して分離
溝幅は と大きい。本発明の誘電体分離基板D2は従来法による誘
電体分離基板D1に比較して有効な単結晶島の面積が広く
なっている。これは、本発明の誘電体分離基板D2と従来
法の誘電体分離基板D1とを示す第２図と第５図との比較
からも明らかである。
する第４図に示した従来法では分離溝深さに対して分離
溝幅は と大きい。本発明の誘電体分離基板D2は従来法による誘
電体分離基板D1に比較して有効な単結晶島の面積が広く
なっている。これは、本発明の誘電体分離基板D2と従来
法の誘電体分離基板D1とを示す第２図と第５図との比較
からも明らかである。
本発明に用いられるアルカリ性エッチング液としては、
例えば、KOH50wt％溶液（80℃）が好適である。
例えば、KOH50wt％溶液（80℃）が好適である。
以上述べたごとく、本発明によれば、島面積の縮小化が
回避され極大とすることができるから、接合基板の表面
の素子有効面積が大きくなり、集積度を高めることがで
きるものである。
回避され極大とすることができるから、接合基板の表面
の素子有効面積が大きくなり、集積度を高めることがで
きるものである。
第１図（ａ）〜（ｊ）は本発明による誘電体分離基板の
製造方法を示す断面図的説明図、第２図は本発明の誘電
体分離基板の拡大した断面図的説明図、第３図は本発明
に用いられるマスクパターンの一例を示す上面図、第４
図（ａ）〜（ｊ）は従来法による誘電体分離基板の製造
方法を示す断面図的説明図及び第５図は従来法の誘電体
分離基板の拡大した断面図的説明図である。 2,22……シリコン半導体基板（接合基板）、4,24……絶
縁膜、6,26……シリコン半導体基板（支持基板）、8,28
……基板接合体、10,30……フォトリソグラフィ用酸化
膜、12,32……窓、14,34……分離溝、16,36……島領
域、18,38……分離酸化膜、20,40……多結晶シリコン
層、42……マスクパターン、44……補償パターン、D1,D
2……誘電体分離基板。
製造方法を示す断面図的説明図、第２図は本発明の誘電
体分離基板の拡大した断面図的説明図、第３図は本発明
に用いられるマスクパターンの一例を示す上面図、第４
図（ａ）〜（ｊ）は従来法による誘電体分離基板の製造
方法を示す断面図的説明図及び第５図は従来法の誘電体
分離基板の拡大した断面図的説明図である。 2,22……シリコン半導体基板（接合基板）、4,24……絶
縁膜、6,26……シリコン半導体基板（支持基板）、8,28
……基板接合体、10,30……フォトリソグラフィ用酸化
膜、12,32……窓、14,34……分離溝、16,36……島領
域、18,38……分離酸化膜、20,40……多結晶シリコン
層、42……マスクパターン、44……補償パターン、D1,D
2……誘電体分離基板。
フロントページの続き (72)発明者 大木 好 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 杉田 充 群馬県安中市磯部２丁目13番１号 信越半 導体株式会社半導体磯部研究所内 (56)参考文献 特開 平２−260442（ＪＰ，Ａ)
Claims (2)
- 【請求項１】絶縁膜で被覆されたシリコン単結晶接合基
板とシリコン単結晶支持基板とを互いに密着させて熱処
理して接合する工程と、接合された該接合基板の表面か
ら所定の厚みを研磨して除去する工程と、該接合基板の
表面にホトリソグラフィ用酸化膜を形成する工程と、該
酸化膜をホトリソグラフィにより所望の分離マスクパタ
ーンに従って選択的に除去して窓を開く工程と、該窓を
通して該接合基板の表面をエッチングすることによって
上記酸化膜に達する分離溝を設け島領域を形成する工程
と、該接合基板の表面を分離絶縁膜で被覆する工程と、
該分離絶縁膜の上に多結晶シリコン層を所定の厚さに形
成する工程と、該接合基板の島領域の表面が露出するま
で多結晶シリコン層を平面的に研磨しかつ分離絶縁膜を
除去する工程とからなる誘電体分離基板の製造方法にお
いて、該シリコン単結晶接合基板として（110）シリコ
ン単結晶基板を用い、該接合基板の表面上に存在する＜
111＞方向の群に垂直な方向からなる２辺と他の＜111＞
方向の群に垂直な方向からなる２辺によって構成される
平行四辺形のマスクパターンを配置して該平行四辺形の
マスクパターンの角部には補償パターンを設け、アルカ
リ性エッチング液によって異方性エッチングを行い上記
絶縁膜まで達しかつ該窓に沿って垂直な分離溝を設け島
領域を形成することを特徴とする誘電体分離基板の製造
方法。 - 【請求項２】請求項（１）記載の方法により製造される
誘電体分離基板であり、垂直な分離溝によって分離され
かつ表面が平行四辺形状の島領域を有することを特徴と
する誘電体分離基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310722A JPH0775244B2 (ja) | 1990-11-16 | 1990-11-16 | 誘電体分離基板及びその製造方法 |
| EP91116150A EP0485720A3 (en) | 1990-11-16 | 1991-09-23 | Dielectrically isolated substrate and a process for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310722A JPH0775244B2 (ja) | 1990-11-16 | 1990-11-16 | 誘電体分離基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181755A JPH04181755A (ja) | 1992-06-29 |
| JPH0775244B2 true JPH0775244B2 (ja) | 1995-08-09 |
Family
ID=18008693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310722A Expired - Lifetime JPH0775244B2 (ja) | 1990-11-16 | 1990-11-16 | 誘電体分離基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0485720A3 (ja) |
| JP (1) | JPH0775244B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW309647B (ja) * | 1995-12-30 | 1997-07-01 | Hyundai Electronics Ind | |
| KR970052022A (ko) * | 1995-12-30 | 1997-07-29 | 김주용 | 에스 오 아이 기판 제조방법 |
| WO2004045869A1 (en) * | 2002-11-15 | 2004-06-03 | Sophia Wireless, Inc. | Method for improving the accuracy of an etched silicon pattern using mask compensation |
| JP4239676B2 (ja) * | 2003-05-15 | 2009-03-18 | 信越半導体株式会社 | Ｓｏｉウェーハおよびその製造方法 |
| JP5740820B2 (ja) * | 2010-03-02 | 2015-07-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1288278A (ja) * | 1968-12-31 | 1972-09-06 | ||
| US5024953A (en) * | 1988-03-22 | 1991-06-18 | Hitachi, Ltd. | Method for producing opto-electric transducing element |
| JPH01253265A (ja) * | 1988-03-31 | 1989-10-09 | Sharp Corp | 半導体装置 |
| JPH02260442A (ja) * | 1989-03-30 | 1990-10-23 | Toshiba Corp | 誘電体分離型半導体基板 |
| JPH03192751A (ja) * | 1989-12-21 | 1991-08-22 | Fuji Electric Co Ltd | 張り合わせ基板を用いた半導体装置の製造方法 |
-
1990
- 1990-11-16 JP JP2310722A patent/JPH0775244B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-23 EP EP91116150A patent/EP0485720A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04181755A (ja) | 1992-06-29 |
| EP0485720A3 (en) | 1995-12-27 |
| EP0485720A2 (en) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| TW200537144A (en) | Silicon optical device | |
| JPH0775245B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JP2737808B2 (ja) | Ｓｏｉウエハ上の下地絶縁体層の上のシリコン・デバイス層にシリコンの複数の薄いデバイス・メサを形成する方法 | |
| EP0856876A2 (en) | Method of manufacturing a bonding substrate | |
| JPH11274290A (ja) | 半導体素子の製造方法 | |
| JPH0775244B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JPS6310899B2 (ja) | ||
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| CN108063112B (zh) | 一种局部化soi区域制造方法 | |
| JPH0437020A (ja) | 熱圧着ウエーハの製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11330437A (ja) | Ｓｏｉ基板とその製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
| JP3296270B2 (ja) | 半導体装置及びその製造方法 | |
| JP2584639B2 (ja) | 半導体基板の製造方法 | |
| CN103137537A (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPH03268444A (ja) | 半導体装置の製造方法 | |
| JPH02260442A (ja) | 誘電体分離型半導体基板 | |
| JPH0574939B2 (ja) |