JP3296270B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3296270B2 JP3296270B2 JP30533697A JP30533697A JP3296270B2 JP 3296270 B2 JP3296270 B2 JP 3296270B2 JP 30533697 A JP30533697 A JP 30533697A JP 30533697 A JP30533697 A JP 30533697A JP 3296270 B2 JP3296270 B2 JP 3296270B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor device
- nitride film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に詳しくは、絶縁膜により埋め込まれた
素子分離領域を持つＳＯＩ基板の構造及びその製造方法
に関する。
方法に関し、特に詳しくは、絶縁膜により埋め込まれた
素子分離領域を持つＳＯＩ基板の構造及びその製造方法
に関する。
【０００２】
【従来の技術】従来より、回路の高速化に伴い、デバイ
スの高周波特性の改善が必要である。その為、素子基板
間などの寄生容量の低減のため、素子の微細化が強く望
まれている。素子の微細化のための素子分離構造とし
て、半導体基板表面上の素子分離領域に凹部を形成し、
凹部内にシリコン酸化膜またはポリシリコン膜などを埋
め込んで素子間分離を行う、いわゆる溝分離構造が用い
られている。
スの高周波特性の改善が必要である。その為、素子基板
間などの寄生容量の低減のため、素子の微細化が強く望
まれている。素子の微細化のための素子分離構造とし
て、半導体基板表面上の素子分離領域に凹部を形成し、
凹部内にシリコン酸化膜またはポリシリコン膜などを埋
め込んで素子間分離を行う、いわゆる溝分離構造が用い
られている。
【０００３】しかし、シリコン酸化膜を埋め込んだ場合
には、基板表面の酸化膜を除去する際に、凹部内の酸化
膜も同時に除去されてしまい、平坦性が悪くなるという
問題点がある。また、ポリシリコン膜を埋め込んだ場合
には、凹部内に残した多結晶シリコン膜を酸化する際、
熱酸化により多結晶シリコン膜が酸化膜に変わるとき
に、体積が増加する。
には、基板表面の酸化膜を除去する際に、凹部内の酸化
膜も同時に除去されてしまい、平坦性が悪くなるという
問題点がある。また、ポリシリコン膜を埋め込んだ場合
には、凹部内に残した多結晶シリコン膜を酸化する際、
熱酸化により多結晶シリコン膜が酸化膜に変わるとき
に、体積が増加する。
【０００４】そのため、分離溝の周辺にストレスが発生
し、素子の歩留まりを落とすなどの問題点がある。そこ
で、当該凹部内に、その膜中のボロン濃度が５．５ｗｔ
％以上１１ｗｔ％以下であるＢＰＳＧ膜を埋め込むこと
により、このような問題点を改善する特許が、特開昭６
１−８９４５号公報に提案されている。
し、素子の歩留まりを落とすなどの問題点がある。そこ
で、当該凹部内に、その膜中のボロン濃度が５．５ｗｔ
％以上１１ｗｔ％以下であるＢＰＳＧ膜を埋め込むこと
により、このような問題点を改善する特許が、特開昭６
１−８９４５号公報に提案されている。
【０００５】その工程は、次のように構成されている。
まず、図３（Ａ）のように、シリコン基板１の表面に５
００Å程度の熱酸化膜１０および０．５μｍから１．５
μｍ程度の多結晶シリコン膜１１を形成する。周知のフ
ォトリソグラフィ工程によりマスクを形成した後、前記
多結晶シリコン膜および酸化膜、さらにシリコン基板
を、異方性エッチングによりエッチング除去し、凹部１
２を形成する。
まず、図３（Ａ）のように、シリコン基板１の表面に５
００Å程度の熱酸化膜１０および０．５μｍから１．５
μｍ程度の多結晶シリコン膜１１を形成する。周知のフ
ォトリソグラフィ工程によりマスクを形成した後、前記
多結晶シリコン膜および酸化膜、さらにシリコン基板
を、異方性エッチングによりエッチング除去し、凹部１
２を形成する。
【０００６】次に図３（Ｂ）に示すように凹部１２の側
面および底面と多結晶シリコン膜の表面を熱酸化し、酸
化膜１３を形成する。そして、凹部および基板表面に膜
中のボロン濃度が５．５ｗｔ％以上１１ｗｔ％以下であ
るＢＰＳＧ膜１４を堆積し、ＢＰＳＧ膜をリフローす
る。次いで、図３（Ｃ）に示すように、多結晶シリコン
膜１１が表出し、かつ凹部にはＢＰＳＧ膜１４が残存す
るように、ＢＰＳＧ膜をエッチング除去する。
面および底面と多結晶シリコン膜の表面を熱酸化し、酸
化膜１３を形成する。そして、凹部および基板表面に膜
中のボロン濃度が５．５ｗｔ％以上１１ｗｔ％以下であ
るＢＰＳＧ膜１４を堆積し、ＢＰＳＧ膜をリフローす
る。次いで、図３（Ｃ）に示すように、多結晶シリコン
膜１１が表出し、かつ凹部にはＢＰＳＧ膜１４が残存す
るように、ＢＰＳＧ膜をエッチング除去する。
【０００７】次に多結晶シリコン膜を除去する。この
後、多結晶シリコン膜の側面および半導体基板表面上に
形成された酸化膜をバッファドフッ酸によるウエットエ
ッチングにより除去する。その際、ＢＰＳＧ膜中のボロ
ン濃度を５.５ｗｔ％以上１１ｗｔ％以下なので、ＢＰ
ＳＧ膜のエッチレートは酸化膜よりも遅くなる。そのた
め、凹部内のＢＰＳＧ膜を残して、酸化膜のみを除去で
きる。
後、多結晶シリコン膜の側面および半導体基板表面上に
形成された酸化膜をバッファドフッ酸によるウエットエ
ッチングにより除去する。その際、ＢＰＳＧ膜中のボロ
ン濃度を５.５ｗｔ％以上１１ｗｔ％以下なので、ＢＰ
ＳＧ膜のエッチレートは酸化膜よりも遅くなる。そのた
め、凹部内のＢＰＳＧ膜を残して、酸化膜のみを除去で
きる。
【０００８】この後、通常のゲート酸化などの熱処理に
より、基板表面に酸化膜１５を形成すると同時に、凹部
内に埋め込まれたＢＰＳＧ膜の表面はなめらかに平坦化
され、図３（Ｄ）に示す構造を得る。しかし、このよう
な構造では素子間寄生容量は低減されるが、素子と基板
間の容量の低減には限界がある。
より、基板表面に酸化膜１５を形成すると同時に、凹部
内に埋め込まれたＢＰＳＧ膜の表面はなめらかに平坦化
され、図３（Ｄ）に示す構造を得る。しかし、このよう
な構造では素子間寄生容量は低減されるが、素子と基板
間の容量の低減には限界がある。
【０００９】そこで、さらに素子と基板間容量を低減す
るために、例えば、特開平３−２０１５４８号公報に示
される様に、酸化膜などの絶縁膜上に単結晶シリコン膜
を形成するＳＯＩ基板を用いる方法が提案されている。
その際、研磨工程での加工精度の問題で困難であったデ
バイス活性層（絶縁膜上の単結晶シリコン膜の厚さ）の
厚みを精度よく制御する方法が、該特許に提案されてい
る。
るために、例えば、特開平３−２０１５４８号公報に示
される様に、酸化膜などの絶縁膜上に単結晶シリコン膜
を形成するＳＯＩ基板を用いる方法が提案されている。
その際、研磨工程での加工精度の問題で困難であったデ
バイス活性層（絶縁膜上の単結晶シリコン膜の厚さ）の
厚みを精度よく制御する方法が、該特許に提案されてい
る。
【００１０】つまり、まず図４（Ａ）に示すように、第
１のシリコン基板２１上に酸化膜２２、その上に窒化膜
２３を形成する。周知のフォトリソグラフィ技術により
マスクを形成後、異方性エッチングにより窒化膜２３、
酸化膜２２およびシリコン基板２１を除去し凹部を形成
する。このシリコン基板の凹部の深さにより、ＳＯＩ層
の厚みは決定される。そして、窒化膜２３をマスクとし
て選択熱酸化することで酸化膜２４を形成する。その酸
化時間は、形成される酸化膜２４が酸化膜２２とほぼ同
じ高さになるような時間とする。
１のシリコン基板２１上に酸化膜２２、その上に窒化膜
２３を形成する。周知のフォトリソグラフィ技術により
マスクを形成後、異方性エッチングにより窒化膜２３、
酸化膜２２およびシリコン基板２１を除去し凹部を形成
する。このシリコン基板の凹部の深さにより、ＳＯＩ層
の厚みは決定される。そして、窒化膜２３をマスクとし
て選択熱酸化することで酸化膜２４を形成する。その酸
化時間は、形成される酸化膜２４が酸化膜２２とほぼ同
じ高さになるような時間とする。
【００１１】次に図４（Ｂ）に示すように、第２のシリ
コン半導体基板２５の鏡面上にＢＰＳＧ膜２６を成膜す
る。続いて、図４（Ｃ）に示すように、窒化膜２３を除
去した前記第１の半導体基板２１と、前記ＢＰＳＧ膜２
６を成膜した第２の半導体基板を接合し、ＢＰＳＧ膜に
より基板間を絶縁分離した接合基板を形成する。
コン半導体基板２５の鏡面上にＢＰＳＧ膜２６を成膜す
る。続いて、図４（Ｃ）に示すように、窒化膜２３を除
去した前記第１の半導体基板２１と、前記ＢＰＳＧ膜２
６を成膜した第２の半導体基板を接合し、ＢＰＳＧ膜に
より基板間を絶縁分離した接合基板を形成する。
【００１２】次に、第１の半導体基板の接合面に対向す
る面を分離酸化膜２４が露出するまで選択ポリッシング
を行う。このように、分離酸化膜２４をエッチングスト
ッパとして機能させることで、酸化膜で囲まれた素子領
域を、その膜厚の制御性よく形成することができる。以
上のようにして、図４（Ｄ）に示すように誘電体により
絶縁分離されたＳＯＩ基板を、制御性よく、形成するこ
とができる。
る面を分離酸化膜２４が露出するまで選択ポリッシング
を行う。このように、分離酸化膜２４をエッチングスト
ッパとして機能させることで、酸化膜で囲まれた素子領
域を、その膜厚の制御性よく形成することができる。以
上のようにして、図４（Ｄ）に示すように誘電体により
絶縁分離されたＳＯＩ基板を、制御性よく、形成するこ
とができる。
【００１３】又、本願出願人が先に出願している特願平
６−１８０６３５号明細書には、ＳＯＩ基板を用い、配
線領域、抵抗部等の耐基板間容量の低減等を目的とした
技術が提案されている。当該特許出願に於いては、図５
（Ａ）に示す様に、シリコン基板３１上に酸化膜３２を
介して形成された単結晶シリコン膜３３を有するＳＯＩ
基板を形成する。
６−１８０６３５号明細書には、ＳＯＩ基板を用い、配
線領域、抵抗部等の耐基板間容量の低減等を目的とした
技術が提案されている。当該特許出願に於いては、図５
（Ａ）に示す様に、シリコン基板３１上に酸化膜３２を
介して形成された単結晶シリコン膜３３を有するＳＯＩ
基板を形成する。
【００１４】周知のフォトリソグラフィ法によりマスク
を形成し、単結晶シリコン膜３３を部分的にドライエッ
チング法にて除去し、島状の素子領域３５を形成する。
続いて、全面に窒化シリコン膜３４を形成する。この窒
化膜は、後工程で形成するＢＰＳＧ膜から素子領域３５
へ、ボロン、リンが拡散するのを防止する為に形成され
ている。
を形成し、単結晶シリコン膜３３を部分的にドライエッ
チング法にて除去し、島状の素子領域３５を形成する。
続いて、全面に窒化シリコン膜３４を形成する。この窒
化膜は、後工程で形成するＢＰＳＧ膜から素子領域３５
へ、ボロン、リンが拡散するのを防止する為に形成され
ている。
【００１５】次に、図５（Ｂ）に示す様に、炭化シリコ
ン膜３７を形成した後、パターニングして非素子領域３
６に当該炭化シリコン膜３７を島状に残す。そして、ボ
ロンリンシリケートガラス膜（ＢＰＳＧ膜）３８を厚く
堆積させる。続いて、このＢＰＳＧ膜を１０００℃で熱
処理してリフローさせた後、ドライエッチングによるリ
フローを行い、ＢＰＳＧ膜を溝３９Ａ、３９Ｂ内にのみ
残し、表面を平坦化する事で、図５（Ｃ）に示す様な構
造を得る。
ン膜３７を形成した後、パターニングして非素子領域３
６に当該炭化シリコン膜３７を島状に残す。そして、ボ
ロンリンシリケートガラス膜（ＢＰＳＧ膜）３８を厚く
堆積させる。続いて、このＢＰＳＧ膜を１０００℃で熱
処理してリフローさせた後、ドライエッチングによるリ
フローを行い、ＢＰＳＧ膜を溝３９Ａ、３９Ｂ内にのみ
残し、表面を平坦化する事で、図５（Ｃ）に示す様な構
造を得る。
【００１６】
【発明が解決しようとする課題】即ち、上記した公知技
術に関して、先ず特開平３−２０１５４８号公報におけ
る問題点は、素子分離領域を酸化により形成する際、素
子領域まで酸化される領域が広がるため、素子領域の微
細化が困難であることである。その理由は、選択酸化に
より溝内に酸化膜を形成しているためである。
術に関して、先ず特開平３−２０１５４８号公報におけ
る問題点は、素子分離領域を酸化により形成する際、素
子領域まで酸化される領域が広がるため、素子領域の微
細化が困難であることである。その理由は、選択酸化に
より溝内に酸化膜を形成しているためである。
【００１７】又、特開昭６１−８９４５号公報の技術に
於いては、ＢＰＳＧ膜の平坦化には効果が得られるが、
素子と基板間の容量の低減化には限界がある。更には、
特願平６−１８０６３５号明細書における問題点は、後
工程での熱処理によりＢＰＳＧ膜にクラックが入ること
であり、それによって、歩留り低下することである。
於いては、ＢＰＳＧ膜の平坦化には効果が得られるが、
素子と基板間の容量の低減化には限界がある。更には、
特願平６−１８０６３５号明細書における問題点は、後
工程での熱処理によりＢＰＳＧ膜にクラックが入ること
であり、それによって、歩留り低下することである。
【００１８】その理由は、ＢＰＳＧ膜及び炭化シリコン
膜の底面に窒化膜が形成されており、当該接続界面に多
くのクラックが入る事が判明している。従って、本発明
の目的は、ＢＰＳＧ膜におけるクラックの発生を防止
し、素子の歩留りが改善されるＳＯＩ基板の構造及びそ
の製造方法を提供することにある。
膜の底面に窒化膜が形成されており、当該接続界面に多
くのクラックが入る事が判明している。従って、本発明
の目的は、ＢＰＳＧ膜におけるクラックの発生を防止
し、素子の歩留りが改善されるＳＯＩ基板の構造及びそ
の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る第１の態様として
は、シリコン基板上に第１の絶縁膜が形成され、その第
１の絶縁膜上に素子領域となる独立した複数の単結晶シ
リコン層が形成され、当該単結晶シリコン層以外の領域
が、ボロンリンガラス（ＢＰＳＧ膜）膜で形成された構
造を有しており、且つ該単結晶シリコン層の側面にのみ
窒化膜が形成されている半導体装置であり、又、本発明
に係る第２の態様としては、シリコン基板上に設けられ
た第１の絶縁膜の上に素子領域を形成する単結晶シリコ
ン層を形成すると共に、当該第１の絶縁膜の上に形成さ
れた該素子領域間にボロンリンガラス（ＢＰＳＧ）膜を
埋め込むに際し、当該単結晶シリコン層と該ＢＰＳＧ膜
との間に窒化膜を介在させる半導体装置の製造方法であ
る。
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る第１の態様として
は、シリコン基板上に第１の絶縁膜が形成され、その第
１の絶縁膜上に素子領域となる独立した複数の単結晶シ
リコン層が形成され、当該単結晶シリコン層以外の領域
が、ボロンリンガラス（ＢＰＳＧ膜）膜で形成された構
造を有しており、且つ該単結晶シリコン層の側面にのみ
窒化膜が形成されている半導体装置であり、又、本発明
に係る第２の態様としては、シリコン基板上に設けられ
た第１の絶縁膜の上に素子領域を形成する単結晶シリコ
ン層を形成すると共に、当該第１の絶縁膜の上に形成さ
れた該素子領域間にボロンリンガラス（ＢＰＳＧ）膜を
埋め込むに際し、当該単結晶シリコン層と該ＢＰＳＧ膜
との間に窒化膜を介在させる半導体装置の製造方法であ
る。
【００２０】
【発明の実施の形態】本発明に係る当該半導体装置及び
半導体装置の製造方法は、上記した様な技術構成を採用
していることから、素子領域とＢＰＳＧ膜の間に形成さ
れている窒化膜を素子領域の側面にのみ形成することで
ＢＰＳＧ膜に発生する応力を緩和することができ、ＢＰ
ＳＧ膜にクラックが発生する事を防止し、素子領域に形
成されている素子の歩留りを向上する事が出来る。
半導体装置の製造方法は、上記した様な技術構成を採用
していることから、素子領域とＢＰＳＧ膜の間に形成さ
れている窒化膜を素子領域の側面にのみ形成することで
ＢＰＳＧ膜に発生する応力を緩和することができ、ＢＰ
ＳＧ膜にクラックが発生する事を防止し、素子領域に形
成されている素子の歩留りを向上する事が出来る。
【００２１】更に、本発明に於いては、ＢＰＳＧ膜から
ボロン、リンが素子領域へ拡散することを防ぐことがで
きるので、素子自体と素子分離領域の間隔をせまくする
ことができ、素子領域の微細化が可能になる。
ボロン、リンが素子領域へ拡散することを防ぐことがで
きるので、素子自体と素子分離領域の間隔をせまくする
ことができ、素子領域の微細化が可能になる。
【００２２】
【実施例】以下に、本発明に係る半導体装置及びその製
造方法の一具体例の構成を図面を参照しながら詳細に説
明する。即ち、図１及び図２は、本発明に係る当該半導
体装置の構成の一具体例とそのの製造方法の一具体例を
工程順に説明する断面図であり、図中、第１のシリコン
基板１上に第１の絶縁膜２が形成され、その第１の絶縁
膜２上に素子領域６となる独立した複数の単結晶シリコ
ン層３が形成され、当該単結晶シリコン層３以外の領域
が、ボロンリンガラス（ＢＰＳＧ膜）膜９で形成された
構造を有しており、且つ該単結晶シリコン層６の側面に
のみ窒化膜８が形成されている半導体装置５０が示され
ている。
造方法の一具体例の構成を図面を参照しながら詳細に説
明する。即ち、図１及び図２は、本発明に係る当該半導
体装置の構成の一具体例とそのの製造方法の一具体例を
工程順に説明する断面図であり、図中、第１のシリコン
基板１上に第１の絶縁膜２が形成され、その第１の絶縁
膜２上に素子領域６となる独立した複数の単結晶シリコ
ン層３が形成され、当該単結晶シリコン層３以外の領域
が、ボロンリンガラス（ＢＰＳＧ膜）膜９で形成された
構造を有しており、且つ該単結晶シリコン層６の側面に
のみ窒化膜８が形成されている半導体装置５０が示され
ている。
【００２３】本発明に於ける当該窒化膜は、シリコン窒
化膜である事が望ましい。更に、本発明に於いては、素
子領域６を構成する当該単結晶シリコン層３以外の領域
に配置せしめられたＢＰＳＧ膜９は、該第１の絶縁層２
と直接接合せしめられているものである事が望ましい。
又、本発明に於いては、当該単結晶シリコン層３の表面
に第２の酸化膜７が形成されている事が好ましい。
化膜である事が望ましい。更に、本発明に於いては、素
子領域６を構成する当該単結晶シリコン層３以外の領域
に配置せしめられたＢＰＳＧ膜９は、該第１の絶縁層２
と直接接合せしめられているものである事が望ましい。
又、本発明に於いては、当該単結晶シリコン層３の表面
に第２の酸化膜７が形成されている事が好ましい。
【００２４】本発明に係る上記した半導体装置５０を製
造する方法の基本的な構成は、例えば、シリコン基板１
上に設けられた第１の絶縁膜２の上に素子領域６を形成
する単結晶シリコン層３を形成すると共に、当該第１の
絶縁膜２の上に形成された該素子領域６の間の領域に、
ボロンリンガラス（ＢＰＳＧ）膜９を埋め込むに際し、
当該単結晶シリコン層３と該ＢＰＳＧ膜９との接合界面
に窒化膜８を介在させる様にする事が望ましい。
造する方法の基本的な構成は、例えば、シリコン基板１
上に設けられた第１の絶縁膜２の上に素子領域６を形成
する単結晶シリコン層３を形成すると共に、当該第１の
絶縁膜２の上に形成された該素子領域６の間の領域に、
ボロンリンガラス（ＢＰＳＧ）膜９を埋め込むに際し、
当該単結晶シリコン層３と該ＢＰＳＧ膜９との接合界面
に窒化膜８を介在させる様にする事が望ましい。
【００２５】本発明に係る該半導体装置の製造方法のよ
り具体的な工程の手順の一例を示すならば、次の様な構
成となる。即ち、支持基板１上に第１の絶縁膜２を形成
する工程と、前記第１の絶縁膜２を介して支持基板１と
単結晶シリコン膜からなる半導体基板３を貼りあわせる
工程と、所定の厚さまで前記半導体基板３を研磨する工
程と、半導体基板３上に第２の絶縁膜４として例えば酸
化膜を形成する工程と、前記第２の絶縁膜４上に第１の
窒化膜７を形成する工程と、素子分離領域６となる部分
の前記第２の絶縁膜４、第１の窒化膜７および半導体基
板３を、前記第１の絶縁膜２の表面が露出するまで除去
する工程と、全面に第２の窒化膜８を形成する工程と、
前記半導体基板３上、及び第１の絶縁膜２上の第２の窒
化膜８を除去し、半導体基板３の側面にのみ第２の窒化
膜８を残す工程と、全面にボロンリンガラス（ＢＰＳ
Ｇ）膜９を形成する工程と、前記第１の窒化膜７の表面
が露出するまで、場合によっては当該第２の絶縁膜４の
表面が露出するまで、ＢＰＳＧ膜９を選択研磨し、前記
ＢＰＳＧ膜９が埋め込まれた素子分離領域６を形成する
工程とから構成されているものである。
り具体的な工程の手順の一例を示すならば、次の様な構
成となる。即ち、支持基板１上に第１の絶縁膜２を形成
する工程と、前記第１の絶縁膜２を介して支持基板１と
単結晶シリコン膜からなる半導体基板３を貼りあわせる
工程と、所定の厚さまで前記半導体基板３を研磨する工
程と、半導体基板３上に第２の絶縁膜４として例えば酸
化膜を形成する工程と、前記第２の絶縁膜４上に第１の
窒化膜７を形成する工程と、素子分離領域６となる部分
の前記第２の絶縁膜４、第１の窒化膜７および半導体基
板３を、前記第１の絶縁膜２の表面が露出するまで除去
する工程と、全面に第２の窒化膜８を形成する工程と、
前記半導体基板３上、及び第１の絶縁膜２上の第２の窒
化膜８を除去し、半導体基板３の側面にのみ第２の窒化
膜８を残す工程と、全面にボロンリンガラス（ＢＰＳ
Ｇ）膜９を形成する工程と、前記第１の窒化膜７の表面
が露出するまで、場合によっては当該第２の絶縁膜４の
表面が露出するまで、ＢＰＳＧ膜９を選択研磨し、前記
ＢＰＳＧ膜９が埋め込まれた素子分離領域６を形成する
工程とから構成されているものである。
【００２６】本発明に於ける当該窒化膜は、例えばシリ
コン窒化膜であり又第２の絶縁膜４は、例えばシリコン
酸化膜である事が望ましい。以下に、本発明に於ける半
導体装置の製造方法の一具体例を図面を参照にして詳細
に説明する。即ち、図１は、本発明にかかる半導体装置
の製造工程の一具体例の構成を示している。
コン窒化膜であり又第２の絶縁膜４は、例えばシリコン
酸化膜である事が望ましい。以下に、本発明に於ける半
導体装置の製造方法の一具体例を図面を参照にして詳細
に説明する。即ち、図１は、本発明にかかる半導体装置
の製造工程の一具体例の構成を示している。
【００２７】図１（Ａ）において、支持基板として表面
に熱酸化による厚さ１μｍの酸化膜２を形成した第１の
シリコン基板１と、素子形成を行う第２のシリコン基板
３を酸化膜２をはさんで張り合わせ、１０００℃に加熱
して貼りあわせる。そして、第２のシリコン基板３を研
磨して、デバイス活性層の厚さを１.５μｍにし、ＳＯ
Ｉ基板を形成する。
に熱酸化による厚さ１μｍの酸化膜２を形成した第１の
シリコン基板１と、素子形成を行う第２のシリコン基板
３を酸化膜２をはさんで張り合わせ、１０００℃に加熱
して貼りあわせる。そして、第２のシリコン基板３を研
磨して、デバイス活性層の厚さを１.５μｍにし、ＳＯ
Ｉ基板を形成する。
【００２８】次に図１（Ｂ）に示すように、第２のシリ
コン基板３上に熱酸化により、厚さが５００Å程度の熱
酸化膜４及び厚さ１２００Å程度の窒化膜７を形成す
る。周知のフォトリソグラフィ工程によりマスクを形成
した後、前記酸化膜４、窒化膜７およびシリコン基板３
を、酸化膜２の表面まで異方性エッチングによりエッチ
ング除去し、素子分離領域となる溝５と素子領域６を形
成する。
コン基板３上に熱酸化により、厚さが５００Å程度の熱
酸化膜４及び厚さ１２００Å程度の窒化膜７を形成す
る。周知のフォトリソグラフィ工程によりマスクを形成
した後、前記酸化膜４、窒化膜７およびシリコン基板３
を、酸化膜２の表面まで異方性エッチングによりエッチ
ング除去し、素子分離領域となる溝５と素子領域６を形
成する。
【００２９】このエッチングの際、酸化膜２がなくな
り、第１のシリコン基板１の表面がでないようにする。
続いて、図１（Ｃ）に示すように、化学気相成長（ＣＶ
Ｄ）法を用いて、全面に第２の窒化膜８を１５００Å程
度形成する。次いで、図２（Ａ）に示すように、素子領
域６上及び酸化膜２上の第２の窒化膜８を異方性エッチ
ングにより除去し、素子領域６の側面にのみ窒化膜８を
残す。
り、第１のシリコン基板１の表面がでないようにする。
続いて、図１（Ｃ）に示すように、化学気相成長（ＣＶ
Ｄ）法を用いて、全面に第２の窒化膜８を１５００Å程
度形成する。次いで、図２（Ａ）に示すように、素子領
域６上及び酸化膜２上の第２の窒化膜８を異方性エッチ
ングにより除去し、素子領域６の側面にのみ窒化膜８を
残す。
【００３０】続いて、図２（Ｂ）に示す様に、全面にＢ
ＰＳＧ膜９を堆積する。このとき、ＢＰＳＧ膜の膜厚
は、溝部上でＢＰＳＧ膜の高さが素子領域６より高くな
るような膜厚とする。１０００℃程度の熱処理により、
ＢＰＳＧ膜９をリフローする。続いて、選択ポリッシン
グにより、第１の窒化膜７が露出するまで、ＢＰＳＧ膜
を研磨する。この際、ＢＰＳＧ膜９と当該第１の窒化膜
７の研磨比が１０対１の研磨条件を用い、当該第１の窒
化膜７をエッチングストッパとして機能させることで、
溝部５上のＢＰＳＧ膜９の膜厚をデバイス活性層とほぼ
同じ厚さになるように、研磨することができる。
ＰＳＧ膜９を堆積する。このとき、ＢＰＳＧ膜の膜厚
は、溝部上でＢＰＳＧ膜の高さが素子領域６より高くな
るような膜厚とする。１０００℃程度の熱処理により、
ＢＰＳＧ膜９をリフローする。続いて、選択ポリッシン
グにより、第１の窒化膜７が露出するまで、ＢＰＳＧ膜
を研磨する。この際、ＢＰＳＧ膜９と当該第１の窒化膜
７の研磨比が１０対１の研磨条件を用い、当該第１の窒
化膜７をエッチングストッパとして機能させることで、
溝部５上のＢＰＳＧ膜９の膜厚をデバイス活性層とほぼ
同じ厚さになるように、研磨することができる。
【００３１】当該第１の窒化膜７を、熱リン酸を用いた
ウエットエッチングにより除去することにより、図２
（Ｃ）に示すような素子分離構造をもつＳＯＩ基板が製
造される。本発明に係る当該半導体装置５０に於いて
は、上記した様に、当該素子領域６と該分離領域を構成
する溝５を埋めＢＰＳＧ膜９との間に窒化膜８が存在し
ている事から、ボロン或いはリン等が、ＢＰＳＧ膜９か
ら当該素子領域６に拡散する事がなく、更に、当該ＢＰ
ＳＧ膜９は、直接的に該第１の絶縁膜である酸化膜２と
接合しているので、当該ＢＰＳＧ膜９と該酸化膜２との
界面及び当該ＢＰＳＧ膜９にクラックが発生したり、分
離が発生したりする事が防止出来る。
ウエットエッチングにより除去することにより、図２
（Ｃ）に示すような素子分離構造をもつＳＯＩ基板が製
造される。本発明に係る当該半導体装置５０に於いて
は、上記した様に、当該素子領域６と該分離領域を構成
する溝５を埋めＢＰＳＧ膜９との間に窒化膜８が存在し
ている事から、ボロン或いはリン等が、ＢＰＳＧ膜９か
ら当該素子領域６に拡散する事がなく、更に、当該ＢＰ
ＳＧ膜９は、直接的に該第１の絶縁膜である酸化膜２と
接合しているので、当該ＢＰＳＧ膜９と該酸化膜２との
界面及び当該ＢＰＳＧ膜９にクラックが発生したり、分
離が発生したりする事が防止出来る。
【００３２】更には、本発明に於いて、当該ＢＰＳＧ膜
９と該絶縁膜２との間に、従来の様な一般的に誘電率の
高い窒化膜が介在していないので、該ＢＰＳＧ膜９上に
何らかの配線を形成した場合でも、当該配線部と該基板
との間に形成される容量を、公知例の様にＢＰＳＧ膜、
窒化膜、絶縁膜の組み合わせからなる半導体装置に配線
部を形成した場合に比べて小さくする事が出来ることか
ら、寄生容量の発生を抑制する事が出来、従って、信号
伝達時間の遅延が防止出来ることから高速処理が可能と
なる。
９と該絶縁膜２との間に、従来の様な一般的に誘電率の
高い窒化膜が介在していないので、該ＢＰＳＧ膜９上に
何らかの配線を形成した場合でも、当該配線部と該基板
との間に形成される容量を、公知例の様にＢＰＳＧ膜、
窒化膜、絶縁膜の組み合わせからなる半導体装置に配線
部を形成した場合に比べて小さくする事が出来ることか
ら、寄生容量の発生を抑制する事が出来、従って、信号
伝達時間の遅延が防止出来ることから高速処理が可能と
なる。
【００３３】ここで、本発明に係る基板と従来の基板と
の間で当該基板の反り測定を行うと、従来の様に窒化膜
を全面に形成している場合には、反りは、−６．０μｍ
程度であるのに対し、本発明における様に、窒化膜を単
結晶シリコン膜３の側面のみに形成した場合では、反り
は−１１．５μｍ程度である。このように、反りが増加
することで、ＢＰＳＧ膜にかかるストレスを緩和する事
ができる。
の間で当該基板の反り測定を行うと、従来の様に窒化膜
を全面に形成している場合には、反りは、−６．０μｍ
程度であるのに対し、本発明における様に、窒化膜を単
結晶シリコン膜３の側面のみに形成した場合では、反り
は−１１．５μｍ程度である。このように、反りが増加
することで、ＢＰＳＧ膜にかかるストレスを緩和する事
ができる。
【００３４】その為、ＢＰＳＧ膜にひびが入るのを防止
する事が出来、デバイスの歩留りを改善する事が出来
る。
する事が出来、デバイスの歩留りを改善する事が出来
る。
【００３５】
【発明の効果】以上説明したように、本発明に係る半導
体装置及び当該半導体装置の製造方法に於いては、ＢＰ
ＳＧ膜にクラックが入るのを防止し、且つ素子領域に形
成された素子の歩留りを改善することが出来ると言う効
果を発揮する事が可能となる。その理由は、素子領域へ
ＢＰＳＧ膜からボロン、リンが拡散するのを防ぐための
窒化膜を、素子領域の側面にのみ形成している事及び、
当該ＢＰＳＧ膜９と絶縁膜２との間の接合特性が、従来
のＢＰＳＧ膜９と窒化膜との接合特性よりも優れている
ことに起因しているからである。
体装置及び当該半導体装置の製造方法に於いては、ＢＰ
ＳＧ膜にクラックが入るのを防止し、且つ素子領域に形
成された素子の歩留りを改善することが出来ると言う効
果を発揮する事が可能となる。その理由は、素子領域へ
ＢＰＳＧ膜からボロン、リンが拡散するのを防ぐための
窒化膜を、素子領域の側面にのみ形成している事及び、
当該ＢＰＳＧ膜９と絶縁膜２との間の接合特性が、従来
のＢＰＳＧ膜９と窒化膜との接合特性よりも優れている
ことに起因しているからである。
【図１】図１（Ａ）から図１（Ｃ）は、本発明に係る半
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。
【図２】図２（Ａ）から図２（Ｃ）は、本発明に係る半
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。
【図３】図３（Ａ）から図３（Ｄ）は、従来に於ける半
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。
導体装置の製造方法の一具体例の工程手順に於ける主要
な製造工程を示す断面図である。
【図４】図４（Ａ）から図４（Ｄ）は、従来に於ける半
導体装置の製造方法の他の具体例の工程手順に於ける主
要な製造工程を示す断面図である。
導体装置の製造方法の他の具体例の工程手順に於ける主
要な製造工程を示す断面図である。
【図５】図５（Ａ）から図５（Ｃ）は、従来に於ける半
導体装置の製造方法の別の具体例の工程手順に於ける主
要な製造工程を示す断面図である。
導体装置の製造方法の別の具体例の工程手順に於ける主
要な製造工程を示す断面図である。
１…シリコン基板 ２…絶縁膜、酸化膜 ３…単結晶シリコン膜 ４…第２の絶縁膜 ５…分離溝部、素子分離領域 ６…素子形成領域 ７…第１の窒化膜 ８…第２の窒化膜 ９…ＢＰＳＧ膜 ５０…半導体装置
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762 H01L 21/76 H01L 27/12
Claims (6)
- 【請求項１】 絶縁膜が形成されたシリコン基板と、前
記絶縁膜上に貼り合わせた単結晶シリコン膜からなるシ
リコン基板とを備えたＳＯＩ基板構造の半導体装置に於
いて、前記半導体装置は、前記単結晶シリコン膜からな
るシリコン基板が素子分離領域により分離され独立した
複数の単結晶シリコン膜からなる素子領域を備え、前記
素子分離領域は窒化膜−ボロンリンガラス（ＢＰＳＧ）
膜−窒化膜のサンドイッチで構成され、その底面は前記
絶縁膜に接していることを特徴とする半導体装置。 - 【請求項２】 前記窒化膜は、シリコン窒化膜である事
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記素子分離領域に配置せしめられたＢ
ＰＳＧ膜は、前記絶縁膜と直接接合せしめられているも
のである事を特徴とする請求項１又は２に記載の半導体
装置。 - 【請求項４】 前記単結晶シリコン膜からなる素子領域
の表面に酸化膜が形成されている事を特徴とする請求項
１乃至３の何れかに記載の半導体装置。 - 【請求項５】 支持基板上に第１の絶縁膜を形成する工
程と、前記第１の絶縁膜を介して支持基板と半導体基板
を貼りあわせる工程と、 所定の厚さまで前記半導体基板を研磨する工程と、 半導体基板上に第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に第１の窒化膜を形成する工程と、 素子分離領域となる部分の前記第２の絶縁膜、第１の窒
化膜および半導体基板を、前記第１の絶縁膜の表面が露
出するまで除去する工程と、 全面に第２の窒化膜を形成する工程と、 前記半導体基板上及び第１の絶縁膜上の窒化膜を除去
し、半導体基板側面にのみ第２の窒化膜を残す工程と、 全面にボロンリンガラス（ＢＰＳＧ）膜を形成する工程
と、前記第１の窒化膜の表面が露出するまでＢＰＳＧ膜
を選択研磨し、前記ＢＰＳＧ膜が埋め込まれた素子分離
領域を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記窒化膜は、シリコン窒化膜である事
を特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30533697A JP3296270B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30533697A JP3296270B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145276A JPH11145276A (ja) | 1999-05-28 |
| JP3296270B2 true JP3296270B2 (ja) | 2002-06-24 |
Family
ID=17943895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30533697A Expired - Fee Related JP3296270B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3296270B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611031B2 (en) | 2000-09-28 | 2003-08-26 | Nec Corporation | Semiconductor device and method for its manufacture |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540359B2 (ja) * | 2004-02-10 | 2010-09-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
-
1997
- 1997-11-07 JP JP30533697A patent/JP3296270B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6611031B2 (en) | 2000-09-28 | 2003-08-26 | Nec Corporation | Semiconductor device and method for its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11145276A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH0449777B2 (ja) | ||
| US5903040A (en) | Trench isolated integrated circuits including voids | |
| JP3296270B2 (ja) | 半導体装置及びその製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS6038831A (ja) | 半導体装置およびその製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| US5874347A (en) | Method for fabricating field oxide isolation region for semiconductor devices | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JPH02177433A (ja) | 半導体基板の製法 | |
| JPS6359538B2 (ja) | ||
| JPH04181755A (ja) | 誘電体分離基板及びその製造方法 | |
| JP3235542B2 (ja) | 半導体装置およびその製造方法 | |
| JP4228414B2 (ja) | 半導体装置の製造方法 | |
| JPH0226783B2 (ja) | ||
| JP3342150B2 (ja) | 半導体装置の製造方法 | |
| JP3402843B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2561383B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JPH02116131A (ja) | 半導体装置の製造方法 | |
| JPH05235157A (ja) | 半導体装置の製造方法 | |
| JP2709200B2 (ja) | 半導体装置の製造方法 | |
| JPH07106413A (ja) | 溝分離半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |