CN103137537A - 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 - Google Patents
一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 Download PDFInfo
- Publication number
- CN103137537A CN103137537A CN2011103837902A CN201110383790A CN103137537A CN 103137537 A CN103137537 A CN 103137537A CN 2011103837902 A CN2011103837902 A CN 2011103837902A CN 201110383790 A CN201110383790 A CN 201110383790A CN 103137537 A CN103137537 A CN 103137537A
- Authority
- CN
- China
- Prior art keywords
- layer
- cosi
- insulator
- substrate
- graphically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
Description
技术领域
本发明属于半导体领域，特别是涉及一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法。
背景技术
BiCMOS是继CMOS后的新一代高性能VLSI工艺。CMOS以低功耗、高密度成为80年VLSI的主流工艺。随着尺寸的逐步缩小，电路性能不断得到提高，但是当尺寸降到1um以下时，由于载流子速度饱和等原因，它的潜力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，其基本思想是以CMOS器件为主要单元电路，而在要求驱动大电容负载之处加入双极器件或电路，发挥各自的优势，克服缺点，可以使电路达到高速度、低功耗。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离；SOI加上深槽隔离，也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
传统的SOI衬底包括背衬底，绝缘层以及绝缘层上的顶层硅，一般的SOI双极电路、BiCMOS电路的制造需要在传统SOI顶层硅中制作集电区重掺杂埋层，以降低集电极电阻与增加衬底的击穿电压，但是，这样的制作工艺步骤复杂，且占用了部分顶层硅的空间，增加了顶层硅的厚度。而且，传统的SOI BICMOS工艺一般是在厚度相同的顶层硅上制作双极电路与CMOS电路，然而，制作双极电路特别是垂直型双极电路需要的SOI顶层硅厚度较大，这会导致SOI CMOS电路在运行过程中难以达到全耗尽，从而大大的降低了SOI CMOS电路的运行速度而影响BICMOS电路运行速度的提高。一般来说，SOI CMOS电路需要SOI顶层硅的厚度小于200nm，而由于需要同时集成双极电路的需要，其厚度需要远远的超过此厚度。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法，在传统SOI衬底的绝缘层和顶层硅之间插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，并且通过控制顶层硅不同区域的厚度，达到减小双极电路所需顶层硅厚度、简化工艺等目的。
为实现上述目的及其他相关目的，本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，所述制备方法至少包括以下步骤：1)提供第一Si衬底，在所述第一Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一Si衬底及光刻胶的表面依次形成Co层与Ti层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Co层及Ti层；2)进行第一次退火以使所述第一Si衬底与所述Co层反应生成CoSi层，然后去除所述Ti层及未反应的Co层，接着进行第二次退火以使所述CoSi层转变成CoSi2层；3)在所述CoSi2层及第一Si衬底表面形成第一SiO2层，然后进行H离子注入以在所述第一Si衬底中形成剥离界面；4)去除待制备MOS器件的区域对应的所述第一SiO2层并刻蚀位于其下方的所述第一Si衬底至一预设深度，然后在所得结构的表面形成第二SiO2层并对该第二SiO2层抛光以使其平坦化；5)提供具有第三SiO2层的第二Si衬底，键合所述第三SiO2层与所述第一SiO2层，然后进行第三次退火以使所述第一Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。
在本发明的制备方法中，所述步骤1)还包括对所述第一Si衬底进行标准的湿式化学清洗法清洗的步骤。
优选地，所述步骤1)中，在真空环境中淀积所述Co层与Ti层，其中，淀积的Co层厚度为15～30nm，淀积的Ti层厚度为5～10nm。
在本发明的制备方法中，所述第一次退火气氛为N2气氛，退火温度为500～600℃，退火时间为60秒。
在本发明的制备方法中，在60℃下选用摩尔比为1∶1∶5的NH3、H2O2、H2O溶液采用湿法刻蚀去除所述Ti层，选用摩尔比为1∶1∶5的HCl、H2O2、H2O溶液采用湿法刻蚀去除所述未反应的Co层。
在本发明的制备方法中，所述第二次退火气氛为N2气氛，退火温度为800～900℃，退火时间为60秒。
在本发明的制备方法中，所述步骤4)中形成所述第二SiO2层后还包括对其在900℃下退火1小时的步骤。
在本发明的制备方法中，所述步骤4)中，所述预设深度5～300nm。
在本发明的制备方法中，所述第三次退火气氛为N2气氛，退火温度为400～600℃，退火时间为30分钟。
在本发明的制备方法中，所述步骤5)还包括第四次退火以加强所述第二SiO2层与所述第一SiO2层的键合的步骤，其中，所述第四次退火气氛为N2气氛，退火温度为800℃，退火时间为4小时。
本发明还提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料，至少包括：Si衬底；结合于所述Si衬底表面的且具有凹槽结构绝缘层，结合于所述绝缘层凹槽结构底面的CoSi2层，以及结合于所述CoSi2层与所述绝缘层表面的Si顶层，其中，所述CoSi2层的厚度小于所述绝缘层凹槽结构的深度。
在本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料中，所述CoSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。
在本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料中，所述凹槽结构的深度为：5～300nm。所述CoSi2层的厚度为30～150nm。所述Si顶层的厚度为5～200nm。
如上所述，本发明的一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法具有以下有益效果：通过抬离(lift-on)技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
附图说明
图1～图4显示为本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法步骤1)所呈现的结构示意图。
图5显示为本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法步骤2)所呈现的结构示意图。
图6～图7显示为本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法步骤3)所呈现的结构示意图。
图8～图9显示为本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法步骤4)所呈现的结构示意图。
图10～图13显示为本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法步骤5)所呈现的结构示意图。
元件标号说明
111 第一Si衬底
112 光刻胶
113 Co层
114 Ti层
115 CoSi2层
116 第一SiO2层
117 第二SiO2层
122 第三SiO2层
121 第二Si衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图13所示，本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，所述制备方法至少包括以下步骤：
请参阅图1～图4，如图所示，首先进行步骤1)，提供第一Si衬底111，所述第一Si衬底111为普通的硅晶圆，然后对所述第一Si衬底111进行标准的湿式化学清洗法清洗，以去除其表面的杂质离子及表面缺陷，在所述第一Si衬底111待制备MOS器件区域的表面形成光刻胶112，所述光刻胶112选用正光刻胶，在真空的环境下在所述第一Si衬底111表面与所述光刻胶表面112通过淀积的方法形成Co层113，然后在所述Co层113上淀积Ti层114，淀积的Co层厚度为15～30nm，淀积的Ti层厚度为5～10nm，在本实施例中，所述Co层113的厚度为20nm，所述Ti层114厚度为8nm，接着，采用抬离工艺去除所述光刻胶112及结合于所述光刻胶上的Co层113及Ti层114，以形成图形化的Co层113及Ti层114。
请参阅图5，如图所示，然后进行步骤2)，对步骤1)完成后所得结构进行第一次退火，退火在N2气氛下进行，退火温度为500～600℃，退火时间为60秒，在本实施例中，退火温度为550℃，以使所述第一Si衬底111与所述Co层113反应生成CoSi层，然后在60℃下选用摩尔比为1∶1∶5的NH3、H2O2、H2O溶液采用湿法刻蚀去除所述Ti层114，选用摩尔比为1∶1∶5的HCl、H2O2、H2O溶液采用湿法刻蚀去除所述未反应的Co层113；接着进行第二次退火以使所述CoSi层转变成CoSi2层115，其中，所述第二次退火在N2气氛下进行，退火温度为800～900℃，退火时间为60秒，在本实施例中，退火温度为850℃。
请参阅图6～图7，如图所示，接着进行步骤3)，在所述第一Si衬底与所述CoSi2层115表面通过淀积方法形成第一SiO2层116，在本实施例中，所述第一SiO2层的厚度为400～600nm，然后根据需求以特定的能量与特定的角度对所述第一SiO2层116进行H离子注入，以在第一Si衬底111形成剥离界面(图示中虚线处所示)。
请参阅图8～图9，如图所示，最后进行步骤4)，采用干法刻蚀去除待制备MOS器件的区域对应的所述第一SiO2层116并刻蚀位于其下方的所述第一Si衬底111至一预设深度，所述预设深度5～300nm，在本实施例中，所述预设深度100nm，以形成一凸台结构，然后在所得结构的表面采用化学气相沉积法形成第二SiO2层117，所述第二SiO2层117的厚度为400～600nm，并对该第二SiO2层117使用机械化学抛光法抛光以使其平坦化，也可对其进行刻蚀后再使用以机械化学抛光法抛光以使其平坦化，最后对以上所得结构进行退火，退火温度为900℃，退火时间为1小时，以使其更容易键合。
请参阅图10～图13，如图所示，最后进行步骤5)，提供具有第三SiO2层122的第二Si衬底121，在本实施例中，所述第二Si衬底122为普通的硅晶圆，然后对所述硅晶圆表面进行氧化以获得第三SiO2层122，所述第三SiO2层122的厚度为200～300nm，键合所述第三SiO2层122与所述第二SiO2层117，以形成键合SiO2层123，然后进行第三次退火以使所述第一Si衬底111从所述剥离界面剥离，在具体的实施过程中，在N2气氛中对键合以后的结构进行第三次退火，退火温度为400～600℃，退火时间为30分钟，在本实施例中，退火温度为500℃，使所述剥离界面附近的H离子逐渐聚集并形成气泡，气泡膨胀最终使所述第一Si衬底111在剥离界面处分离，接着，对分离后的结构进行第四次退火，退火气氛为N2气氛，退火温度为800℃，退火时间为4小时，以加强所述第三SiO2层122与所述第二SiO2层117之间的键合强度，以形成键合SiO2层123，最后，对剥离后的所述第一Si衬底111表面采用机械化学抛光法进行抛光以完成所述图形化全耗尽绝缘体上Si/CoSi2衬底材料制备。
请参阅图13，如图所示，本发明还提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料，至少包括：Si衬底111；结合与所述Si衬底121表面的具有凹槽结构绝缘层123；结合于所述绝缘层凹槽结构底面的CoSi2层115；以及结合于所述第一Si衬底及所述CoSi2层115表面的Si顶层111，在本实施例中，所述CoSi2层115垂向对应的Si顶层111区域为用于制备双极器件的区域。所述凹槽结构的深度为5～300nm，所述CoSi2层的厚度为30～150nm，在本实施例中，所述凹槽结构的深度为：100nm，所述CoSi2层114的厚度为80nm。所述Si顶层111的厚度为100nm，其中，所述CoSi2层115垂向对应的Si顶层111区域为用于制备双极器件的区域，用以代替常规SOI双极晶体管中的集电区重掺杂埋层，其余的Si顶层区域为用于制备MOS器件的区域。
实施例2
请参阅图1～图13，如图所示，所述图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法的基本步骤如实施例1，所述光刻胶112选用反转胶，所述Co层113的厚度选用15nm，所述Ti层114厚度为5nm，所述预设深度为40nm。所述第一次退火温度选用500℃，所述第二次退火选用800℃，所述第三次退火选用400℃。
请参阅图13，如图所示，所述图形化全耗尽绝缘体上Si/CoSi2衬底材料的基本结构如实施例1，其中，所述凹槽结构的深度为：40nm。所述CoSi2层115的厚度为30nm。所述Si顶层111的厚度为50nm。
实施例3
请参阅图1～图13，如图所示，所述图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法的基本步骤如实施例1，其中，所述光刻胶112选用正胶，所述Co层113的厚度选用30nm，所述Ti层114厚度为10nm，所述预设深度为150nm。所述第一次退火温度选用600℃，所述第二次退火选用900℃，所述第三次退火选用600℃。
请参阅图13，如图所示，所述图形化全耗尽绝缘体上Si/CoSi2衬底材料的基本结构如实施例1，其中，所述凹槽结构的深度为：150nm。所述CoSi2层115的厚度为150nm。所述Si顶层111的厚度为200nm。
综上所述，本发明的图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法通过抬离(lift-on)技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1)提供第一Si衬底，在所述第一Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一Si衬底及光刻胶的表面依次形成Co层与Ti层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Co层及Ti层；
2)进行第一次退火以使所述第一Si衬底与所述Co层反应生成CoSi层，然后去除所述Ti层及未反应的Co层，接着进行第二次退火以使所述CoSi层转变成CoSi2层；
3)在所述CoSi2层及第一Si衬底表面形成第一SiO2层，然后进行H离子注入以在所述第一Si衬底中形成剥离界面；
4)去除待制备MOS器件的区域对应的所述第一SiO2层并刻蚀位于其下方的所述第一Si衬底至一预设深度，然后在所得结构的表面形成第二SiO2层并对该第二SiO2层抛光以使其平坦化；
5)提供具有第三SiO2层的第二Si衬底，键合所述第三SiO2层与所述第一SiO2层，然后进行第三次退火以使所述第一Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。
2.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述步骤1)还包括对所述第一Si衬底进行标准的湿式化学清洗法清洗的步骤。
3.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述步骤1)中，在真空环境中淀积所述Co层与Ti层，其中，淀积的Co层厚度为15～30nm，淀积的Ti层厚度为5～10nm。
4.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述第一次退火气氛为N2气氛，退火温度为500～600℃，退火时间为60秒。
5.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：在60℃下选用摩尔比为1∶1∶5的NH3、H2O2、H2O溶液采用湿法刻蚀去除所述Ti层，选用摩尔比为1∶1∶5的HCl、H2O2、H2O溶液采用湿法刻蚀去除所述未反应的Co层。
6.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述第二次退火气氛为N2气氛，退火温度为800～900℃，退火时间为60秒。
7.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述步骤4)中形成所述第二SiO2层后还包括对其在900℃下退火1小时的步骤。
8.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述步骤4)中，所述预设深度5～300nm。
9.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述第三次退火气氛为N2气氛，退火温度为400～600℃，退火时间为30分钟。
10.根据权利要求1所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料的制备方法，其特征在于：所述步骤5)还包括第四次退火以加强所述第二SiO2层与所述第一SiO2层的键合的步骤，其中，所述第四次退火气氛为N2气氛，退火温度为800℃，退火时间为4小时。
11.一种图形化全耗尽绝缘体上Si/CoSi2衬底材料，其特征在于，至少包括：Si衬底；结合于所述Si衬底表面的且具有凹槽结构绝缘层，结合于所述绝缘层凹槽结构底面的CoSi2层，以及结合于所述CoSi2层与所述绝缘层表面的Si顶层，其中，所述CoSi2层的厚度小于所述绝缘层凹槽结构的深度。
12.根据权利要求11所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料，其特征在于：所述CoSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。
13.根据权利要求11所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料，其特征在于：所述凹槽结构的深度为5～300nm。
14.根据权利要求11所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料，其特征在于：所述CoSi2层的厚度为30～150nm。
15.根据权利要求11所述的图形化全耗尽绝缘体上Si/CoSi2衬底材料，其特征在于：所述Si顶层的厚度为5～200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110383790.2A CN103137537B (zh) | 2011-11-28 | 2011-11-28 | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110383790.2A CN103137537B (zh) | 2011-11-28 | 2011-11-28 | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137537A true CN103137537A (zh) | 2013-06-05 |
| CN103137537B CN103137537B (zh) | 2015-04-15 |
Family
ID=48497171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110383790.2A Active CN103137537B (zh) | 2011-11-28 | 2011-11-28 | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137537B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107367771A (zh) * | 2017-07-11 | 2017-11-21 | 中国科学院电子学研究所 | 电化学地震检波器敏感电极及其制备方法 |
| CN111238461A (zh) * | 2020-03-09 | 2020-06-05 | 中国建筑材料科学研究总院有限公司 | 一种谐振子及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| US5895953A (en) * | 1994-11-09 | 1999-04-20 | Harris Corporation | Ohmic contact to lightly doped islands from a conductive rapid diffusion buried layer |
| JP2009027156A (ja) * | 2007-06-20 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2011
- 2011-11-28 CN CN201110383790.2A patent/CN103137537B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| US5895953A (en) * | 1994-11-09 | 1999-04-20 | Harris Corporation | Ohmic contact to lightly doped islands from a conductive rapid diffusion buried layer |
| JP2009027156A (ja) * | 2007-06-20 | 2009-02-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107367771A (zh) * | 2017-07-11 | 2017-11-21 | 中国科学院电子学研究所 | 电化学地震检波器敏感电极及其制备方法 |
| CN111238461A (zh) * | 2020-03-09 | 2020-06-05 | 中国建筑材料科学研究总院有限公司 | 一种谐振子及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137537B (zh) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680240B1 (en) | Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide | |
| CN100378917C (zh) | 制造应变含硅混合衬底的方法以及含硅混合衬底 | |
| WO2005036638A1 (ja) | 半導体基板、半導体装置及び半導体基板の作製方法 | |
| CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
| WO2010080292A1 (en) | Low cost fabrication of double box back gate silicon-on-insulator wafers | |
| CN112635461B (zh) | 一种三维存算电路结构及其制备方法 | |
| CN105633002A (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
| CN105428358A (zh) | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 | |
| CN105633084A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
| CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| KR20180045889A (ko) | 복수의 반도체 디바이스 층을 갖는 반도체 구조물에 대한 시스템 및 방법 | |
| CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN110752218A (zh) | 一种多层soi及其制备方法 | |
| CN103066007B (zh) | 一种全隔离结构的制作方法 | |
| CN105552019A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| CN103137565B (zh) | 一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN108063112B (zh) | 一种局部化soi区域制造方法 | |
| CN103137546B (zh) | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN103137539B (zh) | 一种绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN103137547A (zh) | 一种绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN107910264B (zh) | 一种全耗尽soi结构的制作方法 | |
| CN103187248B (zh) | 一种混合晶向绝缘体上锗晶片及器件的制备方法 | |
| CN106328651B (zh) | 一种用于soi工艺的介质隔离结构及其方法 | |
| CN102738173B (zh) | 一种应变SiGe回型沟道SOI BiCMOS集成器件及制备方法 | |
| CN102751278B (zh) | 一种基于SOI衬底的应变SiGe BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |