CN102290369B - 一种薄goi晶片及其制备方法 - Google Patents

一种薄goi晶片及其制备方法 Download PDF

Info

Publication number
CN102290369B
CN102290369B CN2011102828499A CN201110282849A CN102290369B CN 102290369 B CN102290369 B CN 102290369B CN 2011102828499 A CN2011102828499 A CN 2011102828499A CN 201110282849 A CN201110282849 A CN 201110282849A CN 102290369 B CN102290369 B CN 102290369B
Authority
CN
China
Prior art keywords
layer
thin
high temperature
low temperature
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011102828499A
Other languages
English (en)
Other versions
CN102290369A (zh
Inventor
张苗
陈达
卞剑涛
姜海涛
薛忠营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2011102828499A priority Critical patent/CN102290369B/zh
Publication of CN102290369A publication Critical patent/CN102290369A/zh
Application granted granted Critical
Publication of CN102290369B publication Critical patent/CN102290369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种薄GOI晶片及其制备方法，本发明采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合SmartCut技术，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，并且通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要。本发明的制备方法工艺简单，可用于大规模的工业生产。

Description

一种薄GOI晶片及其制备方法
技术领域
本发明涉及一种晶片及其制备方法，特别是涉及一种薄GOI晶片及其制备方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。但是，根据国际半导体产业发展蓝图(ITRS2009)的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，现有的体硅材料和工艺正接近它们的物理极限，遇到了严峻的挑战。
从材料角度来说，我们需要从传统的单晶硅材料拓展到新一代硅基材料。众所周知锗(Ge)的电子和空穴载流子迁移率都比硅(Si)的要高，结合在硅材料与硅集成电路巨大成功的基础上出现的SOI(Silicon-on-Insulator)技术和高K栅介质材料，GOI材料具有独特优势，是突破体硅材料与硅集成电路限制的新兴材料。
通常都是采用梯度厚缓冲层的办法来生长单晶锗，厚缓冲层通常大于一微米，以防止穿透位错传播到单晶锗中，这种方法有诸多缺点：实现工艺持续时间长、单晶锗中仍然存在缺陷、梯度厚缓冲层外延在技术上有挑战等。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种薄GOI晶片及其制备方法，以解决现有技术中实现工艺持续时间长、单晶锗中仍然存在缺陷、梯度厚缓冲层外延在技术上有挑战等缺点。
为实现上述目的及其他相关目的，本发明提供一种薄GOI晶片的制备方法，所述制备方法至少包括以下步骤：步骤一，提供一第一衬底，在一预定的低温范围内在所述第一衬底的上表面形成低温Ge层，然后在一预定的高温范围内在所述低温Ge层的上表面形成高温Ge层，接着在所述高、低温Ge层界面处的一预设厚度范围内注入H离子，以制备出带有H离子注入的Ge外延结构片；步骤二，提供一第二衬底，在所述第二衬底表面形成绝缘层，以制备出一绝缘结构片，然后键合所述带有H离子注入的Ge外延结构片及绝缘结构片，以使所述高温Ge层与所述绝缘层相结合，形成具有所述Ge外延结构片与所述绝缘结构片的键合结构叠片；步骤三，对所述键合结构叠片进行第一次退火，以初步加固所述高温Ge层与所述绝缘层的结合并使所述高、低温Ge层界面的缺陷吸附与聚集H离子，以形成剥离层，并在所述剥离层处产生气泡现象以达到对所述高、低温Ge层的剥离，然后对所述高温Ge层表面进行抛光，以形成薄GOI晶片。
在本发明制备方法的步骤一中，所述低温范围为300℃～400℃，所述高温范围为600℃～650℃。
在本发明制备方法的步骤一中，所述低温Ge层厚度为20～100nm，所述高温Ge层厚度为20nm～200nm。
在本发明制备方法的步骤二中，所述绝缘层通过氧化或者淀积形成。
在本发明制备方法的步骤三中，所述剥离层为包含大量晶体缺陷并富含H离子的高、低温Ge层界面或者薄层。
在本发明制备方法的步骤三中，所述第一次退火先在250℃～350℃保温以初步加固所述高温Ge层与所述绝缘层的结合并使所述高、低温Ge层界面的缺陷开始吸附H离子，然后逐渐升温到550℃～650℃，以使所述高、低温Ge层界面的缺陷中的H离子聚集并达到剥离。
在本发明制备方法的步骤三中，还包括在900～1000℃下的第二次退火步骤，以加强所述高温Ge层与所述绝缘层的键合。
本发明制备方法的步骤三中，还包括对所述高温Ge层表面腐蚀步骤，以去除残留的部分所述剥离层与高温Ge层表面缺陷。
在本发明的制备方法中，所述第一衬底与第二衬底的材料为Si。
在本发明的制备方法中，所述绝缘层材料为SiO2。
本发明还提供了一种薄GOI晶片，至少包括：一种薄GOI晶片，其特征在于，所述GOI晶片至少包括：衬底；绝缘层，结合于所述衬底上表面；Ge层，结合于所述绝缘层上表面。
在本发明的薄GOI晶片中，所述衬底的材料为Si。
在本发明的薄GOI晶片中，所述绝缘层的材料为SiO2。
在本发明的薄GOI晶片中，所述Ge层的材料为纯Ge。
在本发明的薄GOI晶片中，所述Ge层的厚度为20nm～200nm。
在本发明的薄GOI晶片中，所述Ge层为带有应变或者完全弛豫的薄层。
如上所述，经由本发明的制备方法制备的薄GOI晶片，采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合Smart Cut技术，把注入的H离子吸附在高低温锗的界面处或一个薄层内，利用缺陷对H离子的吸引的作用，达到在低于剥离剂量窗口下的剥离浓度，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要，并且，本发明的制备方法可在较短的工艺周期下完成。因而，本发明克服了现有技术中实现工艺持续时间长、单晶锗中仍然存在缺陷、梯度厚缓冲层外延在技术上有挑战等问题。本发明的制备方法工艺简单，可用于大规模的工业生产。
附图说明
图1显示为本发明制备方法步骤一所呈现的结构示意图
图2a～2b显示为本发明制备方法步骤二所呈现的结构示意图
图3a～3b显示为本发明制备方法步骤三所呈现的结构示意图
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在不背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～3b所示，本发明提供一种薄GOI晶片的制作方法，所述方法至少包括以下步骤：
请参阅图1，如图所示首先进行步骤一，提供一第一衬底11，该第一衬底11材质为Si，也可为SiC或SiGe等，在一预定的低温范围内在所述第一衬底11的上表面采用淀积等方法形成低温Ge层12，然后在一预定的高温范围内在所述低温Ge层12的上表面采用淀积等方法形成高温Ge层14，由于低、高温Ge层12及14形成条件的差异，因此可获得一形成于所述低、高温Ge层12及14界面之间界面薄层，该界面薄层具有大量的缺陷，并且该缺陷被限制在所述的界面薄层内。接着以特定的能量及角度下从高温Ge层14表面注入H离子，以把所述的H离子控制在所述低、高温Ge层12及14交界处的一预设厚度范围内，以制备出带有H离子注入的Ge外延结构片(device wafer)1；
其中，H离子的入射方向与所述高温Ge层14表面成83°夹角，H离子的注入能量与高温Ge层14的厚度存在特定的比例关系。
还需要说明的是，所述步骤一中，所述低温范围为300℃～400℃，，所述高温范围为600℃～650℃，所述低温Ge层12厚度为20～100nm，所述高温Ge层14厚度为20nm～200nm，所述低、高温Ge层12及14均为纯Ge层。
请参阅图2a～2b，如图所示，然后进行步骤二，提供一第二衬底21，通过氧化或者淀积的方法在所述第二衬底21表面形成绝缘层22，以制备出一绝缘结构层2，所述第二衬底21的材质为Si，也可为SiC或SiGe等，所述绝缘层22为SiO2，也可为Al2O3、SiON、AlN等。其中一优选方案为：提供一Si衬底，然后对Si衬底的表面进行氧化形成SiO2氧化层，以制备出一包含Si衬底与SiO2绝缘层的绝缘结构片(handle wafer)。然后键合所述带有注入H离子的Ge外延结构片1及绝缘结构片2，以使所述高温Ge层14与所述绝缘层22相结合，以形成具有所述Ge外延结构片(device wafer)1与所述绝缘结构片(handle wafer)2的键合结构叠片；
请参阅图3a～3b，如图所示，最后进行步骤三，对所述键合结构叠片进行第一次退火，以初步加固所述高温Ge层14与所述绝缘层22的结合并使所述高、低温Ge层12及14界面的缺陷吸附与聚集H离子，以形成剥离层13，并在所述剥离层13处产生气泡现象以剥离所述低、高温Ge层12及14，具体地，对所述键合结构叠片先在250℃～350℃保温以初步加固所述高温Ge层14与所述绝缘层22的结合并使所述高、低温Ge层12及14界面的缺陷开始吸附H离子，然后逐渐升温到550℃～650℃，使所述高、低温Ge层12及14界面的缺陷中的H离子聚集以形成剥离层13，所述剥离层13为包含大量晶体缺陷并富含H离子的高、低温Ge层界面或者薄层，由于所述剥离层13的高浓度H离子会在高温下成核并形成气泡，气泡急剧膨胀把低、高温Ge层12及14在所述剥离层13处分开，产生剥离。然后对所述高温Ge层14表面进行抛光，抛光方法可以采用化学机械法等进行抛光，以形成薄GOI晶片。
作为本发明的一优选方案，所述步骤三中，还包括对所述键合结构叠片在900～1000℃下的第二次退火步骤，以加强所述高温Ge层14与所述绝缘层22的键合。
需要进一步说明的是，所述步骤三中，还包括对所述高温Ge层14表面腐蚀步骤，具体地，采用湿法刻蚀以去除残留的部分所述剥离层13与高温Ge层14表面的缺陷。
如图3所示，本发明还提供一种薄GOI晶片，其特征在于，所述GOI晶片至少包括：衬底21，该衬底21材质为Si，也可以为SiC或SiGe等；绝缘层22，结合于所述衬底上表面，该绝缘层22的材质为SiO2，也可以为Al2O3、SiON、AlN等；Ge层14，结合于所述绝缘层22上表面，该Ge层14为纯Ge层。
需要特别说明的是，所述Ge层14的厚度为20nm～200nm，并且由于该Ge层14在较高的温度下淀积而成，厚度可调。因此，所述的Ge层14可为带有应变或者完全弛豫的薄层。
综上所述，本发明工艺简单但效果优良，采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合Smart Cut技术，把注入的H离子吸附在高低温锗的界面处或一个薄层内，利用缺陷对H离子的吸引的作用，达到在低于剥离剂量窗口下的剥离浓度，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要，并且，本发明的制备方法可在较短的工艺周期下完成。因而，本发明克服了现有技术中实现工艺持续时间长、单晶锗中仍然存在缺陷、梯度厚缓冲层外延在技术上有挑战等问题。本发明的制备方法工艺简单，可用于大规模的工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种薄GOI晶片的制作方法，其特征在于，所述方法至少包括以下步骤： 
步骤一，提供一第一衬底，在一预定的低温范围内在所述第一衬底的上表面形成低温Ge层，然后在一预定的高温范围内在所述低温Ge层的上表面形成高温Ge层，接着在所述高、低温Ge层界面处的一预设厚度范围内注入H离子，以制备出带有H离子注入的Ge外延结构片； 
步骤二，提供一第二衬底，在所述第二衬底表面形成绝缘层，以制备出一绝缘结构片，然后键合所述带有H离子注入的Ge外延结构片及绝缘结构片，以使所述高温Ge层与所述绝缘层相结合，形成具有所述Ge外延结构片与所述绝缘结构片的键合结构叠片； 
步骤三，对所述键合结构叠片进行第一次退火，以初步加固所述高温Ge层与所述绝缘层的结合并使所述高、低温Ge层界面的缺陷吸附与聚集H离子，以形成剥离层，并在所述剥离层处产生气泡现象以达到对所述高、低温Ge层的剥离，然后对所述高温Ge层表面进行抛光，以形成薄GOI晶片； 
所述步骤一中，所述低温范围为300℃～400℃，所述高温范围为600℃～650℃。 
2.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述步骤一中，所述低温Ge层厚度为20～100nm，所述高温Ge层厚度为20nm～200nm。 
3.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述步骤二中，所述绝缘层通过氧化或者淀积形成。 
4.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述步骤三中，所述剥离层为包含大量晶体缺陷并富含H离子的高、低温Ge层界面或者薄层。 
5.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述步骤三中，所述第一次退火先在250℃～350℃保温以初步加固所述高温Ge层与所述绝缘层的结合并使所述高、低温Ge层界面的缺陷开始吸附H离子，然后逐渐升温到550℃～650℃，以使所述高、低温Ge层界面的缺陷中的H离子聚集并达到剥离。 
6.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述步骤三中，还包括在900～1000℃下的第二次退火步骤，以加强所述高温Ge层与所述绝缘层的键合。 
7.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述步骤三中， 还包括对所述高温Ge层表面腐蚀步骤，以去除残留的部分所述剥离层与高温Ge层表面缺陷。 
8.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述第一衬底与第二衬底的材料为Si。 
9.根据权利要求1所述的薄GOI晶片的制作方法，其特征在于，所述绝缘层材料为SiO2。
CN2011102828499A 2011-09-22 2011-09-22 一种薄goi晶片及其制备方法 Active CN102290369B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102828499A CN102290369B (zh) 2011-09-22 2011-09-22 一种薄goi晶片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102828499A CN102290369B (zh) 2011-09-22 2011-09-22 一种薄goi晶片及其制备方法

Publications (2)

Publication Number Publication Date
CN102290369A CN102290369A (zh) 2011-12-21
CN102290369B true CN102290369B (zh) 2013-12-04

Family

ID=45336659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102828499A Active CN102290369B (zh) 2011-09-22 2011-09-22 一种薄goi晶片及其制备方法

Country Status (1)

Country Link
CN (1) CN102290369B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544275A (zh) * 2011-12-30 2012-07-04 上海新傲科技股份有限公司 具有悬浮膜结构的应变锗器件及其制备方法
CN102556937A (zh) * 2011-12-30 2012-07-11 上海新傲科技股份有限公司 具有悬臂梁结构的应变锗器件及其制备方法
CN102738060B (zh) * 2012-07-02 2014-04-23 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法
CN103943547B (zh) * 2013-01-23 2017-02-08 中国科学院上海微系统与信息技术研究所 基于增强吸附来制备绝缘体上材料的方法
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
CN107146758B (zh) 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106683980B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN109860097B (zh) * 2018-12-28 2021-05-04 中国科学院微电子研究所 一种绝缘体上硅材料及其抗总剂量辐射的加固方法
CN110690108B (zh) * 2019-09-30 2022-04-01 闽南师范大学 一种无气泡坑超高质量SOI基Ge薄膜异质键合方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875473A (zh) * 2003-11-03 2006-12-06 国际商业机器公司 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005078786A1 (en) * 2004-01-16 2005-08-25 International Business Machines Corporation Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875473A (zh) * 2003-11-03 2006-12-06 国际商业机器公司 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法

Also Published As

Publication number Publication date
CN102290369A (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
CN102290369B (zh) 一种薄goi晶片及其制备方法
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
CN102737963B (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
CN103633010A (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN102738060B (zh) 一种goi晶片结构的制备方法
KR101903239B1 (ko) Soi 기판 및 제조 방법
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN103646909B (zh) 绝缘体上锗goi结构的制备方法
CN103050432A (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN104425341B (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN108962815B (zh) 一种soi材料的制备方法
CN102867852B (zh) 晶体管及晶体管的形成方法
CN103165511B (zh) 一种制备goi的方法
CN104425342B (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
CN103137537A (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN103187248B (zh) 一种混合晶向绝缘体上锗晶片及器件的制备方法
CN103137538A (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN102683178B (zh) 一种绝缘体上半导体及其制备方法
CN102064097B (zh) 一种混晶材料的制备方法及用该材料制备的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant