CN103165511B - 一种制备goi的方法 - Google Patents
一种制备goi的方法 Download PDFInfo
- Publication number
- CN103165511B CN103165511B CN201110418133.7A CN201110418133A CN103165511B CN 103165511 B CN103165511 B CN 103165511B CN 201110418133 A CN201110418133 A CN 201110418133A CN 103165511 B CN103165511 B CN 103165511B
- Authority
- CN
- China
- Prior art keywords
- layer
- goi
- insulating barrier
- substrate
- method preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明提供一种制备GOI的方法,采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层,以制备出高纯度、低缺陷的纯Ge层,然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层,接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备,且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单,适合工业生产。
Description
技术领域
本发明涉及一种半导体材料的制备方法,特别是涉及一种利用剥离技术制备GOI的方法。
背景技术
SOI(Silicon-On-Insulator,绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜,SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势,因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。但是,根据国际半导体产业发展蓝图(ITRS2009)的规划,集成电路已经逐步从微电子时代发展到了微纳米电子时代,现有的体硅材料和工艺正接近它们的物理极限,遇到了严峻的挑战。
从材料角度来说,我们需要从传统的单晶硅材料拓展到新一代硅基材料。众所周知锗(Ge)的电子和空穴载流子迁移率都比硅(Si)的要高,与Si材料相比,绝缘体上锗(Germanium-on-Insulator GOI)材料不仅具有更高的载流子迁移率,能够降低短沟道效应和提高驱动电流,而且具有SOI高速低功耗的优势,是突破体硅材料与硅集成电路限制的新兴材料。另外,GOI材料在III-V基光探测器、III-V基多结太阳能电池方面都有潜在应用。
现有制备GOI的方法主要有背面腐蚀(BESOI)技术、液相外延技术、锗浓缩技术和智能剥离(Smart-Cut)技术方法,其中背面腐蚀技术,工艺复杂,成本高;液相外延技术不适合全局GOI材料的制备,只能实现小尺寸的GOI材料结构;锗浓缩技术难以实现厚度均匀的GOI材料。而Smart-cut可以通过控制注入能量,而实现厚度严格可控的SOI材料,目前也被用于制备GOI材料。但以往的技术往往需要较高的注入剂量,成本相对较高。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种制备GOI的方法,利用界面吸附效应以达到低剂量离子注入实现GOI材料的制备。
为实现上述目的及其他相关目的,本发明提供一种制备GOI的方法,所述方法至少包括以下步骤:
1)提供第一衬底,在所述第一衬底上形成应变层,然后在所述应变层上依次形成多个Ge组分渐变的Si1-xGex层,其中,0.2≤x≤1,且各该Si1-xGex层中Ge组分x逐渐增大,直至形成一Ge顶层;2)在所述Ge顶层上依次形成纯Ge层及第一绝缘层,然后在所述Ge顶层与纯Ge层界面处的一预设厚度内进行离子注入以在所述预设厚度内形成剥离层;3)提供具有第二绝缘层的第二衬底,键合所述第一绝缘层与第二绝缘层以形成键合结构;4)进行第一退火阶段以使所述键合结构从所述剥离层剥离,然后进行第二退火阶段以加强所述第一绝缘层与第二绝缘层的键合,最后对剥离后的所述纯Ge层表面进行抛光以完成所述GOI的制备。
在本发明的制备GOI的方法中,所述应变层的材料为硼掺杂硅、锑掺杂硅或Si1-yGey,其中0.1≤y≤0.2。
在本发明的制备GOI的方法中,所述应变层的厚度为5nm~50nm。
在本发明的制备GOI的方法中,所述步骤2)中选用H、He或B离子中的至少一种进行离子注入。
在本发明的制备GOI的方法中,所述剥离层为含有大量缺陷并且含有大量注入离子的薄层。
在本发明的制备GOI的方法中,所述第一绝缘层与第二绝缘层的材料为SiO2。
在本发明的制备GOI的方法中,所述第一退火阶段包括在250℃~350℃保温以使注入的离子在所述剥离层聚集及在450℃~550℃保温以使聚集的离子形成气泡使剥离层剥离的步骤。
在本发明的制备GOI的方法中,所述第二退火阶段的退火温度为900℃~1100℃。
在本发明的制备GOI的方法中,所述第一衬底为SOI衬底或Si衬底。
如上所述,本发明的制备GOI的方法,具有以下有益效果:采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层,以制备出高纯度、低缺陷的纯Ge层,然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层,接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备,且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单,适合工业生产。
附图说明
图1a~图1c显示为本发明的制备GOI的方法步骤1)所呈现的结构示意图。
图2a~图2c显示为本发明的制备GOI的方法步骤2)所呈现的结构示意图。
图3a~图3b显示为本发明的制备GOI的方法步骤3)所呈现的结构示意图。
图4显示为本发明的制备GOI的方法步骤4)所呈现的结构示意图。
元件标号说明
11 第一衬底
12 应变层
13 Si1-xGex层
14 Ge顶层
15 纯Ge层
16 第一绝缘层
17 剥离层
21 第二衬底
22 第二绝缘层
23 键合绝缘层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图所示,本发明提供一种制备GOI的方法,所述方法至少包括以下步骤:
请参阅图1a~图1c,如图所示,首先进行步骤1),提供第一衬底11,在所述第一衬底11上形成应变层12,然后在所述应变层12上依次形成多个Ge组分渐变的Si1-xGex层13,其中,0.2≤x≤1,且各该Si1-xGex层13中Ge组分x逐渐增大,直至形成一Ge顶层14。在本实施例中,暂以第一衬底11为Si衬底进行说明,但并不局限于此,在另一实施例中,所述第一衬底11亦可采用SOI衬底。
在所述Si衬底上采用化学气相沉积法或分子束外延等方法形成一应变层12,所述应变层12的材料可为为硼掺杂硅、锑掺杂硅或Si1-yGey,其中0.1≤y≤0.2,所述应变层12的厚度为5nm~50nm。然后采用化学气相沉积法或分子束外延等方法在所述应变层12上依次形成多个Ge组分渐变的Si1-xGex层13其中,0.2≤x≤1,且各该Si1-xGex层13中Ge组分x逐渐增大,直至形成一Ge顶层14。在一具体的实施过程中,在Si衬底上形成一Si0.8Ge0.2应变层12,在Si0.8Ge0.2应变层12上依次形成Si0.8Ge0.2层、Si0.7Ge0.3层、Si0.6Ge0.4层、Si0.5Ge0.5层、Si0.4Ge0.6层、Si0.3Ge0.7层、Si0.2Ge0.8层、Si0.1Ge0.9层及Ge顶层14。
请参阅图2a~图2c,如图所示,然后进行步骤2),在所述Ge顶层14上依次形成纯Ge层15及第一绝缘层16,然后在所述Ge顶层14与纯Ge层15界面处的一预设厚度内进行离子注入以在所述预设厚度内形成剥离层17。
具体地,在Ge顶层14上采用化学气相沉积法或分子束外延等方法依次形成纯Ge层15及第一绝缘层16,其中,所述第一绝缘层16为SiO2,当然,也可以为Si3N4等,然后选用H、He或B离子中的至少一种对所述第一绝缘层16表面进行离子注入,通过控制注入能量与注入剂量,把所注入的离子控制在所述Ge顶层14与纯Ge层15界面处的一预设厚度内,以在此预设厚度内形成一剥离层17,由于所述剥离层17位于两外延层的界面附近,因此,所述剥离层17为含有大量缺陷并且含有大量注入离子的薄层。
请参阅图3a~图3b,如图所示,接着进行步骤3),提供具有第二绝缘层22的第二衬底21,键合所述第一绝缘层16与第二绝缘层22以形成键合结构。其中,所述第二绝缘层22为SiO2或Si3N4,选择的材料与所述第一绝缘层16对应,所述的第二衬底21为Si衬底。
请参阅图4,最后进行步骤4),进行第一退火阶段以使所述键合结构从所述剥离层17剥离,然后进行第二退火阶段以加强所述第一绝缘层16与第二绝缘层22的键合,最后对剥离后的所述纯Ge层15表面进行抛光以完成所述GOI的制备。
在本实施例中,采用分步退火的方式对所述的键合结构进行退火,首先进行第一退火阶段,把键合结构置于在250℃~350℃下保温,以使注入的离子通过界面吸附效应逐渐在所述剥离层17聚集,浓度迅速提高,然后升温至450℃~550℃,并进行保温以使聚集的离子形成气泡,气泡在此温度下膨胀,最终使剥离层17剥离;然后继续升温进行第二退火阶段,升温至900℃~1100℃保温,以加强所述第一绝缘层16与第二绝缘层22的键合,最终形成键合绝缘层23。退火步骤完成后,对剥离后的纯Ge层15表面进行机械化学抛光法抛光,必要时可先采用湿法腐蚀然后再进行机械化学抛光法抛光,以保证所述纯Ge层15表面的光洁平整,以制备出高质量的GOI衬底。
综上所述,本发明的制备GOI的方法,采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层,以制备出高纯度、低缺陷的纯Ge层,然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层,接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备,且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单,适合工业生产。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种制备GOI的方法,其特征在于,所述方法至少包括以下步骤:
1)提供第一衬底,在所述第一衬底上形成应变层,然后在所述应变层上依次形成多个Ge组分渐变的Si1-xGex层,其中,0.2≤x≤1,且各该Si1-xGex层中Ge组分x逐渐增大,直至形成一Ge顶层;
2)在所述Ge顶层上依次形成纯Ge层及第一绝缘层,然后在所述Ge顶层与纯Ge层界面处的一预设厚度内进行离子注入以在所述预设厚度内形成剥离层;
3)提供具有第二绝缘层的第二衬底,键合所述第一绝缘层与第二绝缘层以形成键合结构;
4)进行第一退火阶段以使所述键合结构从所述剥离层剥离,然后进行第二退火阶段以加强所述第一绝缘层与第二绝缘层的键合,最后对剥离后的所述纯Ge层表面进行抛光以完成所述GOI的制备。
2.根据权利要求1所述的制备GOI的方法,其特征在于:所述应变层的材料为硼掺杂硅、锑掺杂硅、或Si1-yGey,其中0.1≤y≤0.2。
3.根据权利要求1或2所述的制备GOI的方法,其特征在于:所述应变层的厚度为5nm~50nm。
4.根据权利要求1所述的制备GOI的方法,其特征在于:所述步骤2)中选用H、He或B离子中的至少一种进行离子注入。
5.根据权利要求1所述的制备GOI的方法,其特征在于:所述剥离层为含有大量缺陷并且含有大量注入离子的薄层。
6.根据权利要求1所述的制备GOI的方法,其特征在于:所述第一绝缘层与第二绝缘层的材料为SiO2。
7.根据权利要求1所述的制备GOI的方法,其特征在于:所述第一退火阶段包括在250℃~350℃保温以使注入的离子在所述剥离层聚集及在450℃~550℃保温以使聚集的离子形成气泡使剥离层剥离的步骤。
8.根据权利要求1所述的制备GOI的方法,其特征在于:所述第二退火阶段的退火温度为900℃~1100℃。
9.根据权利要求1所述的制备GOI的方法,其特征在于:所述第一衬底为SOI衬底或Si衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110418133.7A CN103165511B (zh) | 2011-12-14 | 2011-12-14 | 一种制备goi的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110418133.7A CN103165511B (zh) | 2011-12-14 | 2011-12-14 | 一种制备goi的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103165511A CN103165511A (zh) | 2013-06-19 |
CN103165511B true CN103165511B (zh) | 2015-07-22 |
Family
ID=48588488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110418133.7A Expired - Fee Related CN103165511B (zh) | 2011-12-14 | 2011-12-14 | 一种制备goi的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103165511B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103646910B (zh) * | 2013-12-24 | 2016-06-15 | 中国科学院上海微系统与信息技术研究所 | 一种sgoi结构的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1531751A (zh) * | 2000-10-19 | 2004-09-22 | �Ҵ���˾ | 采用回蚀工艺的低缺陷SiGe的层移植 |
CN1950938A (zh) * | 2004-03-05 | 2007-04-18 | S.O.I.Tec绝缘体上硅技术公司 | 智能剥离分开后的热处理 |
CN1954421A (zh) * | 2004-06-29 | 2007-04-25 | 国际商业机器公司 | 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法 |
CN101142669A (zh) * | 2005-01-19 | 2008-03-12 | S.O.I.Tec绝缘体上硅技术公司 | SiGe结构的形成和处理 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
JP4853990B2 (ja) * | 2003-01-29 | 2012-01-11 | ソイテック | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 |
JP2007194336A (ja) * | 2006-01-18 | 2007-08-02 | Sumco Corp | 半導体ウェーハの製造方法 |
-
2011
- 2011-12-14 CN CN201110418133.7A patent/CN103165511B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1531751A (zh) * | 2000-10-19 | 2004-09-22 | �Ҵ���˾ | 采用回蚀工艺的低缺陷SiGe的层移植 |
CN1950938A (zh) * | 2004-03-05 | 2007-04-18 | S.O.I.Tec绝缘体上硅技术公司 | 智能剥离分开后的热处理 |
CN1954421A (zh) * | 2004-06-29 | 2007-04-25 | 国际商业机器公司 | 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法 |
CN101142669A (zh) * | 2005-01-19 | 2008-03-12 | S.O.I.Tec绝缘体上硅技术公司 | SiGe结构的形成和处理 |
Also Published As
Publication number | Publication date |
---|---|
CN103165511A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
CN103633010B (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
CN103943547B (zh) | 基于增强吸附来制备绝缘体上材料的方法 | |
CN102737963B (zh) | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 | |
CN104517883B (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
CN103972148A (zh) | 一种超薄绝缘体上材料的制备方法 | |
CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
CN104752309B (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
CN102347267B (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
CN104425341B (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
CN103165511B (zh) | 一种制备goi的方法 | |
CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
CN103646910B (zh) | 一种sgoi结构的制备方法 | |
CN106531682A (zh) | GeOI结构以及制备方法 | |
CN103632930A (zh) | 利用超薄层吸附制备绝缘体上超薄改性材料的方法 | |
CN103219275B (zh) | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 | |
CN104425342B (zh) | 一种厚度可控的绝缘体上半导体材料的制备方法 | |
CN103021812B (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
CN103187248B (zh) | 一种混合晶向绝缘体上锗晶片及器件的制备方法 | |
CN103646853B (zh) | 一种绝缘体上含锗薄膜结构的制备方法 | |
CN104752308B (zh) | 一种基于混合加热制备绝缘体上材料的方法 | |
CN102751184B (zh) | 一种降低Si表面粗糙度的方法 | |
CN102683178B (zh) | 一种绝缘体上半导体及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150722 Termination date: 20191214 |
|
CF01 | Termination of patent right due to non-payment of annual fee |