CN103219275B - 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 - Google Patents

具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 Download PDF

Info

Publication number
CN103219275B
CN103219275B CN201210017889.5A CN201210017889A CN103219275B CN 103219275 B CN103219275 B CN 103219275B CN 201210017889 A CN201210017889 A CN 201210017889A CN 103219275 B CN103219275 B CN 103219275B
Authority
CN
China
Prior art keywords
ssoi
sgoi
preparation
defect
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210017889.5A
Other languages
English (en)
Other versions
CN103219275A (zh
Inventor
张苗
陈达
薛忠营
狄增峰
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210017889.5A priority Critical patent/CN103219275B/zh
Publication of CN103219275A publication Critical patent/CN103219275A/zh
Application granted granted Critical
Publication of CN103219275B publication Critical patent/CN103219275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法。根据本发明的方法，先在衬底的单晶表面进行离子注入后，再形成包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构的多层材料层；随后，在已形成多层材料层的结构表面低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象；最后再采用智能剥离技术将已发生弛豫现象的结构中的至少部分层转移到含氧衬底的含氧层表面，以形成SGOI或sSOI结构；由此可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。

Description

具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
技术领域
本发明涉及半导体领域，特别是涉及一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法。
背景技术
现获得较高质量SiGe材料的普遍办法有：1、厚的缓冲层技术——这种方法导致缓冲层有几个微米厚度，并且缺陷密度仍然很高，厚的缓冲层不仅增加了生产时间，而且增加了生产成本；2、先长后注——即先生长应变的SiGe，然后通过HorHe离子注入退火使外延层弛豫，这种方法虽然节省可成本，但注入的离子会经过外延层，导致转移材料质量下降。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，以避免形成的SiGe缓冲层过厚导致材料质量不佳等问题。
为实现上述目的及其他相关目的，本发明提供一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其至少包括以下步骤：
1)在衬底的单晶表面进行离子注入后，再形成包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构的多层材料层；
2)在已形成多层材料层的结构表面低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象；以及
3)采用智能剥离技术将已发生弛豫现象的结构中的至少部分层转移到含氧衬底的含氧层表面，经过化学腐蚀和/或抛光以形成SGOI或sSOI结构。
优选地，所述步骤1)中注入的离子包括Ar离子、Si离子及Ge中的一种或多种；更为优选地，注入Ar离子或Si离子的注入能量为25kev、注入剂量范围为1～1.3×1015/cm2；注入Ge离子的注入能量为40kev、注入剂量范围为0.6×1015/cm2。
优选地，接触所述单晶表面的Si1-xGex/Ge或Si/Si1-xGex材料层的单层厚度在10nm以下。
优选地，每一Si1-xGex/Ge或Si材料层的厚度在十纳米范围内。
优选地，在衬底的单晶表面外延生长3个周期以上的包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构，以获得所述多层材料层，且使所述多层材料层总厚度不超过100nm。
如上所述，本发明的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，具有以下有益效果：可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。
附图说明
图1-图7显示为本发明的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，所述制备方法包括以下过程：
第一步：在衬底的单晶表面进行离子注入后，再形成包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构的多层材料层。
例如，先在单晶Si衬底上注入Ar离子、Si离子及Ge离子中的一种或多种离子，如图1所示，优选地，注入Ar离子或Si离子的注入能量和剂量的优选范围分别为25kev及1～1.3×1015/cm2；注入Ge离子的注入能量和剂量的优选范围为40kev和0.6×1015/cm2；接着，再在该已注入离子的衬底上外延生长Si1-xGex/Ge或Si/Si1-xGex的超晶格结构的多层材料，其中0＜x＜1。优选地，在该已注入离子的衬底上外延生长所述超晶格结构3个周期以上；更为优选地，先在该衬底上外延生长第一层Si1-xGex/Ge或Si/Si1-xGex材料层，其单层厚度在10nm以下，如图2所示；随后再继续生长Ge或Si/Si1-xGex的材料层，如图3所示，优选地，该Ge或Si/Si1-xGex的材料层的厚度在十纳米以下；接着，在已形成的结构表面继续外延生长Ge或Si/Si1-xGex的材料层，优选地，该继续外延出的Ge或Si/Si1-xGex的材料层的厚度也在十纳米范围内；重复外延生长Ge或Si/Si1-xGex的材料层多次，如图4所示，且使每一次外延生长Ge或Si/Si1-xGex的材料层的厚度在几纳米至十纳米范围内，并使由超晶格结构组成的整个多层材料层的总厚度不超过100nm。
第二步：在已形成多层材料层的结构表面低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象，其中0＜y＜1。
例如，在图4所示的结构表面再以范围在400度～500度内的一低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象，如图5所示。优选地，所述退火处理采用高温退火处理，例如，以800～950度范围内的一温度进行退火处理，使超晶格材料及顶层低温生长的SiGe层发生部分或完全弛豫，进而顶层Si带有应变。
第三步：采用智能剥离技术将已发生弛豫现象的结构中的至少部分层转移到含氧衬底的含氧层表面，经过化学腐蚀和/或抛光以形成SGOI或sSOI结构。
例如，如图6所示，对已发生弛豫现象的结构进行H离子注入，并且与另外一包含SiO2/Si层的氧化片进行键合，随后再通过选择性腐蚀技术或化学机械抛光技术(即CMP)来获得sSOI结构(如图7所示)或SGOI(未予图示)。需要说明的是，本领域技术人员应该理解，可通过控制注入的H离子的能量来调节剥离位置，在此不再予以详述。
综上所述，本发明的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法利用超晶格结构材料的生长来制备高质量的锗硅及应变Si材料，而且，通过先注入的离子在后续退火的作用下，使顶层锗硅材料发生弛豫现象，再利用智能键合技术制备高质量的SGOI或sSOI衬底材料，可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层质量的影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于，所述制备方法至少包括步骤：
1)在衬底的单晶表面进行离子注入后，再形成包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构的多层材料层；
2)在已形成多层材料层的结构表面在400度到500度的低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象；
3)采用智能剥离技术将已发生弛豫现象的结构中的至少部分层转移到含氧衬底的含氧层表面，经过化学腐蚀和/或抛光以形成SGOI或sSOI结构；
每一Si1-yGey/Ge或Si材料层的厚度在十纳米范围内。
2.根据权利要求1所述的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于：所述步骤1)中注入的离子包括Ar离子、Si离子及Ge中的一种或多种。
3.根据权利要求2所述的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于：注入Ar离子或Si离子的注入能量为25kev、注入剂量范围为1～1.3×1015/cm2；注入Ge离子的注入能量为40kev、注入剂量范围为0.6×1015/cm2。
4.根据权利要求1所述的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于：接触所述单晶表面的Si1-xGex/Ge或Si/Si1-xGex材料层的单层厚度在10nm以下。
5.根据权利要求1所述的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于：所述步骤1)包括：
在衬底的单晶表面外延生长3个周期以上的包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构，以获得所述多层材料层，且使所述多层材料层总厚度不超过100nm。
6.根据权利要求1所述的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于：所述智能剥离技术包括选择性腐蚀技术或化学机械抛光技术。
7.根据权利要求1所述的具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法，其特征在于：退火处理包括在800度到950度的高温退火处理。
CN201210017889.5A 2012-01-19 2012-01-19 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 Active CN103219275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210017889.5A CN103219275B (zh) 2012-01-19 2012-01-19 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210017889.5A CN103219275B (zh) 2012-01-19 2012-01-19 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法

Publications (2)

Publication Number Publication Date
CN103219275A CN103219275A (zh) 2013-07-24
CN103219275B true CN103219275B (zh) 2016-03-23

Family

ID=48816956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210017889.5A Active CN103219275B (zh) 2012-01-19 2012-01-19 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法

Country Status (1)

Country Link
CN (1) CN103219275B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428300B (zh) * 2014-09-17 2018-04-17 中国科学院上海微系统与信息技术研究所 吸附剥离制备绝缘体上材料的方法
CN107667416B (zh) * 2015-06-01 2021-08-31 环球晶圆股份有限公司 制造绝缘体上半导体的方法
CN113539792B (zh) * 2021-07-09 2024-03-01 中国科学院上海微系统与信息技术研究所 全环绕栅极晶体管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147808A (en) * 1988-11-02 1992-09-15 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
CN1514472A (zh) * 2003-07-29 2004-07-21 上海新傲科技有限公司 一种厚膜图形化绝缘体上的硅材料的制备方法
CN1773677A (zh) * 2004-11-11 2006-05-17 硅电子股份公司 半导体基材及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855436B2 (en) * 2003-05-30 2005-02-15 International Business Machines Corporation Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147808A (en) * 1988-11-02 1992-09-15 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
CN1514472A (zh) * 2003-07-29 2004-07-21 上海新傲科技有限公司 一种厚膜图形化绝缘体上的硅材料的制备方法
CN1773677A (zh) * 2004-11-11 2006-05-17 硅电子股份公司 半导体基材及其制造方法

Also Published As

Publication number Publication date
CN103219275A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
US8878259B2 (en) Super lattice/quantum well nanowires
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
CN105185692B (zh) 应变弛豫方法、形成半导体层和半导体器件的方法
CN102751232B (zh) 利用锗浓缩技术制备SiGe或Ge纳米线的方法
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
CN103430298A (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
CN102737963B (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN103219275B (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
Huang et al. Epitaxial growth and formation of interfacial misfit array for tensile GaAs on GaSb
CN105551931B (zh) 在应变松弛缓冲层上方形成应变外延半导体材料的方法
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN104752309A (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN106531682A (zh) GeOI结构以及制备方法
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN105428300B (zh) 吸附剥离制备绝缘体上材料的方法
CN103219274B (zh) 基于量子阱结构来制备SGOI或sSOI的方法
CN102938371A (zh) 一种在p型Ge衬底制备n+/p型超浅结的方法
Chen et al. Sharp crack formation in low fluence hydrogen implanted Si0. 75Ge0. 25/B doped Si0. 70Ge0. 30/Si heterostructure
Seidl et al. Postgrowth Shaping and Transport Anisotropy in Two-Dimensional InAs Nanofins
CN103065931B (zh) 一种制备半导体弛豫、应变材料并使其层转移的方法
Kuryliuk et al. Features of the stress-strain state of Si/SiO 2/Ge heterostructures with germanium nanoislands of a limited density
CN103022093A (zh) 一种绝缘体上纳米级硅锗材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant