CN103219274B - 基于量子阱结构来制备SGOI或sSOI的方法 - Google Patents

基于量子阱结构来制备SGOI或sSOI的方法 Download PDF

Info

Publication number
CN103219274B
CN103219274B CN201210017883.8A CN201210017883A CN103219274B CN 103219274 B CN103219274 B CN 103219274B CN 201210017883 A CN201210017883 A CN 201210017883A CN 103219274 B CN103219274 B CN 103219274B
Authority
CN
China
Prior art keywords
quantum well
well structure
sgoi
ssoi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210017883.8A
Other languages
English (en)
Other versions
CN103219274A (zh
Inventor
张苗
陈达
刘林杰
狄增峰
薛忠营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210017883.8A priority Critical patent/CN103219274B/zh
Publication of CN103219274A publication Critical patent/CN103219274A/zh
Application granted granted Critical
Publication of CN103219274B publication Critical patent/CN103219274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种基于量子阱结构来制备SGOI或sSOI的方法。根据本发明的方法，先在衬底表面形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理；接着在已形成的结构表面先低温生长Si1-xGex和/或Si以修复表面，再形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层，并进行退火处理，如此重复两三个周期后，再在所形成的结构表面低温生长Si1-xGex/Si的材料层，并采用智能剥离技术将已形成Si1-xGex/Si材料层转移到含氧衬底的含氧层表面，由此可形成高质量的SGOI或sSOI结构。

Description

基于量子阱结构来制备SGOI或sSOI的方法
技术领域
本发明涉及半导体领域，特别是涉及一种基于量子阱结构来制备SGOI或sSOI的方法。
背景技术
绝缘体上应变硅材料一般分成两种，一种是应变硅材料直接结合到硅衬底的绝缘层上，形成sSi/SiO2/Si的三明治结构(sSOI)；另一种是应变硅和绝缘层之间还有一层SiGe层，形成sSi/SiGe/SiO2/Si的四层结构(即SGOI结构)。应变硅层(即sSi层)中张应力的存在有利于提高电子迁移率，但是对空穴迁移率的提升作用并不明显，而SGOI结构作为二种双沟道材料，由于应变硅层中的张应力和SiGe层中的压应力的共同作用，可使材料中的电子和空穴迁移率同时得到提高。
如今，半导体产业发展的目的和方向是制备更小尺寸、更高性能的器件，但随着半导体技术的发展，单纯依靠单晶硅材料已经无法满足高速、低功耗的晶体管。从90nm工艺开始，应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器，它们的结合体被认为是下一代CMOS工艺的优选衬底材料之一。
目前，制备带有应变的Si材料，一般需要一层弛豫、高质量的缓冲层SiGe材料。现有方法是采用锗浓度梯度递增生长方法，但这导致几个微米的生长厚度，不但增加了生产成本，而且会由于锗硅材料层较差的热导性而影响器件性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于量子阱结构来制备SGOI或sSOI的方法，用于解决现有技术中因先长后注导致的缓冲层过厚及材料质量不佳等问题。
为实现上述目的及其他相关目的，本发明提供一种基于量子阱结构来制备SGOI或sSOI的方法，其至少包括以下步骤：
1)在衬底表面形成由Si1-xGex/Ge或Si/Si1-xGex组成的量子阱结构的材料层后，进行退火处理，以使表层Si1-xGex材料发生弛豫现象；
2)在已发生弛豫现象的结构表面多次重复以下过程：
低温生长Si1-xGex和/或Si以修复表面；及
基于已修复表面的结构来再次形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理；
3)在步骤2)所形成的结构表面低温生长Si1-xGex/Si的材料层；
4)采用智能剥离技术将已形成Si1-xGex/Si材料层的结构中的至少部分层转移到一含氧衬底的含氧层表面，以形成SGOI或sSOI结构。
优选地，所述步骤1)包括：在另一含氧衬底，例如，SOI衬底，表面形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理，以使表层Si1-xGex材料发生弛豫现象。
优选地，每一量子阱结构中的Si1-xGex/Ge或Si/Si1-xGex材料层的厚度在十纳米至近百纳米范围内，且不超过临界厚度。
优选地，所述步骤3)所生长的Si1-xGex/Si材料层厚度在100～200nm之间。
优选地，退火处理包括注入退火处理或直接高温退火处理。
如上所述，本发明的基于量子阱结构来制备SGOI或sSOI的方法，具有以下有益效果：可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。
附图说明
图1-图7显示为本发明的基于量子阱结构来制备SGOI或sSOI的方法的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一：
如图所示，本实施例提供一种基于量子阱结构来制备SGOI或sSOI的方法，所述方法包括以下过程：
第一步：在衬底表面形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理，以使表层Si1-xGex材料发生弛豫现象。
例如，在SOI衬底外延生长由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层，其中0<x<l，如图1所示，优选地，所生长的量子阱结构中的Si1-xGex/Ge或Si/Si1-xGex材料层的厚度在十纳米至近百纳米范围内，且不超过临界厚度；随后，对所形成的结构进行退火处理，以使表层Si1-xGex材料发生弛豫现象，如图2所示。优选地，对所形成的结构采用H或He离子注入及850左右退火处理或直接高温，例如，800～900度的高温，退火处理来使表层Si1-xGex材料发生弛豫现象。
第二步：在已形成量子阱结构的材料层表面低温生长Si1-xGex和/或Si以修复表面，如图2所示。优选地，所述低温范围在400-500度之间。
第三步：基于已修复表面的结构来再次形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理，以使表层Si1-xGex材料发生弛豫现象。
例如，在图2所示的结构表面再外延生长Ge或Si/Si1-xGex，以便与图2所示的结构表层的SiGe材料层共同构成Si1-xGex/Ge或Si/Si1-xGex的量子阱结构，如图3所示，优选地，所外延生长的Ge或Si/Si1-xGex材料层的厚度在十纳米至近百纳米范围内，且不超过临界厚度；随后，再对图3所示的结构进行注入退火或高温退火处理，以使表层Si1-xGex材料发生弛豫现象，如图4所示。
第四步：在图4所示的结构表面再低温生长Si1-xGex/Si的材料层，如图5所示。优选地，所生长的Si1-xGex/Si材料层厚度在100～200nm之间。
第五步：采用智能剥离技术将图5所示的结构中的全部或部分外延层转移到含氧衬底的含氧层表面，以形成SGOI或sSOI结构。
例如，如图6所示，对图5所示的结构进行H离子注入，并且与另外一包含Si02/Si层的氧化片进行键合，随后再通过选择性腐蚀技术或化学机械抛光技术(即CMP)来获得sSOI结构(如图7所示)或SGOI(未予图示)。需要说明的是，本领域技术人员应该理解，可通过控制注入的H离子的能量来调节剥离位置，在此不再予以详述。
实施例二：
本实施例的基于量子阱结构来制备SGOI或sSOI的方法包括以下过程：
首先，按照实施例一，执行第一步至第三步后，获得如图4所示的结构，随后再重复实施例一中的第二步及第三步；接着，再在已形成的结构表面低温生长Si1-xGex/Si的材料层；最后再采用智能剥离技术将所获得的结构中的至少部分层转移到含氧衬底的含氧层表面，以形成SGOI或sSOI结构。
本领域技术人员基于实施例一中的描述，应该理解实施例二的方法的过程，故在此不再详细描述。
综上所述，本发明的基于量子阱结构来制备SGOI或sSOI的方法利用量子阱结构对位错限制的作用生长制备低缺陷密度高质量的锗硅材料，并通过离子注入或退火使带有量子阱结构的锗硅材料发生弛豫现象，再通过低温SiGe的生长修复表面，随后再利用智能键合技术制备高质量的SGOI或sSOI衬底材料，可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种基于量子阱结构来制备SGOI或sSOI的方法，其特征在于，所述方法至少包括步骤：
1)在衬底表面形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理，以使表层Si1-xGex材料发生弛豫现象；
2)在已发生弛豫现象的结构表面重复两次以下过程：
低温生长Si1-xGex和/或Si以修复表面；及
基于已修复表面的结构来再次形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理；
3)在步骤2)所形成的结构表面低温生长Si1-xGex/Si的材料层；
4)采用智能剥离技术将步骤3)所形成的结构中的至少部分层转移到一含氧衬底的含氧层表面，以形成SGOI或sSOI结构。
2.根据权利要求1所述的基于量子阱结构来制备SGOI或sSOI的方法，其特征在于：所述步骤1)包括：
在另一含氧衬底表面形成由Si1-xGex/Ge或Si/Si1-xGex形成的量子阱结构的材料层后，进行退火处理，以使表层Si1-xGex材料发生弛豫现象。
3.根据权利要求1所述的基于量子阱结构来制备SGOI或sSOI的方法，其特征在于：每一量子阱结构中的Si1-xGex/Ge或Si/Si1-xGex材料层的厚度在十纳米至近百纳米范围内，且不超过临界厚度。
4.根据权利要求1所述的基于量子阱结构来制备SGOI或sSOI的方法，其特征在于：所述步骤3)所生长的Si1-xGex/Si材料层厚度在100～200nm之间。
5.根据权利要求1所述的基于量子阱结构来制备SGOI或sSOI的方法，其特征在于：所述智能剥离技术包括选择性腐蚀技术或化学机械抛光技术。
6.根据权利要求1所述的基于量子阱结构来制备SGOI或sSOI的方法，其特征在于：退火处理包括注入退火处理或直接高温退火处理。
CN201210017883.8A 2012-01-19 2012-01-19 基于量子阱结构来制备SGOI或sSOI的方法 Active CN103219274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210017883.8A CN103219274B (zh) 2012-01-19 2012-01-19 基于量子阱结构来制备SGOI或sSOI的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210017883.8A CN103219274B (zh) 2012-01-19 2012-01-19 基于量子阱结构来制备SGOI或sSOI的方法

Publications (2)

Publication Number Publication Date
CN103219274A CN103219274A (zh) 2013-07-24
CN103219274B true CN103219274B (zh) 2015-06-10

Family

ID=48816955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210017883.8A Active CN103219274B (zh) 2012-01-19 2012-01-19 基于量子阱结构来制备SGOI或sSOI的方法

Country Status (1)

Country Link
CN (1) CN103219274B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878263B (zh) * 2018-06-25 2022-03-18 中国科学院微电子研究所 半导体结构与其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN102162137A (zh) * 2011-01-28 2011-08-24 中国科学院上海硅酸盐研究所 一种高质量应变的Ge/SiGe超晶格结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949761B2 (en) * 2003-10-14 2005-09-27 International Business Machines Corporation Structure for and method of fabricating a high-mobility field-effect transistor
DE102004054564B4 (de) * 2004-11-11 2008-11-27 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN102162137A (zh) * 2011-01-28 2011-08-24 中国科学院上海硅酸盐研究所 一种高质量应变的Ge/SiGe超晶格结构及其制备方法

Also Published As

Publication number Publication date
CN103219274A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN102737963B (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN103943547B (zh) 基于增强吸附来制备绝缘体上材料的方法
CN102751232B (zh) 利用锗浓缩技术制备SiGe或Ge纳米线的方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN101866874B (zh) 一种利用层转移技术制备绝缘体上锗硅材料的方法
CN103972148A (zh) 一种超薄绝缘体上材料的制备方法
CN102383192A (zh) 锗衬底的生长方法以及锗衬底
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN103065938B (zh) 一种制备直接带隙Ge薄膜的方法
CN103219274B (zh) 基于量子阱结构来制备SGOI或sSOI的方法
CN103219275B (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
CN104752309A (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN103014847B (zh) 一种制备高单晶质量的张应变锗纳米薄膜的方法
CN106531682A (zh) GeOI结构以及制备方法
CN100573906C (zh) 控制应变半导体层中位错行为的结构和方法
CN103646910B (zh) 一种sgoi结构的制备方法
CN101958271A (zh) 利用绝缘体上硅制备悬空应变硅薄膜的方法
CN103165511B (zh) 一种制备goi的方法
CN102437158B (zh) Cmos半导体器件及其制造方法
CN101866875B (zh) 一种利用层转移和离子注入技术制备sgoi材料的方法
CN103065931B (zh) 一种制备半导体弛豫、应变材料并使其层转移的方法
CN103474386B (zh) 一种利用C掺杂SiGe调制层制备SGOI或GOI的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant