CN103474386B - 一种利用C掺杂SiGe调制层制备SGOI或GOI的方法 - Google Patents
一种利用C掺杂SiGe调制层制备SGOI或GOI的方法 Download PDFInfo
- Publication number
- CN103474386B CN103474386B CN201310447610.1A CN201310447610A CN103474386B CN 103474386 B CN103474386 B CN 103474386B CN 201310447610 A CN201310447610 A CN 201310447610A CN 103474386 B CN103474386 B CN 103474386B
- Authority
- CN
- China
- Prior art keywords
- layer
- sige
- doping
- modulating
- sgoi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。
Description
技术领域
本发明涉及一种半导体材料的制备方法，特别是涉及一种利用C掺杂SiGe调制层制备SGOI或GOI的方法。
背景技术
随着硅基大规模集成电路技术的飞速发展，体硅CMOS器件的性能已逐渐接近硅材料的物理极限，沿Moore定律指引的方向进一步提高体硅CMOS器件的性能将面临越来越大的投资和市场风险。半导体产业是一个对产品性能价格比十分敏感的市场。如何在现有VLSL工艺的基础上不断地提高硅基器件的性能，又不大量增加投资，成了业界的共同难题。而对新材料和新工艺的探索，无疑使解决这个问题的一个重要思路和研究方向。
SGOI及GOI是高端硅基衬底材料领域的一项最新开发成果，SGOI及GOI以其器件与电路的工作频率高、功耗小、相对价廉、与SiCMOS工艺兼容、成本低等诸多优点，在微波器件、移动通信、高频电路等产业领域有着广泛的应用前景和竞争优势。SGOI及GOI还是极优异的光电材料，在探测器、调制器、光波导、光发射器、太阳电池、光电集成等方面有着广泛的应用。
现有的一种SGOI/GOI的制作方法为氧化浓缩技术，其原理是通过逐渐氧化SiGe中的Si，使Ge的浓度逐渐提高，向没被氧化的SiGe层或与该SiGe层接触的Si层中扩散，最终达到所需的Ge的浓度值。但是，传统Ge浓缩工艺制作SGOI/GOI的过程中，由于SiGe/Si的界面之间的晶格失配，往往会引起该界面处大量缺陷的产生，大大影响最终所制备的SGOI或GOI的性能。
因此，提供一种能够克服上述缺陷的SGOI/GOI的制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，用于解决现有技术中SiGe/Si的界面之间的晶格失配，而引起该界面处大量缺陷的产生的问题。
为实现上述目的及其他相关目的，本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，至少包括步骤：
1）提供包括硅衬底、埋氧层及顶硅层的SOI衬底，于所述顶硅层表面形成C掺杂SiGe调制层；
2）于所述C掺杂SiGe调制层表面形成SiGe材料层；
3）于所述SiGe材料层表面形成Si帽层；
4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层、以及所述顶SiGe层或顶Ge层上方的SiO2层；
5）去除所述顶SiGe层或顶Ge层上方的SiO2层。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述C掺杂SiGe调制层中，C的掺杂浓度不小于1E20/cm3。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述C掺杂SiGe调制层中，C的掺杂浓度为定值；或所述C掺杂SiGe调制层中，C的掺杂浓度自下往上逐渐降低。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述C掺杂SiGe调制层的厚度不小于20nm，且不大于其临界厚度。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述C掺杂SiGe调制层中Ge组分为10%～40%。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述SiGe材料层的厚度不大于其临界厚度。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述SiGe材料层中Ge组分为10%～40%，且所述SiGe材料层中的Ge组分与所述C掺杂SiGe调制层中的Ge组分相同或相近。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，所述Si帽层的厚度为3～10nm。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，步骤4）所述氧化退火包括：a）第一氧化退火阶段，在1000～1200℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时；b）第二氧化退火阶段，在900～950℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时。
作为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法的一种优选方案，步骤5）中，采用HF溶液去除所述顶SiGe层上方的SiO2层。
如上所述，本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）提供包括硅衬底、埋氧层及顶硅层的SOI衬底，于所述顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层、以及所述顶SiGe层或顶Ge层上方的SiO2层；5）去除所述顶SiGe层或顶Ge层上方的SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。
附图说明
图1～图2显示为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法步骤1）所呈现的结构示意图。
图3显示为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法步骤2）所呈现的结构示意图。
图4显示为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法步骤3）所呈现的结构示意图。
图5显示为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法步骤4）所呈现的结构示意图。
图6显示为本发明的利用C掺杂SiGe调制层制备SGOI或GOI的方法步骤5）所呈现的结构示意图。
元件标号说明
101硅衬底
102埋氧层
103顶硅层
104C掺杂SiGe调制层
105SiGe材料层
106Si帽层
107SiO2层
108顶SiGe层或顶Ge层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图6所示，本实施例提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，至少包括步骤：
如图1～图2所示，首先进行步骤1），提供包括硅衬底101、埋氧层102及顶硅层103的SOI衬底，于所述顶硅层103表面形成C掺杂SiGe调制层104。
作为示例，所述C掺杂SiGe调制层104中，C的掺杂浓度不小于1E20/cm3。在本实施例中，所述C掺杂SiGe调制层104中，C的掺杂浓度为定值。具体地，所述C掺杂SiGe调制层104中，C的掺杂浓度为3E20/cm3。
作为示例，所述C掺杂SiGe调制层104的厚度不小于20nm，且不大于其临界厚度。在本实施例中，所述C掺杂SiGe调制层104的厚度为30nm。
一般来说，晶体薄膜只要生长在与其晶格不匹配（晶格常数或者热膨胀系数不同）的衬底上面时，如果保持外延薄膜平行于生长平面的晶格参数与衬底的相同，其中就一定存在应变；随着生长薄膜厚度的增大，外延薄膜中积累的应力也增大，当大到一定的程度就会产生晶面的滑移而产生位错（失配位错），同时释放出应力，外延薄膜也就变成了原子排列完全规则的晶体薄膜。因此，为了保存外延薄膜中的应变，不致因产生失配位错而得到释放，薄膜的厚度就应当小于某一个临界值，这个临界值就是临界厚度。外延薄膜的组分不同，下面的衬底种类不同，薄膜的应变也都将相应有所不同，从而其临界厚度也就不一样。
作为示例，所述C掺杂SiGe调制层104中Ge组分为10%～40%。在本实施例中，所述C掺杂SiGe调制层104中Ge组分为30%。
如图3所示，然后进行步骤2），于所述C掺杂SiGe调制层104表面形成SiGe材料层105。
作为示例，所述SiGe材料层105的厚度不大于其临界厚度。在本实施例中，所述SiGe材料层105的厚度为50nm。
作为示例，所述SiGe材料层105中Ge组分为10%～40%，且所述SiGe材料层105中的Ge组分与所述C掺杂SiGe调制层中104的Ge组分相同或相近，此处所述的相近，可以表达为所述SiGe材料层105中的Ge组分与所述C掺杂SiGe调制层中104的Ge组分的差异不大于5%。在本实施例中，所述SiGe材料层105中Ge组分为30%，与所述C掺杂SiGe调制层中104的Ge组分相同。
如图4所示，接着进行步骤3），于所述SiGe材料层105表面形成Si帽层106。
作为示例，所述Si帽层106的厚度为3～10nm。在本实施例中，所述Si帽层106的厚度为4nm，所述Si帽层106可以避免浓缩起始阶段Ge的氧化。
如图5所示，然后进行步骤4），对上述结构进行氧化退火，以氧化所述Si帽层106，并逐渐氧化所述SiGe材料层105、C掺杂SiGe调制层104及顶硅层103，使所述SiGe材料层105及C掺杂SiGe调制层104中的Ge向所述顶硅层103扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层108以及所述顶SiGe层或顶Ge层108上方的SiO2层107。
作为示例，该步骤的氧化退火包括：a）第一氧化退火阶段，在1000～1200℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时；b）第二氧化退火阶段，在900～950℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时。具体地，包括a）第一氧化退火阶段，在1150℃中氧化和退火3次，每次氧化和退火时间为0.5小时；b）第二氧化退火阶段，在900℃中氧化和退火3次，每次氧化和退火时间为0.5小时，以氧化所述Si帽层106，并逐渐氧化所述SiGe材料层105及C掺杂SiGe调制层104，使所述SiGe材料层105及C掺杂SiGe调制层104中的Ge向所述顶硅层103扩散并逐渐浓缩，最终形成顶SiGe层108以及所述顶SiGe层108上方的SiO2层107。当然，该氧化过程也可能氧化掉一部分的顶硅层103，使最终形成的顶SiGe层108中Ge的组分更高。
如图6所示，最后进行步骤5），去除所述顶SiGe层或顶Ge层108上方的SiO2层107。
作为示例，采用HF溶液去除所述顶SiGe层或顶Ge层108上方的SiO2层107，获得包括硅衬底101、埋氧层102及顶SiGe层或顶Ge层108的SGOI或GOI。
实施例2
如图1～图6所示，本实施例提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，其基本步骤如实施例1，其中，所述C掺杂SiGe调制层104中，C的掺杂浓度不是定值，而是自下往上逐渐降低，即靠近顶硅层103的C浓度高，靠近SiGe材料层105的C浓度低，这样可以更好地调节SOI的顶硅层103和外延的SiGe材料层105之间的晶格失配，从而减小缺陷的产生。
如上所述，本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）提供包括硅衬底、埋氧层及顶硅层的SOI衬底，于所述顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层、以及所述顶SiGe层或顶Ge层上方的SiO2层；5）去除所述顶SiGe层或顶Ge层上方的SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于，至少包括步骤：
1)提供包括硅衬底、埋氧层及顶硅层的SOI衬底，于所述顶硅层表面形成C掺杂SiGe调制层；所述C掺杂SiGe调制层中，C的掺杂浓度不小于1E20/cm3；
2)于所述C掺杂SiGe调制层表面形成SiGe材料层；
3)于所述SiGe材料层表面形成Si帽层；
4)对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及所述顶SiGe层或顶Ge层上方的SiO2层；
5)去除所述顶SiGe层或顶Ge层上方的SiO2层。
2.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：所述C掺杂SiGe调制层中，C的掺杂浓度为定值；或所述C掺杂SiGe调制层中，C的掺杂浓度自下往上逐渐降低。
3.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：所述C掺杂SiGe调制层的厚度不小于20nm，且不大于其临界厚度。
4.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：所述C掺杂SiGe调制层中Ge组分为10％～40％。
5.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：所述SiGe材料层的厚度不大于其临界厚度。
6.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：所述SiGe材料层中Ge组分为10％～40％，且所述SiGe材料层中的Ge组分与所述C掺杂SiGe调制层中的Ge组分相同或相近。
7.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：所述Si帽层的厚度为3～10nm。
8.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：步骤4)所述氧化退火包括：a)第一氧化退火阶段，在1000～1200℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时；b)第二氧化退火阶段，在900～950℃中氧化和退火若干次，每次氧化和退火时间为0.5～1小时。
9.根据权利要求1所述的利用C掺杂SiGe调制层制备SGOI或GOI的方法，其特征在于：步骤5)中，采用HF溶液去除所述顶SiGe层上方的SiO2层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310447610.1A CN103474386B (zh) | 2013-09-26 | 2013-09-26 | 一种利用C掺杂SiGe调制层制备SGOI或GOI的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310447610.1A CN103474386B (zh) | 2013-09-26 | 2013-09-26 | 一种利用C掺杂SiGe调制层制备SGOI或GOI的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103474386A CN103474386A (zh) | 2013-12-25 |
| CN103474386B true CN103474386B (zh) | 2016-02-03 |
Family
ID=49799185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310447610.1A Active CN103474386B (zh) | 2013-09-26 | 2013-09-26 | 一种利用C掺杂SiGe调制层制备SGOI或GOI的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103474386B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106159036A (zh) * | 2015-04-13 | 2016-11-23 | 中兴通讯股份有限公司 | 一种硅基光电子系统的制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363197A (ja) * | 2003-06-02 | 2004-12-24 | Sumitomo Mitsubishi Silicon Corp | 歪シリコンｓｏｉ基板の製造方法 |
| WO2005010946A2 (en) * | 2003-07-23 | 2005-02-03 | Asm America, Inc. | DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES |
| FR2898215B1 (fr) * | 2006-03-01 | 2008-05-16 | Commissariat Energie Atomique | Procede de fabrication d'un substrat par condensation germanium |
-
2013
- 2013-09-26 CN CN201310447610.1A patent/CN103474386B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103474386A (zh) | 2013-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Xu et al. | High-speed photo detection at two-micron-wavelength: technology enablement by GeSn/Ge multiple-quantum-well photodiode on 300 mm Si substrate | |
| Lee et al. | Reduction of threading dislocation density in Ge/Si using a heavily As-doped Ge seed layer | |
| CN110325900B (zh) | 波导光电器件 | |
| US20190326468A1 (en) | Closed-loop resonator silicon germanium photodetector apparatus and other semiconductor devices including curved-shape silicon germanium structures | |
| CN102904159B (zh) | 一种基于bcb键合工艺的混合集成激光器及其制作方法 | |
| CN102737963B (zh) | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 | |
| CN103021927B (zh) | 混合共平面soi衬底结构及其制备方法 | |
| CN103560157B (zh) | 应变结构及其制作方法 | |
| US11105974B2 (en) | Waveguide-coupled silicon-germanium photodetectors and fabrication methods for same | |
| CN102556937A (zh) | 具有悬臂梁结构的应变锗器件及其制备方法 | |
| CN103474386B (zh) | 一种利用C掺杂SiGe调制层制备SGOI或GOI的方法 | |
| CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| CN103021815B (zh) | 混合共平面衬底结构及其制备方法 | |
| CN103065938B (zh) | 一种制备直接带隙Ge薄膜的方法 | |
| CN104752309A (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
| CN103646909B (zh) | 绝缘体上锗goi结构的制备方法 | |
| Li et al. | High performance silicon waveguide germanium photodetector | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| Claussen et al. | Selective area growth of germanium and germanium/silicon-germanium quantum wells in silicon waveguides for on-chip optical interconnect applications | |
| US20150069565A1 (en) | Germanium Photodetector Having Absorption Enhanced under Slow-Light Mode | |
| CN105428300B (zh) | 吸附剥离制备绝缘体上材料的方法 | |
| CN103985788B (zh) | 张应变锗msm光电探测器及其制作方法 | |
| CN102347267A (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
| CN103646910B (zh) | 一种sgoi结构的制备方法 | |
| CN103065932B (zh) | 一种张应变Ge薄膜的制备方法及层叠结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |