CN103646909B - 绝缘体上锗goi结构的制备方法 - Google Patents

绝缘体上锗goi结构的制备方法 Download PDF

Info

Publication number
CN103646909B
CN103646909B CN201310724017.7A CN201310724017A CN103646909B CN 103646909 B CN103646909 B CN 103646909B CN 201310724017 A CN201310724017 A CN 201310724017A CN 103646909 B CN103646909 B CN 103646909B
Authority
CN
China
Prior art keywords
germanium
layer
sio
insulator
preset time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310724017.7A
Other languages
English (en)
Other versions
CN103646909A (zh
Inventor
张苗
陈达
薛忠营
王刚
郭庆磊
叶林
狄增峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310724017.7A priority Critical patent/CN103646909B/zh
Publication of CN103646909A publication Critical patent/CN103646909A/zh
Application granted granted Critical
Publication of CN103646909B publication Critical patent/CN103646909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Abstract

本发明提供一种GOI结构的制备方法，至少包括以下步骤：S1：提供一SOI衬底，在所述顶层硅表面形成一SiO2保护层；S2：从所述SiO2保护层正面进行离子注入，注入深度到达所述顶层硅中；S3：去除所述SiO2保护层，在所述顶层硅表面外延生长一SiGe层；S4：在所述SiGe层表面形成一Si帽层；S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底、埋氧层、Ge层、SiO2层的叠层结构；S6：腐蚀掉所述叠层结构表面的SiO2层以得到GOI结构。本发明利用预先对SOI衬底进行离子注入，然后外延SiGe层并进行锗浓缩，在锗浓缩的退火过程中，顶层硅中注入的离子减弱了Si与SiGe之间的晶格失配，使应力抵消释放，从而降低最后GOI材料的穿透位错密度，获得高质量的GOI结构。

Description

绝缘体上锗GOI结构的制备方法
技术领域
本发明属于半导体制造领域，涉及一种绝缘体上锗GOI结构的制备方法。
背景技术
硅作为现在最广泛应用的半导体材料，它的优点是多方面的。1)硅的地球储量很大，所以原料成本低廉。2)硅的提纯工艺历经60年的发展，已经达到目前人类的最高水平。3)Si/SiO2的界面可以通过氧化获得，非常完美。通过后退火工艺可以获得极其完美的界面。4)关于硅的掺杂和扩散工艺，研究得十分广泛，前期经验很多。硅材料的不足是：硅本身的电子和空穴迁移速度在未来很难满足更高性能半导体器件的需求。氧化硅由于介电常数较低，当器件微小化以后，将面临介电材料击穿的困境，寻找替代介电材料是当务之急。硅属于间接带隙半导体，光发射效率不高。
锗作为最早被研究的半导体材料，具有以下优点：1)空穴迁移率最大，是硅的四倍；电子迁移率是硅的两倍。2)禁带宽度比较小，有利于发展低电压器件。3)施主/受主的激活温度远低于硅，有利于节省热预算。4)小的波尔激子半径，有助于提高它的场发射特性。5)小的禁带宽度，有助于组合介电材料，降低漏电流。但是锗属于较为活泼的材料，它和介电材料的界面容易发生氧化还原反应，生成GeO，产生较多缺陷，进而影响材料的性能；锗由于储量较少，所以直接使用锗作衬底是不合适的，因此必须通过GeOI(绝缘体上锗)技术，来发展未来器件。
绝缘体上锗(GOI)是高端硅基衬底材料领域的一项最新开发成果，它对高性能CMOSIC以及光电探测器和太阳能电池都具有十分重要的意义。能用作光电探测器GOI(锗吸收850nm波长的光的效率是硅的70倍)，而且也能用来制作高速晶体管。基于锗材料的晶体管的转换速度能比硅的大3到4倍。由于锗金属能提高材料的电子迁移率，在未来的高速逻辑IC应用上，锗材料远景看好。GOI用作制造高速光电探测器(运行在30GHz)，这使其理论上适用于探测速度大于50Gb/sec的信号，使芯片上的光互连更接近现实。
GOI技术能和硅CMOS工艺兼容，因为锗能够有选择的放置在光电探测器所在的区域，所以新的探测器与标准的微芯片技术兼容。这种兼容性使得有可能在同一块芯片上集成光电电路，比如在微处理器和其他电子器件上。目前主要被关注于以下几个领域：GOI高速CMOS器件、高频CMOS器件、光电探测器以及太阳能电池等。几十年前人们就知道了锗与硅相比所具有的速度优势；然而，锗氧化层的不稳定性使得当时制作MOS器件不太可行。如今，新一代的高k介质淀积技术，加上这些新的GOI衬底，给器件生产商在使用锗上有更多的灵活性，从而回避了MOS栅氧问题。体锗晶圆要比硅重，且易碎，GOI有助于克服这些问题，并使锗MOSFET技术与硅处理设备相兼容。应用于锗施主的外延方法可以轻易地将其等比变化至300mm，但晶体缺陷可能会很高。对锗表面进行处理是一项十分艰巨的任务，因为典型的硅清洗溶液会对锗表面造成腐蚀，使表面变得粗糙。尽管已证实可用硅加工设备对GOI进行处理，且0.15微米器件已经制作成功，但MOSFET的Ion/Ioff比值却十分不理想，而且迁移率值也需要进一步改善。锗表面上的MOSFET质量是一个问题，但由于锗的禁带宽度很小(0.66eV)，所以锗器件也承受着大漏电流的致命缺点，这也严重阻碍了锗MOS器件的更广泛的应用，GOI技术必须解决由于锗较窄的带隙对结的漏泄和带-带调谐带来的影响。如同SOI解决了很多体硅在半导体器件中的不足，GOI同样也是很好地解决了Ge材料缺点的候选材料。为了得到低漏电流和更好的性能的MOS器件，GOI因此得到了关注。
一些科研结构和公司通过很多方法已经制备出GOI结构，例如，欧洲半导体领域三巨头Soitec、IMEC和Umicore宣布联合开发GOI技术，Umicore侧重于研发8和12英寸单晶Ge晶片，而Soitec用SmartCut技术研发GOI晶片，IMEC重点研究以Ge基工艺制备应用于45纳米及以下制程的高性能CMOS电路。SiliconGenesis也宣称他们正在研制GOI圆片，IBM宣布开发了一种基于新开发的GOI技术的高速光电探测器，他们制造GOI的方法是直接在很薄的SOI上生长锗。
然而目前这些方法都有很多局限性。对于锗浓缩方法制备GOI，传统锗浓缩工艺过程中，应力释放主要发生在SOI顶层Si和外延SiGe的界面，导致穿透位错密度很高，严重影响了最终GOI的质量和后期器件的性能。从穿透位错的形成机理上来讲，是由于浓缩开始时SiGe/Si界面的失配位错下降到SGOI/BOX界面，进一步浓缩，失配位错向上穿透形成了穿透位错。
因此，提供一种新的绝缘体上锗的制备方法以获得高质量的GOI结构实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘体上锗GOI结构的制备方法，用于解决现有技术中制备的GOI结构中穿透位错密度高、质量不好的问题。
为实现上述目的及其他相关目的，本发明提供一种绝缘体上锗GOI结构的制备方法，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及顶层硅的SOI衬底，在所述顶层硅表面形成一SiO2保护层；
S2：从所述SiO2保护层正面进行离子注入，注入深度到达所述顶层硅中；
S3：去除所述SiO2保护层，在所述顶层硅表面外延生长一SiGe层；
S4：在所述SiGe层表面形成一Si帽层；
S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底、埋氧层、Ge层、SiO2层的叠层结构；
S6：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上锗GOI结构。
可选地，于所述步骤S2中，采用H、He、C、Si及Ge中的至少一种进行离子注入，离子注入剂量小于2E16cm-2。
可选地，于所述步骤S2中，离子注入深度为所述顶层硅与所述埋氧层的界面以上1～20nm。
可选地，于所述步骤S3中，所述SiGe层的厚度小于其在所述顶层硅上生长的临界厚度。
可选地，于所述步骤S3中，所述SiGe层中Ge的组分小于40％。
可选地，于所述步骤S5中，锗浓缩的步骤包括：
S5-1：将步骤S4获得的结构首先在第一预设温度的含氧气氛下中氧化第一预设时间，然后在第一预设温度的氮气气氛中保持第二预设时间；
S5-2：重复步骤S5-1若干次直至所述SiGe层中的Ge组分达到55％～65％；
S5-3：将温度下降至第二预设温度，并将步骤S5-2获得的结构首先在所述第二预设温度的含氧气氛下氧化第三预设时间，然后在所述第二预设温度的氮气气氛中保持第四预设时间；
S5-4：重复步骤S5-3若干次直至完成锗浓缩，得到所述叠层结构。
可选地，所述第一预设温度为1050℃，第二预设温度为900℃；所述第一预设时间、第二预设时间、第三预设时间及第四预设时间均为30min。
可选地，通过调整所述第一预设时间、第二预设时间、第三预设时间及第四预设时间的长短以使得到的所述GOI结构为绝缘体上张应变锗或绝缘体上压应变锗。
可选地，所述GOI结构中，所述Ge层的厚度范围是15～50nm。
可选地，所述顶层硅的厚度范围是30～50nm，所述SiO2保护层的厚度范围是10～100nm。
如上所述，本发明的绝缘体上锗GOI结构的制备方法，具有以下有益效果：本发明利用预先在SOI衬底的顶层硅中注入离子，然后在顶层硅上外延SiGe层，在后续锗浓缩的退火过程中，注入的离子在所述顶层硅中形成位错环，减弱了顶层硅与所述SiGe层之间的晶格失配，且伴随退火过程的进行，位错环在纵向方向上相互作用并相互抵消，使应力得到释放，从而使最终获得的GOI结构中穿透位错密度大大降低，获得高质量的GOI结构。此外，本发明进行离子注入前在SOI衬底的顶层硅表面形成一SiO2保护层，该SiO2保护层一方面降低离子注入对顶层硅的损伤，另一方面由于顶层硅较薄(30～50nm)，使得离子注入深度不易控制，该SiO2保护层的存在使得SiO2保护层厚度与顶层硅的厚度叠加，有利于采用更高的注入能量进行离子注入，注入深度更好控制。
附图说明
图1显示为本发明的绝缘体上锗GOI结构的制备方法中在SOI衬底上形成SiO2保护层示意图。
图2显示为本发明的绝缘体上锗GOI结构的制备方法中在顶层硅中注入离子的示意图。
图3显示为本发明的绝缘体上锗GOI结构的制备方法中去除SiO2保护层并外延SiGe层的示意图。
图4显示为本发明的绝缘体上锗GOI结构的制备方法中在SiGe层表面形成Si帽层的示意图。
图5显示为本发明的绝缘体上锗GOI结构的制备方法中进行锗浓缩形成叠层结构的示意图。
图6显示为本发明的绝缘体上锗GOI结构的制备方法中去除叠层结构表面的SiO2层得到GOI结构的示意图。
元件标号说明
1背衬底
2埋氧层
3顶层硅
4SiO2保护层
5SiGe层
6Si帽层
7Ge层
8SiO2层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种绝缘体上锗GOI结构的制备方法，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及顶层硅的SOI衬底，在所述顶层硅表面形成一SiO2保护层；
S2：从所述SiO2保护层正面进行离子注入，注入深度到达所述顶层硅中；
S3：去除所述SiO2保护层，在所述顶层硅表面外延生长一SiGe层；
S4：在所述SiGe层表面形成一Si帽层；
S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底、埋氧层、Ge层、SiO2层的叠层结构；
S6：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上锗GOI结构。
首先请参阅图1，执行步骤S1：提供一自下而上依次包括背衬底1、埋氧层2及顶层硅3的SOI衬底，通过化学气相沉积等常规方法在所述顶层硅3表面形成一SiO2保护层4。
具体的，所述顶层硅3的厚度范围是30～50nm，所述SiO2保护层4的厚度范围是10～100nm。本实施例中，所述顶层硅的厚度以30nm为例，所述SiO2保护层的厚度以40nm为例，叠加厚度为70nm。所述SiO2保护层4可以在后续的离子注入过程中保护所述顶层硅3不被破坏，同时可以起到“加厚”顶层硅的作用，有利于后续更精确的控制离子注入的深度。
接着请参阅图2，执行步骤S2：从所述SiO2保护层4正面进行离子注入，注入深度到达所述顶层硅3中。
具体的，采用H、He、C、Si及Ge中的至少一种进行离子注入，离子注入剂量小于2E16cm-2，离子注入深度更靠近于所述顶层硅3与所述埋氧层2的界面。离子注入深度可以为所述顶层硅3与所述埋氧层2的界面以上1～20nm。本实施例中，优选为采用Ar离子进行离子注入，注入剂量为4E15cm-2，并使离子注入深度距离所述顶层硅3与所述埋氧层2的界面小于10nm。
由于所述顶层硅3厚度较薄，控制离子注入深度更靠近于所述顶层硅3与所述埋氧层2的界面，有利于使所述顶层硅3上表面保持较高的质量，为后续外延SiGe层提供良好的基底条件，保证外延SiGe层的质量。
然后请参阅图3，执行步骤S3：采用湿法腐蚀等常规方法去除所述SiO2保护层4，并借着在所述顶层硅3表面外延生长一SiGe层5。
具体的，所述SiGe层5中Ge的组分可调，但是Ge的组分不宜太高，优选为小于40％，对于不同Ge浓度的SiGe层，其在硅上生长的临界厚度不同。本发明中，所述SiGe层5的厚度小于其相应Ge浓度在所述顶层硅3上生长的临界厚度。本实施中，外延的SiGe层5以160nm厚的Si0.75Ge0.25为例。
再请参阅图4，执行步骤S4：通过化学气相沉积法或其它方法在所述SiGe层5表面形成一Si帽层6。所述Si帽层6可以在后续氧化过程中起到防止所述SiGe层5中的锗流失的作用。
再请参阅图5，执行步骤S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底1、埋氧层2、Ge层7、SiO2层8的叠层结构。
具体的，锗浓缩过程包括在含氧气氛中的退火步骤，在该退火步骤中，所述顶层硅3中注入的离子在所述顶层硅3中形成位错环，减弱了所述顶层硅3与所述SiGe层5之间的晶格失配，且伴随退火过程的进行，位错环在纵向方向上相互作用并相互抵消，使应力得到释放，从而使最终获得的GOI结构中穿透位错密度大大降低，获得高质量的GOI结构。
具体的，锗浓缩过程包括：在氧气气氛下对步骤S4获得的结构中的SiGe层5进行热氧化，且热氧化的温度低于所述SiGe层5的熔点。在氧化过程中，一方面表面的Si帽层6首先与氧气反应生成SiO2，防止所述SiGe层5中的Ge直接暴露于表面与氧气接触被氧化，从而起到了防止锗流失的作用；另一方面所述SiGe层5与其下的顶层硅3发生相互扩散，使所述顶层硅3逐渐被“吃掉”，形成Si浓度上升的SiGe层；随着所述Si帽层6被完全氧化，其下的SiGe层也开始被氧化，其中，SiGe层中的Si原子优先与氧气结合生成SiO2，Ge原子在SiGe层中的组分逐渐升高，而Si原子的组分不断减少，越来越多的Ge原子析出，析出的Ge原子被抑制于其上方生成的SiO2层与下方的埋氧层之间，最终形成一层高Ge组分的SiGe层或纯Ge层。本实施例中进行锗浓缩的具体操作过程包括以下步骤：
S5-1：将步骤S4获得的结构首先在第一预设温度的含氧气氛下中氧化第一预设时间，然后在第一预设温度的氮气气氛中保持第二预设时间；
S5-2：重复步骤S5-1若干次直至所述SiGe层中的Ge组分达到60％左右(55％～65％)；
S5-3：将温度下降至第二预设温度，并将步骤S5-2获得的结构首先在所述第二预设温度的含氧气氛下氧化第三预设时间，然后在所述第二预设温度的氮气气氛中保持第四预设时间；
S5-4：重复步骤S5-3若干次直至完成锗浓缩，得到所述叠层结构。
本实施例中，优选以下工艺参数：所述第一预设温度为1050℃，第二预设温度为900℃；所述第一预设时间、第二预设时间、第三预设时间及第四预设时间均为30min。
上述锗浓缩工艺中，分别在1050℃和900℃进行热氧化反应，这是由于在1050℃进行热氧化反应后，SiGe层中的Ge组分升高，造成SiGe的熔点降低，因此一段时间后，需在较低的温度即900℃下进一步热氧化，以提高锗浓缩后Ge层的纯度。另外，在氮气气氛下保持一段时间的作用是使浓缩过后的SiGe层或Ge层中各处组分均匀，这是由于靠近表面的区域会优先与氧气反应，Ge的含量相对下层偏高，从而在SiGe中形成一个梯度，不利于最终浓缩成纯锗。
由于Si的熔点为1410℃，Ge的熔点为938℃，在其它实施例中，随着所述SiGe层5中Ge组分的改变及其的厚度发生变化，上述第一预设温度、第二预设温度也可以进行相应调整，此处不应过分限制本发明的保护范围。
需要指出的是，根据浓缩程度的高低，本发明形成的叠层结构中，所述Ge层7可以为高Ge组分(>85％)的SiGe层或纯Ge层，具体可以通过增加或减少上述氧化和热退火的循环次数来实现。
特别的，还可以通过调整所述第一预设时间、第二预设时间、第三预设时间及第四预设时间的长短以使得到的所述GOI结构为绝缘体上张应变锗或绝缘体上压应变锗。比如通过降低热氧化的循环时间间隔(例如由上述30分钟将为几分钟)，使热应力保留在Ge层中，得到绝缘体上应变锗。
最后请参阅图6，执行步骤S6：通过湿法腐蚀去除所述叠层结构表面的SiO2层8以得到GOI结构。
本实施例中，采用5％的HF溶液腐蚀掉所述SiO2层8，最终得到高质量的GOI结构。如图6所示，所述GOI结构自下而上依次包括背衬底1、埋氧层2及Ge层7。所述Ge层7的厚度范围是15～50nm，所述Ge层7可以为高Ge组分(>85％)的SiGe层或纯Ge层。
综上所述，本发明的绝缘体上锗GOI结构的制备方法利用预先在SOI衬底的顶层硅中注入离子，然后在顶层硅上外延SiGe层，在后续锗浓缩的退火过程中，注入的离子在所述顶层硅中形成位错环，减弱了顶层硅与所述SiGe层之间的晶格失配，且伴随退火过程的进行，位错环在纵向方向上相互作用并相互抵消，使应力得到释放，从而使最终获得的GOI结构中穿透位错密度大大降低，获得高质量的GOI结构。此外，本发明进行离子注入前在SOI衬底的顶层硅表面形成一SiO2保护层，该SiO2保护层一方面降低离子注入对顶层硅的损伤，另一方面由于顶层硅较薄(30～50nm)，使得离子注入深度不易控制，该SiO2保护层的存在使得SiO2保护层厚度与顶层硅的厚度叠加，有利于采用更高的注入能量进行离子注入，注入深度更好控制。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种绝缘体上锗GOI结构的制备方法，其特征在于，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及顶层硅的SOI衬底，在所述顶层硅表面形成一SiO2保护层；
S2：从所述SiO2保护层正面进行离子注入，注入深度到达所述顶层硅中；
S3：去除所述SiO2保护层，在所述顶层硅表面外延生长一SiGe层；
S4：在所述SiGe层表面形成一Si帽层；
S5：将步骤S4获得的结构进行锗浓缩，形成依次包含有背衬底、埋氧层、Ge层、SiO2层的叠层结构；
S6：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上锗GOI结构。
2.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：于所述步骤S2中，采用H、He、C、Si及Ge中的至少一种进行离子注入，离子注入剂量小于2E16cm-2。
3.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：于所述步骤S2中，离子注入深度为所述顶层硅与所述埋氧层的界面以上1～20nm。
4.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：于所述步骤S3中，所述SiGe层的厚度小于其在所述顶层硅上生长的临界厚度。
5.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：于所述步骤S3中，所述SiGe层中Ge的组分小于40％。
6.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：于所述步骤S5中，锗浓缩的步骤包括：
S5-1：将步骤S4获得的结构首先在第一预设温度的含氧气氛下中氧化第一预设时间，然后在第一预设温度的氮气气氛中保持第二预设时间；
S5-2：重复步骤S5-1若干次直至所述SiGe层中的Ge组分达到55％～65％；
S5-3：将温度下降至第二预设温度，并将步骤S5-2获得的结构首先在所述第二预设温度的含氧气氛下氧化第三预设时间，然后在所述第二预设温度的氮气气氛中保持第四预设时间；
S5-4：重复步骤S5-3若干次直至完成锗浓缩，得到所述叠层结构。
7.根据权利要求6所述的绝缘体上锗GOI结构的制备方法，其特征在于：所述第一预设温度为1050℃，第二预设温度为900℃；所述第一预设时间、第二预设时间、第三预设时间及第四预设时间均为30min。
8.根据权利要求6所述的绝缘体上锗GOI结构的制备方法，其特征在于：通过调整所述第一预设时间、第二预设时间、第三预设时间及第四预设时间的长短以使得到的所述GOI结构为绝缘体上张应变锗或绝缘体上压应变锗。
9.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：所述GOI结构中，所述Ge层的厚度范围是15～50nm。
10.根据权利要求1所述的绝缘体上锗GOI结构的制备方法，其特征在于：所述顶层硅的厚度范围是30～50nm，所述SiO2保护层的厚度范围是10～100nm。
CN201310724017.7A 2013-12-24 2013-12-24 绝缘体上锗goi结构的制备方法 Active CN103646909B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310724017.7A CN103646909B (zh) 2013-12-24 2013-12-24 绝缘体上锗goi结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310724017.7A CN103646909B (zh) 2013-12-24 2013-12-24 绝缘体上锗goi结构的制备方法

Publications (2)

Publication Number Publication Date
CN103646909A CN103646909A (zh) 2014-03-19
CN103646909B true CN103646909B (zh) 2016-01-20

Family

ID=50252107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310724017.7A Active CN103646909B (zh) 2013-12-24 2013-12-24 绝缘体上锗goi结构的制备方法

Country Status (1)

Country Link
CN (1) CN103646909B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701225B (zh) * 2015-03-30 2017-08-22 上海华力微电子有限公司 一种基于模型的离子析出缺陷改善方法
US9647165B2 (en) 2015-08-20 2017-05-09 GlobalFoundries, Inc. Germanium photodetector with SOI doping source
CN108054120A (zh) * 2017-12-13 2018-05-18 上海华虹宏力半导体制造有限公司 改善soi器件浮体效应的工艺方法
CN109879275A (zh) * 2019-01-30 2019-06-14 宁波大学 一种结合锗浓缩和离子注入技术制备石墨烯的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875473A (zh) * 2003-11-03 2006-12-06 国际商业机器公司 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
CN101710576A (zh) * 2009-12-08 2010-05-19 中国科学院上海微系统与信息技术研究所 一种通过氧离子注入退火制备绝缘体上锗材料的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100508125C (zh) * 2004-09-24 2009-07-01 信越半导体股份有限公司 半导体晶片的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875473A (zh) * 2003-11-03 2006-12-06 国际商业机器公司 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
CN101710576A (zh) * 2009-12-08 2010-05-19 中国科学院上海微系统与信息技术研究所 一种通过氧离子注入退火制备绝缘体上锗材料的方法

Also Published As

Publication number Publication date
CN103646909A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
US7662701B2 (en) Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US6707106B1 (en) Semiconductor device with tensile strain silicon introduced by compressive material in a buried oxide layer
CN103646909B (zh) 绝缘体上锗goi结构的制备方法
CN102290369B (zh) 一种薄goi晶片及其制备方法
US8877608B2 (en) Method for preparing GOI chip structure
CN102738060B (zh) 一种goi晶片结构的制备方法
US20150024601A1 (en) Method of manufacturing si-based high-mobility group iii-v/ge channel cmos
US20210090876A1 (en) Methods of forming soi substrates
US20070264795A1 (en) Method and materials to control doping profile in integrated circuit substrate material
KR101903239B1 (ko) Soi 기판 및 제조 방법
US9287264B1 (en) Epitaxially grown silicon germanium channel FinFET with silicon underlayer
CN104600070A (zh) 衬底结构、cmos器件和制造cmos器件的方法
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN103646910B (zh) 一种sgoi结构的制备方法
CN105448845A (zh) 三层混合晶向绝缘体上半导体结构及其制作方法
CN100573906C (zh) 控制应变半导体层中位错行为的结构和方法
US20150076559A1 (en) Integrated circuits with strained silicon and methods for fabricating such circuits
CN101710576A (zh) 一种通过氧离子注入退火制备绝缘体上锗材料的方法
CN103646853B (zh) 一种绝缘体上含锗薄膜结构的制备方法
CN107863389A (zh) Nmos器件及计算机
US20230207382A1 (en) Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications
KR102045989B1 (ko) 상호 확산을 사용한 반도체 소자 및 이를 제조하는 방법
CN101409293A (zh) Poly-SiGe栅三维应变CMOS集成器件及其制作方法
Sugiyama et al. Formation of silicon–germanium on insulator (SGOI) substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant