CN102738060B - 一种goi晶片结构的制备方法 - Google Patents

一种goi晶片结构的制备方法 Download PDF

Info

Publication number
CN102738060B
CN102738060B CN201210225637.1A CN201210225637A CN102738060B CN 102738060 B CN102738060 B CN 102738060B CN 201210225637 A CN201210225637 A CN 201210225637A CN 102738060 B CN102738060 B CN 102738060B
Authority
CN
China
Prior art keywords
goi
substrate
layer
preparation
chip architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210225637.1A
Other languages
English (en)
Other versions
CN102738060A (zh
Inventor
张苗
叶林
狄增峰
薛忠营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210225637.1A priority Critical patent/CN102738060B/zh
Priority to PCT/CN2012/081890 priority patent/WO2014005379A1/zh
Priority to US13/825,010 priority patent/US8877608B2/en
Publication of CN102738060A publication Critical patent/CN102738060A/zh
Application granted granted Critical
Publication of CN102738060B publication Critical patent/CN102738060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种GOI晶片结构的制备方法，该方法首先利用Smart-Cut技术制作出SGOI晶片结构，然后对SGOI晶片结构进行锗浓缩，从而得到GOI晶片结构。由于利用Smart-Cut技术制作的SGOI在SGOI/BOX界面基本不存在失配位错，从而最终降低了GOI的穿透位错。本发明工艺简单，可实现高质量GOI晶片结构，大大改进了锗浓缩技术，离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺，该制备方法大大提高了锗浓缩在半导体工业界广泛应用的可能性。

Description

一种GOI晶片结构的制备方法
技术领域
本发明涉及一种晶片结构的制备方法，特别是涉及一种GOI晶片结构的制备方法。
背景技术
随着硅基大规模集成电路技术的飞速发展，体硅CMOS器件的性能已逐渐接近硅材料的物理极限，沿Moore定律指引的方向进一步提高体硅CMOS器件的性能将面临越来越大的投资和市场风险。半导体产业是一个对产品性能价格比十分敏感的市场。如何在现有VLSL工艺的基础上不断地提高硅基器件的性能，又不大量增加投资，成了业界的共同难题。而对新材料和新工艺的探索，无疑使解决这个问题的一个重要思路和研究方向。
绝缘体上锗(GOI)是高端硅基衬底材料领域的一项最新开发成果，它对高性能CMOS IC以及光电探测器和太阳能电池都具有十分重要的意义。能用作光电探测器GOI（锗吸收850nm波长的光的效率是硅的70倍），而且也能用来制作高速晶体管。基于锗材料的晶体管的转换速度能比硅的大3到4倍。由于锗金属能提高材料的电子迁移率，在未来的高速逻辑IC应用上，锗材料远景看好。GOI用作制造高速光电探测器（运行在30GHz），这使其理论上适用于探测速度大于50Gb/sec的信号，使芯片上的光互连更接近现实。GOI技术能和硅CMOS工艺兼容，因为锗能够有选择的放置在光电探测器所在的区域，所以新的探测器与标准的微芯片技术兼容。这种兼容性使得有可能在同一块芯片上集成光电电路，比如在微处理器和其他电子器件上。目前主要被关注于以下几个领域：GOI高速CMOS器件、高频CMOS器件、光电探测器以及太阳能电池等。几十年前人们就知道了锗与硅相比所具有的速度优势；然而，锗氧化层的不稳定性使得当时制作MOS器件不太可行。如今，新一代的高k介质淀积技术，加上这些新的GOI衬底，给器件生产商在使用锗上有更多的灵活性，从而回避了MOS栅氧问题。体锗晶圆要比硅重，且易碎，GOI有助于克服这些问题，并使锗MOSFET技术与硅处理设备相兼容。应用于锗施主的外延方法可以轻易地将其等比变化至300mm，但晶体缺陷可能会很高。对锗表面进行处理是一项十分艰巨的任务，因为典型的硅清洗溶液会对锗表面造成腐蚀，使表面变得粗糙。尽管已证实可用硅加工设备对GOI进行处理，且0.15微米器件已经制作成功，但MOSFET的Ion/Ioff比值却十分不理想，而且迁移率值也需要进一步改善。锗表面上的MOSFET质量是一个问题，但由于锗的禁带宽度很小(0.66eV)，所以锗器件也承受着大漏电流的致命缺点，这也严重阻碍了锗MOS器件的更广泛的应用，GOI技术必须解决由于锗较窄的带隙对结的漏泄和带-带调谐带来的影响。如同SOI解决了很多体硅在半导体器件中的不足，GOI同样也是很好地解决了Ge材料缺点的候选材料。为了得到低漏电流和更好的性能的MOS器件，GOI因此得到了关注。一些科研结构和公司通过很多方法已经制备出GOI结构，例如，欧洲半导体领域三巨头Soitec、IMEC和Umicore宣布联合开发GOI技术，Umicore侧重于研发8和12英寸单晶Ge晶片，而Soitec用Smart Cut技术研发GOI晶片，IMEC重点研究以Ge基工艺制备应用于45纳米及以下制程的高性能CMOS电路。Silicon Genesis也宣称他们正在研制GOI圆片，IBM宣布开发了一种基于新开发的GOI技术的高速光电探测器，他们制造GOI的方法是直接在很薄的SOI上生长锗。然而目前这些方法都有很多局限性，例如利用在SOI上外延的SiGe进行浓缩不仅工艺复杂，还会引入很高的位错密度（≥107），严重影响了最终GOI的质量和后期器件的性能。从穿透位错的形成机理上来讲，是由于浓缩开始时SiGe/Si界面的失配位错下降到SGOI/BOX界面，进一步浓缩，失配位错向上穿透形成了穿透位错。
鉴于此，如何提出一种工艺简单而又能降低GOI穿透位错密度的制备方法成为目前亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GOI晶片结构的制备方法，用于解决现有技术中工艺复杂、以及GOI晶片中位错密度大的问题。
为实现上述目的及其他相关目的，本发明提供一种GOI晶片结构的制备方法，其特征在于，至少包括以下步骤：
1）利用智能剥离工艺制备出SGOI结构；
2）对所述SGOI结构进行锗浓缩，形成依次包含有第二Si衬底、绝缘埋层BOX、Ge层、SiO2层的层叠结构；
3）腐蚀掉所述层叠结构表面的SiO2层以得到GOI结构。
可选地，所述步骤1）还包括：
1-1）提供第一Si衬底，在所述第一Si衬底上外延生长一层SiGe层；
1-2）采用离子注入工艺从所述SiGe层表面进行H+离子注入，并控制离子注入能量在所述第一Si衬底中预设的深度形成一层富含H+离子的硅层作为剥离层；
1-3）提供第二Si衬底，并在所述第二Si衬底上制备一层绝缘埋层BOX；
1-4）利用键合工艺将第一Si衬底上的SiGe层表面与第二Si衬底上的SiO2层表面进行键合形成依次包含有第二Si衬底、绝缘埋层BOX、SiGe层、第一Si衬底的层叠结构；
1-5）对键合后的结构进行高温退火处理，以从所述剥离层处剥离掉部分所述第一Si衬底；
1-6）利用TMAH腐蚀液将剩余的所述第一Si衬底全部腐蚀掉以得到SGOI结构。
可选地，所述步骤1-1）中外延生长的SiGe层的厚度为80nm～120nm，所述SiGe层中Ge的组分为12%～30%。
可选地，所述步骤1-2）中离子注入能量为60Kev，注入H+离子的剂量为6.0E16。进一步可选地，所述H+离子注入第一Si衬底中的深度为600nm～700nm。
可选地，所述步骤1-3）中第二Si衬底上制备的绝缘埋层BOX的材质为SiO2或Al2O3。进一步可选地，所述绝缘埋层BOX的厚度为100nm～150nm。
可选地，所述步骤1-5）剥离掉部分所述第一Si衬底的工艺条件为：先升温到300℃，保温3小时后，再经半个小时升温到600℃后保温半小时，整个过程通有8000ccm的高纯O2。
可选地，所述步骤2）中锗浓缩工艺后形成的Ge层的厚度为7nm～50nm。
可选地，所述步骤2）还包括：
2-1）将所述SGOI结构放入600℃反应炉中，然后通入5000ccm的N2作为保护气氛，以每分钟上升10℃速度加热反应炉至于达到1050℃后停止通入N2，；
2-2）通入4000ccm的O2保持30分钟后停止；
2-3）通入5000ccm的N2保持30分钟后停止；
2-4）重复步骤2-2）与步骤2-3）4次后，在N2气氛下使反应炉温度在1个小时内从1050℃降到900℃；
2-5）通入4000ccm的O2保持30分钟后停止；
2-6）通入5000ccm的N2保持30分钟后停止；
2-7）重复步骤2-5）与步骤2-6）4次后，在N2气氛下使反应炉温度在1个小时内从900℃降至600℃，完成锗浓缩，形成依次包含有第二Si衬底、绝缘埋层BOX、Ge层、SiO2层的层叠结构。
如上所述，本发明的一种GOI晶片结构的制备方法，具有以下有益效果：
本发明首先利用Smart-Cut技术制作出SGOI晶片结构，然后对SGOI晶片结构进行锗浓缩，从而得到GOI晶片结构。由于利用Smart-Cut技术制作的SGOI在SGOI/BOX界面基本不存在失配位错，从而最终降低了GOI的穿透位错。本发明工艺简单，可实现高质量GOI晶片结构，大大改进了锗浓缩技术，另外，离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺，所以这种制备方法大大提高了锗浓缩在半导体工业界广泛应用的可能性。
附图说明
图1a～1f显示为本发明中利用智能剥离技术制备SGOI结构的工艺的流程图。
图2显示为本发明中锗浓缩后的结构示意图。
图3显示为本发明中制备的最终GOI结构示意图。
元件标号说明
10                            第一Si衬底
100                           剥离层
11                            SiGe层
110                           SiO2层
20                            第二Si衬底
21                            绝缘埋层BOX
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图1f、以及图2至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供一种GOI晶片结构的制备方法，至少包括以下步骤：
首先，参考图1a至图1f，利用智能剥离技术(Smart-cut)制备出SGOI晶片结构，包括以下步骤：
步骤一：如图1a所示，提供第一Si衬底10，在所述第一Si衬底10上外延生长一层SiGe层11，其中SiGe层11的厚度为80nm～120nm，本实施例中SiGe层11的厚度选为100nm，但不限于此，在其它实施例中，SiGe层11的厚度可以根据需要来调整。此外，SiGe层11中Ge的含量为12%～30%，本实施例中暂选为30%，但不限于此，在其它实施例中，Ge的含量可以根据需要来调整，特此声明。
步骤二：如图1b所示，采用离子注入工艺从所述SiGe层11表面进行H+离子注入，并控制离子注入能量在所述第一Si衬底10中预设的深度形成一层富含H+离子的硅层作为剥离层100，H+注入能量越大，H+注入峰越深，一般来说，当离子注入能量为50Kev～150Kev时，对应注入Si片的深度分布在500nm～1200nm。本实施中离子注入能量为60Kev，对应从SiGe层11表面注入深度为700nm～800nm，由于SiGe层11的厚度为100nm，所以H+离子注入第一Si衬底10中的深度为600nm～700m，但不限于此，在其它实施例中，根据需要亦可以选用不同的离子注入能量以达到不同的注入深度。
步骤三：如图1c所示，提供第二Si衬底20，并在所述第二Si衬底20上热氧化生长一层厚度为100nm～150nm的绝缘埋层BOX21，本实施例中绝缘埋层BOX21的厚度选为120nm。需要说明的是，本实施例中绝缘埋层材质暂选为SiO2，但不限于此，在其它实施例中，亦可以为Al2O3，特此声明。
步骤四：如图1d所示，将第一Si衬底片10上的SiGe层11表面与第二Si衬底20上的绝缘埋层BOX21表面进行严格的清洗、活化处理、以及抛光处理后，在室温下把两个抛光面贴合在一起使两个硅片键合在一起，形成依次包含有第二Si层20、绝缘埋层BOX21、SiGe层11、第一Si衬底10的层叠结构，其中该绝缘埋层BOX21作为最终形成结构中的绝缘埋层。
步骤五：如图1e所示，对键合后的结构进行退火处理。一般分两步：第一步，第一Si衬底中注入的高浓度的含H+离子的剥离层100在高温下会成核并形成气泡，气泡的急剧膨胀把硅片在富含高浓度H+离子层的剥离层100处分开，也就是发生剥离；第二步，高温热处理提高键合界面的结合强度并消除键合结构中的离子注入损伤。本实施例中的具体工艺条件为：先升温到300℃，保温3小时后，使第一Si衬底10在剥离层100处发生剥离，再经半个小时升温到600℃后保温半小时，提高键合界面的结合强度，整个过程通有8000ccm的高纯O2。
步骤六：如图1f所示，利用TMAH腐蚀液将剩余的所述第一Si衬底10全部腐蚀掉以得到SGOI结构，TMAH（Tetramethylammonium hydroxide）全称为四甲基氢氧化氨，一种具有优良的腐蚀性能的各向异性腐蚀剂，选择性好，无毒且不污染环境，最重要的是TMAH与CMOS工艺相兼容，符合SOC的发展趋势，TMAH正逐渐替代KOH和其他腐蚀液，工艺中通常使用的是10％和25％的水溶液。因此本发明中采用TMAH腐蚀液以更好地控制其对第一Si衬底10的腐蚀，得到高质量的SGOI结构。
然后，如图2所示，对所述SGOI晶片结构进行锗浓缩，形成依次包含有第二Si衬底20、绝缘埋层BOX21、Ge层111、SiO2层110的层叠结构。具体过程为：在O2气氛下对SGOI晶片结构中的SiGe层11进行热氧化，且热氧化的温度低于SiGe的熔点，而SiGe的熔点随Ge组分的不同而改变，本实施例中SiGe层11中Ge的组分为30%，Si0.7Ge0.3的熔点要低于1050℃，因此热氧化过程中，SiGe层11的Si原子优先与O2结合生成SiO2，Ge原子在SiGe层11中的组分逐渐升高，而Si原子的组分不断减少，越来越多的Ge原子析出，析出的Ge原子被抑制于其上方生成的SiO2层110与下方的埋层氧化物21之间，最终形成一层纯Ge层111，本实施例中形成的纯Ge层111的厚度优选为30nm，最终在纯Ge层111表面生成的SiO2层110的厚度为160nm，但不限于此，在其它实施例中亦可以通过调节SiGe层11的厚度、以及Ge在SiGe中的组分来得到7nm～50nm厚度可调的纯Ge层111。本实施例中进行锗浓缩具体的工艺条件及操作过程包括以下步骤：
1）将所述SGOI结构放入600℃反应炉中，然后通入5000ccm的N2作为保护气氛，以每分钟上升10℃速度加热反应炉至于达到1050℃后停止通入N2。
2）通入4000ccm的O2保持30分钟后停止。
3）通入5000ccm的N2保持30分钟后停止。
4）重复步骤2）与步骤3）4次后，在N2气氛下使反应炉温度在1个小时内从1050℃降到900℃。
5）通入4000ccm的O2保持30分钟后停止。
6）通入5000ccm的N2保持30分钟后停止。
7）重复步骤5）与步骤6）5次后，在N2气氛下使反应炉温度在1个小时内从900℃降至600℃，完成锗浓缩。
需要说明的是，上述锗浓缩的工艺中，分别在1050℃和900℃进行热氧化反应，这是由于在1050℃进行热氧化反应后，SiGe层11中的Ge组分升高，造成SiGe的熔点降低，因此一段时间后，需在较低的温度即900℃下进一步热氧化，以提高锗浓缩后Ge层的纯度。
需要进一步说明的是，上述锗浓缩工艺中，通入N2的作用有两个，一是作为保护气氛，另一作用为使浓缩过后的SiGe层或Ge层中各处组分均匀，这是由于靠近表面的区域会优先与O2反应，Ge的含量相对下层偏高，从而在SiGe中形成一个梯度，不利于最终浓缩成纯锗。
在本实施例中，上述锗浓缩具体的工艺条件仅在SiGe层11中Ge的组分为30%，且SiGe层11的厚度为100nm时适用。但并不限于此，在其它实施例中，随着SiGe层11的厚度、以及Ge在SiGe层11中的组分的改变，工艺条件也随之改变。
最后，锗浓缩后，腐蚀掉生成的纯Ge层111表面的SiO2层110以得到GOI结构。如图3所示为最终形成的GOI结构。
综上所述，本发明提出的一种GOI晶片结构的制备方法，该方法首先利用Smart-Cut技术制作出SGOI晶片结构，然后对SGOI晶片结构进行锗浓缩，从而得到GOI晶片结构。由于利用Smart-Cut技术制作的SGOI在SGOI/BOX界面基本不存在失配位错，从而最终降低了GOI的穿透位错。本发明工艺简单，可实现高质量GOI晶片结构，大大改进了锗浓缩技术，离子注入技术、退火技术在目前半导体行业都是非常成熟的工艺，这种制备方法大大提高了锗浓缩在半导体工业界广泛应用的可能性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种GOI晶片结构的制备方法，其特征在于，至少包括以下步骤：
1）利用智能剥离工艺制备出SGOI结构；
2）对所述SGOI结构进行锗浓缩，形成依次包含有第二Si衬底、绝缘埋层BOX、Ge层、SiO2层的层叠结构；
3）腐蚀掉所述层叠结构表面的SiO2层以得到GOI结构；
所述步骤2）还包括：
2-1）将所述SGOI结构放入600℃反应炉中，然后通入5000ccm的N2作为保护气氛，以每分钟上升10℃速度加热反应炉至达到1050℃后停止通入N2；
2-2）通入4000ccm的O2保持30分钟后停止；
2-3）通入5000ccm的N2保持30分钟后停止；
2-4）依次重复步骤2-2）与步骤2-3）4次后，在N2气氛下使反应炉温度在1个小时内从1050℃降到900℃；
2-5）通入4000ccm的O2保持30分钟后停止；
2-6）通入5000ccm的N2保持30分钟后停止；
2-7）依次重复步骤2-5）与步骤2-6）4次后，在N2气氛下使反应炉温度在1个小时内从900℃降至600℃，完成锗浓缩，形成依次包含有第二Si衬底、绝缘埋层BOX、Ge层、SiO2层的层叠结构。
2.根据权利要求1所述的GOI晶片结构的制备方法，其特征在于，所述步骤2）中锗浓缩工艺后形成的Ge层的厚度为7nm～50nm。
3.根据权利要求1所述的GOI晶片结构的制备方法，其特征在于，所述步骤1）还包括：
1-1）提供第一Si衬底，在所述第一Si衬底上外延生长一层SiGe层；
1-2）采用离子注入工艺从所述SiGe层表面进行H+离子注入，并控制离子注入能量在所述第一Si衬底中预设的深度形成一层富含H+离子的硅层作为剥离层；
1-3）提供第二Si衬底，并在所述第二Si衬底上制备一层绝缘埋层BOX；
1-4）利用键合工艺将第一Si衬底上的SiGe层表面与第二Si衬底上的绝缘埋层BOX层表面进行键合形成依次包含有第二Si衬底、绝缘埋层BOX、SiGe层、第一Si衬底的层叠结构；
1-5）对键合后的结构进行高温退火处理，以从所述剥离层处剥离掉部分所述第一Si衬底；
1-6）利用TMAH腐蚀液将剩余的所述第一Si衬底全部腐蚀掉以得到SGOI结构。
4.根据权利要求3所述的GOI晶片结构的制备方法，其特征在于：所述步骤1-5）剥离掉部分所述第一Si衬底的工艺条件为：先升温到300℃，保温3小时后，再经半个小时升温到600℃后保温半小时，整个过程通有8000ccm的高纯O2。
5.根据权利要求3所述的GOI晶片结构的制备方法，其特征在于：所述步骤1-1）中外延生长的SiGe层的厚度为80nm～120nm。
6.根据权利要求3所述的GOI晶片结构的制备方法，其特征在于：所述步骤1-2）中离子注入能量为60Kev，注入H+离子的剂量为6.0E16。
7.根据权利要求6所述的GOI晶片结构的制备方法，其特征在于：所述H+离子注入第一Si衬底中的深度为600nm～700nm。
8.根据权利要求4所述的GOI晶片结构的制备方法，其特征在于：所述步骤1-3）中第二Si衬底上制备的绝缘埋层BOX的材质为SiO2或Al2O3。
9.根据权利要求8所述的GOI晶片结构的制备方法，其特征在于：所述绝缘埋层BOX的厚度为100nm～150nm。
CN201210225637.1A 2012-07-02 2012-07-02 一种goi晶片结构的制备方法 Active CN102738060B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210225637.1A CN102738060B (zh) 2012-07-02 2012-07-02 一种goi晶片结构的制备方法
PCT/CN2012/081890 WO2014005379A1 (zh) 2012-07-02 2012-09-25 一种goi晶片结构的制备方法
US13/825,010 US8877608B2 (en) 2012-07-02 2012-09-25 Method for preparing GOI chip structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210225637.1A CN102738060B (zh) 2012-07-02 2012-07-02 一种goi晶片结构的制备方法

Publications (2)

Publication Number Publication Date
CN102738060A CN102738060A (zh) 2012-10-17
CN102738060B true CN102738060B (zh) 2014-04-23

Family

ID=46993298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210225637.1A Active CN102738060B (zh) 2012-07-02 2012-07-02 一种goi晶片结构的制备方法

Country Status (2)

Country Link
CN (1) CN102738060B (zh)
WO (1) WO2014005379A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646910B (zh) * 2013-12-24 2016-06-15 中国科学院上海微系统与信息技术研究所 一种sgoi结构的制备方法
CN103646853B (zh) * 2013-12-24 2016-05-18 中国科学院上海微系统与信息技术研究所 一种绝缘体上含锗薄膜结构的制备方法
CN104752309B (zh) * 2013-12-26 2018-07-31 中国科学院上海微系统与信息技术研究所 剥离位置精确可控的绝缘体上材料的制备方法
CN104701360B (zh) * 2015-03-17 2017-09-29 福建工程学院 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法
CN111129228B (zh) * 2019-12-30 2022-04-15 中国科学院微电子研究所 光电探测器的制造方法
CN111508892B (zh) * 2020-04-28 2023-08-11 上海华力集成电路制造有限公司 Soi晶圆片的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866885A (zh) * 2009-04-17 2010-10-20 台湾积体电路制造股份有限公司 Finfet元件的制造方法
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617820B2 (ja) * 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
JP2006140187A (ja) * 2004-11-10 2006-06-01 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
GB2467935B (en) * 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
CN102344448A (zh) * 2011-07-14 2012-02-08 海南医学院 抗骨质疏松药物米诺膦酸关键中间体的制备方法
CN102290369B (zh) * 2011-09-22 2013-12-04 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866885A (zh) * 2009-04-17 2010-10-20 台湾积体电路制造股份有限公司 Finfet元件的制造方法
CN101866874A (zh) * 2010-06-01 2010-10-20 中国科学院上海微系统与信息技术研究所 一种利用层转移技术制备绝缘体上锗硅材料的方法

Also Published As

Publication number Publication date
CN102738060A (zh) 2012-10-17
WO2014005379A1 (zh) 2014-01-09

Similar Documents

Publication Publication Date Title
CN102738060B (zh) 一种goi晶片结构的制备方法
CN103430298B (zh) 在处理晶片中具有高电阻率区域的绝缘体上硅结构及制造此类结构的方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US8877608B2 (en) Method for preparing GOI chip structure
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN102751232B (zh) 利用锗浓缩技术制备SiGe或Ge纳米线的方法
US9824891B1 (en) Method of manufacturing the thin film
CN103646909B (zh) 绝缘体上锗goi结构的制备方法
US9287264B1 (en) Epitaxially grown silicon germanium channel FinFET with silicon underlayer
KR101903239B1 (ko) Soi 기판 및 제조 방법
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
US20090004825A1 (en) Method of manufacturing semiconductor substrate
CN105226004A (zh) 具有应力集中结构的soi晶圆的制造方法
CN103646910B (zh) 一种sgoi结构的制备方法
CN106531682A (zh) GeOI结构以及制备方法
WO2015074480A1 (zh) 边缘光滑的半导体衬底的制备方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
CN101710576A (zh) 一种通过氧离子注入退火制备绝缘体上锗材料的方法
CN103646853B (zh) 一种绝缘体上含锗薄膜结构的制备方法
CN102637607B (zh) 三维封装方法
US20230207382A1 (en) Method for manufacturing a semiconductor-on-insulator substrate for radiofrequency applications
JP2010003727A (ja) 半導体装置の製造方法及び半導体装置
CN103165511A (zh) 一种制备goi的方法
JPH029148A (ja) 集積回路用基板の製造方法
CN104752308A (zh) 一种基于混合加热制备绝缘体上材料的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant