CN105226004A - 具有应力集中结构的soi晶圆的制造方法 - Google Patents
具有应力集中结构的soi晶圆的制造方法 Download PDFInfo
- Publication number
- CN105226004A CN105226004A CN201510680505.1A CN201510680505A CN105226004A CN 105226004 A CN105226004 A CN 105226004A CN 201510680505 A CN201510680505 A CN 201510680505A CN 105226004 A CN105226004 A CN 105226004A
- Authority
- CN
- China
- Prior art keywords
- wafer
- manufacture method
- soi wafer
- stress concentrating
- concentrating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 8
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 claims abstract description 7
- 241000720974 Protium Species 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 6
- 239000001257 hydrogen Substances 0.000 claims abstract description 6
- 238000004381 surface treatment Methods 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims abstract description 4
- 235000012431 wafers Nutrition 0.000 claims description 112
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000008452 qiyu Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000010148 water-pollination Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Abstract
本发明提供了一种具有应力集中结构的SOI晶圆的制造方法，包括：提供第一晶圆和第二晶圆；对第一晶圆进行热氧化，在晶圆表面形成氧化硅薄膜；对第一晶圆进行氢离子注入，以便在第一晶圆里形成一个富含氢元素的薄层；对氧化硅薄膜进行图形化以形成凹槽区域，其中凹槽区域对应后续NMOS器件的沟道下方区域；对第一晶圆和第二晶圆进行表面处理，然后将两者键合；对第一晶圆和第二晶圆执行智能剥离以形成以第二晶圆为支撑的SOI晶圆；对新形成的SOI晶圆进行退火处理并进一步平坦化。
Description
技术领域
本发明涉及半导体制造领域，具体涉及用于改善器件性能的应变硅技术以及SOI(SiliconOnInsulator，绝缘体上硅)晶圆形成技术，更具体地说，本发明涉及一种具有应力集中结构的SOI晶圆的制造方法。
背景技术
随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，用以改善器件性能。用高应力氮化硅薄膜作为NMOS器件的接触孔刻蚀停止层，能够有效提高MOS管载流子迁移率，进而提高器件运行速度，因此被引入到集成电路制造工艺中。此外，最近有研究报告表明，将应力集中技术与接触孔刻蚀停止层(hightensilestress，CESL)结合起来，能够进一步提升NMOS器件的性能。
所谓应力集中技术，就是在NMOS器件的沟道下方形成空洞，由此改变高应力氮化硅薄膜在沟道处的应力分布，最终实现器件性能的改善。关于应力集中技术的介绍可以参考论文“AStressConcentrationMOSFETStructure；XiangzhanWang,QingpingZeng,BinLiu,ChengGan,QianLuo,QiYu,YangLiu,KaizhouTan,andXianweiYing；IEEETRANSACTIONSONELECTRONDEVICES,VOL.61,NO.1,JANUARY2014”。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提出一种具有应力集中结构的SOI晶圆的制造方法，将应力集中结构与SOI晶圆的制造流程结合，通过这种SOI晶圆能够改变MOS器件附近的应力分布，提升沟道处载流子迁移率，有利于提高MOS器件的运行速度。
为了实现上述技术目的，根据本发明，提供了一种具有应力集中结构的SOI晶圆的制造方法，包括：
第一步骤：提供第一晶圆和第二晶圆；
第二步骤：对第一晶圆进行热氧化，在晶圆表面形成氧化硅薄膜；
第三步骤：对第一晶圆进行氢离子注入，以便在第一晶圆里形成一个富含氢元素的薄层；
第四步骤：对氧化硅薄膜进行图形化以形成凹槽区域，其中凹槽区域对应后续NMOS器件的沟道下方区域；
第五步骤：对第一晶圆和第二晶圆进行表面处理，然后将两者键合；
第六步骤：对第一晶圆和第二晶圆执行智能剥离以形成以第二晶圆为支撑的SOI晶圆；
第七步骤：对新形成的SOI晶圆进行退火处理并进一步平坦化。
优选地，第一晶圆作为器件晶圆。
优选地，第二晶圆作为支撑晶圆。
优选地，氧化硅薄膜的厚度为100-2000A。
优选地，图形化为利用光刻和干法刻蚀的方式去除特定区域的氧化硅。
优选地，以第一晶圆的氧化硅薄膜与第二晶圆表面接触的方式键合第一晶圆和第二晶圆。
优选地，在智能剥离时将第一晶圆的富含氢元素的薄层及凹槽区域转移至第二晶圆。
优选地，智能剥离时工艺温度为300℃。
优选地，在退火处理中，使得SOI晶圆在1000℃的N2气氛下退火一小时。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的具有应力集中结构的SOI晶圆的制造方法的流程图。
图2至图6示意性地示出了根据本发明优选实施例的具有应力集中结构的SOI晶圆的制造方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明涉及绝缘体上硅(SOI，silicon-on-insulator)技术，它是一种具有独特的“Si/绝缘层/Si”三层结构的新型硅基半导体材料。它通过绝缘埋层(通常为SiO2)实现了器件和衬底的全介质隔离，在器件性能上具有很多优点，如减小了寄生电容，提高了运行速度，降低了漏电，具有更低的功耗等。目前制造SOI晶圆主要是依靠智能剥离(Smart-cut)技术。智能剥离技术是建立在离子注入和键合两种技术相互结合的基础上的，其关键在于通过注H+并在加热情况下形成气泡，使片子在注入深度处发生劈裂，达到减薄的目的。
智能剥离主要包括步骤：提供两片晶圆，即第一晶圆作为器件晶圆，以及第二晶圆作为支撑晶圆；对第一晶圆进行热氧化；对第一晶圆进行H+注入，在第一晶圆里形成一个富含H的薄层；对第一、第二晶圆进行表面处理，然后将两者键合；智能剥离，即通过低温退火，注入的氢在硅片中形成微空腔层或使硅片里出现微气泡层，由此完成剥离；对新形成的SOI晶圆进行退火处理并进一步平坦化。
本发明提出一种具有应力集中结构的SOI晶圆及其制造方法，提供第一晶圆和第二晶圆，所述第一晶圆上具有热氧化氧化硅层并已经完成和智能剥离相关的氢离子注入。首先利用光刻和干法刻蚀工艺去除第一晶圆上特定区域的氧化硅薄膜，在氧化硅薄膜里形成凹槽，然后利用键合及智能剥离技术形成器件硅层下具有凹槽的SOI晶圆。在该SOI晶圆上形成MOS器件之后，上述凹槽处于MOS器件的沟道下方，即形成所谓的应力集中MOS结构。通过本发明提出的技术方法，能够改变MOS器件附近的应力分布，提升沟道处载流子迁移率，有利于提高MOS器件的运行速度。
图1示意性地示出了根据本发明优选实施例的具有应力集中结构的SOI晶圆的制造方法的流程图。图2示意性地示出了根据本发明优选实施例的具有应力集中结构的SOI晶圆的制造方法的示意图。
如图1和图2至图6所示，根据本发明优选实施例的具有应力集中结构的SOI晶圆的制造方法包括：
第一步骤S1：提供第一晶圆10和第二晶圆20；其中第一晶圆10作为器件晶圆，第二晶圆20作为支撑晶圆；
第二步骤S2：对第一晶圆10进行热氧化，在晶圆表面形成氧化硅薄膜11(如图2所示)；优选地，氧化硅薄膜的厚度为100-2000A。
第三步骤S3：对第一晶圆10进行氢离子(H+)注入，以便在第一晶圆10里形成一个富含氢元素的薄层11(如图3所示)；
第四步骤S4：对氧化硅薄膜进行图形化(优选地，图形化为利用光刻和干法刻蚀的方式去除特定区域的氧化硅)以形成凹槽区域12(如图4所示)，其中凹槽区域11对应后续NMOS器件的沟道下方区域；所以上述光刻工艺所用的光罩需要与后续器件形成过程中的光罩对应；
第五步骤S5：对第一晶圆10和第二晶圆20进行表面处理，然后将两者键合(如图5所示)；具体地，以第一晶圆10的氧化硅薄膜11与第二晶圆20表面接触的方式键合第一晶圆10和第二晶圆20。硅片键合是智能剥离技术的关键，且难度最大；因为硅片键合对原始硅片质量要求很高，要求硅片表面的不平整度(TIR)＜2-3μm；抛光片表面粗糙度＜5A。与此同时，为了获得高质量无空间的键合界面，除了要求硅片表面保证有足够的机械加工精度外，还要求硅片表面清洁、无沾污，并具有较强的能吸附羟基团的亲水性。
第六步骤S6：对第一晶圆10和第二晶圆20执行智能剥离以形成以第二晶圆20为支撑的SOI晶圆30(如图6所示)；具体地，在智能剥离时将第一晶圆10的富含氢元素的薄层及凹槽区域转移至第二晶圆20。优选地，智能剥离时工艺温度为300℃。具体地，由于注入的氢在约300℃时就可以在硅片中形成微空腔层或使硅片里出现微气泡层，由此发生剥离；
第七步骤S7：对新形成的SOI晶圆进行退火处理并进一步平坦化。例如，智能剥离后所形成的SOI晶圆需在1000℃的N2气氛下再退火一小时，以增加键合强度，并使上层硅单晶性能得到恢复。
本发明在键合之前对第一晶圆上的热氧化硅进行图形化，图形化的方法是光刻+干法刻蚀，目的是将特定区域的氧化硅去除，形成凹槽。凹槽区域对应后续NMOS器件的沟道下方区域。通过本发明提出的技术方法，能够将应力集中结构与SOI晶圆的制造流程结合，通过这种SOI晶圆能够改变MOS器件附近的应力分布，提升沟道处载流子迁移率，有利于提高MOS器件的运行速度。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种具有应力集中结构的SOI晶圆的制造方法，其特征在于包括：
第一步骤：提供第一晶圆和第二晶圆；
第二步骤：对第一晶圆进行热氧化，在晶圆表面形成氧化硅薄膜；
第三步骤：对第一晶圆进行氢离子注入，以便在第一晶圆里形成一个富含氢元素的薄层；
第四步骤：对氧化硅薄膜进行图形化以形成凹槽区域，其中凹槽区域对应后续NMOS器件的沟道下方区域；
第五步骤：对第一晶圆和第二晶圆进行表面处理，然后将两者键合；
第六步骤：对第一晶圆和第二晶圆执行智能剥离以形成以第二晶圆为支撑的SOI晶圆；
第七步骤：对新形成的SOI晶圆进行退火处理并进一步平坦化。
2.根据权利要求1所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，第一晶圆作为器件晶圆。
3.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，第二晶圆作为支撑晶圆。
4.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，氧化硅薄膜的厚度为100-2000A。
5.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，图形化为利用光刻和干法刻蚀的方式去除特定区域的氧化硅。
6.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，以第一晶圆的氧化硅薄膜与第二晶圆表面接触的方式键合第一晶圆和第二晶圆。
7.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，在智能剥离时将第一晶圆的富含氢元素的薄层及凹槽区域转移至第二晶圆。
8.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，智能剥离时工艺温度为300℃。
9.根据权利要求1或2所述的具有应力集中结构的SOI晶圆的制造方法，其特征在于，在退火处理中，使得SOI晶圆在1000℃的N2气氛下退火一小时。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510680505.1A CN105226004A (zh) | 2015-10-19 | 2015-10-19 | 具有应力集中结构的soi晶圆的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510680505.1A CN105226004A (zh) | 2015-10-19 | 2015-10-19 | 具有应力集中结构的soi晶圆的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105226004A true CN105226004A (zh) | 2016-01-06 |
Family
ID=54994868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510680505.1A Pending CN105226004A (zh) | 2015-10-19 | 2015-10-19 | 具有应力集中结构的soi晶圆的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226004A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695232A (zh) * | 2017-04-08 | 2018-10-23 | 沈阳硅基科技有限公司 | 基于高温注入技术的soi硅片的制备方法 |
| CN110530567A (zh) * | 2019-08-30 | 2019-12-03 | 上海大学 | Soi键合片键合力的检测方法 |
| CN111435648A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
| CN111883648A (zh) * | 2020-07-23 | 2020-11-03 | 中国科学院上海微系统与信息技术研究所 | 一种压电薄膜的制备方法、压电薄膜及带通滤波器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050081958A1 (en) * | 2002-10-22 | 2005-04-21 | Sumitomo Mitsubishi Silicon Corporation | Pasted soi substrate, process for producing the same and semiconductor device |
| CN101295734A (zh) * | 2007-04-25 | 2008-10-29 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US20080265323A1 (en) * | 2007-04-27 | 2008-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device and Manufacturing Method Thereof |
-
2015
- 2015-10-19 CN CN201510680505.1A patent/CN105226004A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050081958A1 (en) * | 2002-10-22 | 2005-04-21 | Sumitomo Mitsubishi Silicon Corporation | Pasted soi substrate, process for producing the same and semiconductor device |
| CN101295734A (zh) * | 2007-04-25 | 2008-10-29 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US20080265323A1 (en) * | 2007-04-27 | 2008-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device and Manufacturing Method Thereof |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695232A (zh) * | 2017-04-08 | 2018-10-23 | 沈阳硅基科技有限公司 | 基于高温注入技术的soi硅片的制备方法 |
| CN111435648A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
| CN110530567A (zh) * | 2019-08-30 | 2019-12-03 | 上海大学 | Soi键合片键合力的检测方法 |
| CN111883648A (zh) * | 2020-07-23 | 2020-11-03 | 中国科学院上海微系统与信息技术研究所 | 一种压电薄膜的制备方法、压电薄膜及带通滤波器 |
| CN111883648B (zh) * | 2020-07-23 | 2021-05-25 | 中国科学院上海微系统与信息技术研究所 | 一种压电薄膜的制备方法、压电薄膜及带通滤波器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953622A (en) | Method for fabricating semiconductor wafers | |
| JP3975634B2 (ja) | 半導体ウェハの製作法 | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| JP2007184581A (ja) | 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体 | |
| CN105226004A (zh) | 具有应力集中结构的soi晶圆的制造方法 | |
| JPH11145438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| CN105633001A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| KR20100080777A (ko) | 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용 | |
| KR20100057023A (ko) | 초박형 단결정 반도체 ｔｆｔ 및 이의 제조 방법 | |
| US20140357051A1 (en) | Method for forming radio frequency device | |
| CN105428358A (zh) | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 | |
| CN103021848A (zh) | 一种锗硅异质结隧穿场效应晶体管及其制备方法 | |
| US8536035B2 (en) | Silicon-on-insulator substrate and method of forming | |
| CN105390495A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
| US8980729B2 (en) | Silicon-on-insulator substrate and fabrication method | |
| CN105633084A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
| CN102148183A (zh) | 具有阶梯型氧化埋层的soi的形成方法 | |
| KR20080002485A (ko) | 본디드 ｓｏｉ 웨이퍼 제조방법 | |
| CN105552019A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JPH10242266A (ja) | 半導体装置およびその製造に用いられる半導体接合基板 | |
| CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| JP5386862B2 (ja) | 半導体装置の製造方法 | |
| KR20070067394A (ko) | 나노 에스오아이 웨이퍼의 제조방법 | |
| US20140199823A1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160106 |
|
| RJ01 | Rejection of invention patent application after publication |