CN103137538B - 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 - Google Patents
一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 Download PDFInfo
- Publication number
- CN103137538B CN103137538B CN201110383797.4A CN201110383797A CN103137538B CN 103137538 B CN103137538 B CN 103137538B CN 201110383797 A CN201110383797 A CN 201110383797A CN 103137538 B CN103137538 B CN 103137538B
- Authority
- CN
- China
- Prior art keywords
- layer
- nisi
- preparation
- backing material
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
Description
技术领域
本发明属于半导体领域，特别是涉及一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法。
背景技术
BiCMOS是继CMOS后的新一代高性能VLSI工艺。CMOS以低功耗、高密度成为80年VLSI的主流工艺。随着尺寸的逐步缩小，电路性能不断得到提高，但是当尺寸降到1um以下时，由于载流子速度饱和等原因，它的潜力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，其基本思想是以CMOS器件为主要单元电路，而在要求驱动大电容负载之处加入双极器件或电路，发挥各自的优势，克服缺点，可以使电路达到高速度、低功耗。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离；SOI加上深槽隔离，也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
传统的SOI衬底包括背衬底，绝缘层以及绝缘层上的顶层硅，一般的SOI双极电路、BiCMOS电路的制造需要在传统SOI顶层硅中制作集电区重掺杂埋层，以降低集电极电阻与增加衬底的击穿电压，但是，这样的制作工艺步骤复杂，且占用了部分顶层硅的空间，增加了顶层硅的厚度。而且，传统的SOIBICMOS工艺一般是在传统SOI厚度相同的顶层硅上制作双极电路与CMOS电路，然而，制作双极电路特别是垂直型双极电路需要的SOI顶层硅厚度较大，这会导致SOICMOS电路在运行过程中难以达到全耗尽，从而大大的降低了SOICMOS电路的运行速度而影响BICMOS电路运行速度的提高。一般来说，SOICMOS电路需要SOI顶层硅的厚度小于200nm，而由于需要同时集成双极电路的需要，其厚度需要远远的超过此厚度。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法，在传统SOI衬底的绝缘层和顶层硅之间插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，从而达到减小双极电路所需顶层硅的厚度、简化工艺等目的。
为实现上述目的及其他相关目的，本发明提供一种图形化绝缘体上Si/NiSi2衬底材料的制备方法，所述制备方法至少包括以下步骤：1)提供第一Si衬底，在所述第一Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一Si衬底及光刻胶的表面形成Ni层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Ni层；2)进行第一次退火以使所述第一Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层；3)在所述NiSi2层及第一Si衬底表面形成第一SiO2层，然后进行H离子注入以在所述第一Si衬底中形成剥离界面；4)提供具有第二SiO2层的第二Si衬底，键合所述第二SiO2层与所述第一SiO2层，然后进行第二次退火以使所述第一Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。
在本发明的制备方法中，所述步骤1)还包括对所述第一Si衬底进行标准的湿式化学清洗法清洗的步骤。
优选地，所述步骤1)中，在真空环境中淀积所述Ni层，淀积的Ni层厚度为1～4nm。
在本发明的制备方法中，所述第一次退火在N2、Ar或H2中的一种气体或至少两种按特定比例混合的气体的气氛下进行，退火温度为200～1000℃，退火时间为10～60秒。
在本发明的制备方法中，选用摩尔比为4∶1的H2SO4∶H2O2溶液采用湿法刻蚀去除所述Ni层，刻蚀时间为1分钟。
在本发明的制备方法中，采用等离子体沉积技术在表面淀积所述第一SiO2层，厚度为100～800nm。
在本发明的制备方法中，所述步骤3)中形成所述第一SiO2层后还包括对其在900℃下退火1小时的步骤。
在本发明的制备方法中，所述步骤3)中H离子注入后还包括对所述第一SiO2层进行抛光的步骤。
在本发明的制备方法中，采用热氧化方法在所述第二Si衬底表面形成所述第二SiO2层，厚度为100～800nm。
在本发明的制备方法中，所述第二次退火气氛为N2气氛，退火温度为200～900℃，退火时间为30分钟。
在本发明的制备方法中，所述步骤3)还包括第三次退火以加强所述第SiO2层与所述第一SiO2层键合的步骤，其中，所述第三次退火气氛为N2气氛，退火温度为500～1200℃，退火时间为30～240分钟。
本发明还提供一种图形化绝缘体上Si/NiSi2衬底材料，至少包括：Si衬底；结合于所述Si衬底表面的绝缘层；结合于所述绝缘层部分表面的NiSi2层；以及结合于所述NiSi2层与所述绝缘层表面的Si顶层。
在本发明的图形化绝缘体上Si/NiSi2衬底材料中，所述NiSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。
优选地，所述NiSi2层的厚度为3～10nm。所述Si顶层的厚度为5～200nm。
如上所述，本发明的图形化绝缘体上Si/NiSi2衬底材料及其制备方法，具有以下有益效果：通过抬离(lift-on)技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
附图说明
图1～图4显示为本发明的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤1)所呈现的结构示意图。
图5显示为本发明的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤2)所呈现的结构示意图。
图6～图7显示为本发明的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤3)所呈现的结构示意图。
图8～图11显示为本发明的图形化绝缘体上Si/NiSi2衬底材料的制备方法步骤4)所呈现的结构示意图。
元件标号说明
111第一Si衬底
112光刻胶
113Ni层
114NiSi2层
115第一SiO2层
122第二SiO2层
121第二Si衬底
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图11所示，本发明提供一种图形化绝缘体上Si/NiSi2衬底材料的制备方法，所述制备方法至少包括以下步骤：
请参阅图1～图4，如图所示，首先进行步骤1)，提供第一Si衬底111，所述第一Si衬底111为普通的硅晶圆，然后对所述第一Si衬底111进行标准的湿式化学清洗法清洗，以去除其表面的杂质离子及表面缺陷，在所述第一Si衬底111待制备MOS器件区域的表面形成光刻胶112，所述光刻胶112选用正光刻胶，在真空的环境下在所述第一Si衬底111表面与所述光刻胶表面112通过淀积的方法形成Ni层113，淀积的Ni层厚度为1～4nm，在本实施例中，所述Ni层113的厚度为3nm，接着，采用抬离工艺去除所述光刻胶112及结合于所述光刻胶上的Ni层113，以形成图形化的Ni层113。
请参阅图5，如图所示，然后进行步骤2)，对步骤1)完成后所得结构进行第一次退火，此次退火在N2、Ar或H2中一种气体或至少两种按特定比例混合的气体的气氛下进行，退火温度为200～1000℃，退火时间为10～60秒，在本实施例中，退火温度为550℃，以使所述第一Si衬底111与所述Ni层113反应生成NiSi2层114，然后选用摩尔比为4∶1的H2SO4∶H2O2溶液采用湿法刻蚀去除所述未反应的Ni层113，刻蚀时间为1分钟。
请参阅图6～图7，如图所示，接着进行步骤3)，在所述第一Si衬底与所述NiSi2层114表面通过淀积方法形成第一SiO2层115，在本实施例中，所述第一SiO2层的厚度为100～800nm，然后根据需求以特定的能量与特定的角度对所述第一SiO2层115进行H离子注入，以在第一Si衬底111形成剥离界面(图示中虚线所示)，接着对所述第一SiO2层115使用机械化学抛光法进行抛光，最后对以上所得结构进行退火，退火温度为900℃，退火时间为1小时，以使所述第一SiO2层115更容易键合。
请参阅图8～图11，如图所示，最后进行步骤4)，提供具有第二SiO2层122的第二Si衬底121，在本实施例中，所述第二Si衬底122为普通的硅晶圆，然后对所述硅晶圆表面进行热氧化以获得第二SiO2层122，所述第二SiO2层122的厚度为100～800nm，键合所述第二SiO2层122与所述第一SiO2层115，以形成键合SiO2层123，然后进行第二次退火以使所述第一Si衬底111从所述剥离界面剥离，在具体的实施过程中，在N2气氛中对键合以后的结构进行第二次退火，退火温度为200～900℃，退火时间为30分钟，在本实施例中，退火温度为500℃，使所述剥离界面附近的H离子逐渐聚集并形成气泡，气泡膨胀最终使所述第一Si衬底111在剥离界面处分离，接着，对分离后的结构进行第三次退火，退火气氛为N2气氛，退火温度为500～1200℃，退火时间为30～240分钟，在本实施例中，退火温度为800℃，以加强所述第二SiO2层122与所述第一SiO2层115之间的键合强度，以形成键合SiO2层123，最后，对剥离后的所述第一Si衬底111表面采用机械化学抛光法进行抛光以完成所述图形化绝缘体上Si/NiSi2衬底材料制备。
请参阅图11，如图所示，本发明还提供一种图形化绝缘体上Si/NiSi2衬底材料，至少包括：Si衬底111；结合与所述Si衬底121表面的绝缘层123；结合于部分所述绝缘层表面的NiSi2层114；以及结合于所述第一Si衬底及所述NiSi2层114表面的Si顶层111，在本实施例中，所述绝缘层123为SiO2层，所述NiSi2层114垂向对应的Si顶层111区域为用于制备双极器件的区域。所述NiSi2层的厚度为3～10nm，所述Si顶层的厚度为5～200nm，在本实施例中，所述NiSi2层114的厚度为6nm。所述Si顶层111的厚度为100nm，其中，所述NiSi2层114垂向对应的Si顶层111区域为用于制备双极器件的区域，用以代替常规SOI双极晶体管中的集电区重掺杂埋层，其余的Si顶层区域为用于制备MOS器件的区域。
实施例2
请参阅图1～图11，如图所示，所述图形化绝缘体上Si/NiSi2衬底材料的制备方法的基本步骤如实施例1，所述光刻胶112选用反转胶，所述Ni层113的厚度选用1nm。所述第一次退火温度选用300℃，退火气氛为N2及H2的混合气体气氛，所述第二次退火选用300℃，所述第三次退火选用500℃。
请参阅图11，如图所示，所述图形化绝缘体上Si/NiSi2衬底材料的基本结构如实施例1，其中，所述NiSi2层114的厚度为3nm。所述Si顶层111的厚度为20nm。
实施例3
请参阅图1～图11，如图所示，所述图形化绝缘体上Si/NiSi2衬底材料的制备方法的基本步骤如实施例1，其中，所述光刻胶112选用正胶，所述Ni层113的厚度选用4nm。所述第一次退火温度选用900℃，退火气氛为Ar及N2的混合气体气氛，所述第二次退火选用900℃，所述第三次退火选用1000℃。
请参阅图11，如图所示，所述图形化绝缘体上Si/NiSi2衬底材料的基本结构如实施例1，其中，所述NiSi2层115的厚度为10nm。所述Si顶层111的厚度为200nm。
综上所述，本发明的图形化绝缘体上Si/NiSi2衬底材料及其制备方法通过抬离(lift-on)技术制作图形化的金属Ni层，通过对Ni与Si衬底进行退火反应生成NiSi2，并通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，以代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减小顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1)提供第一Si衬底，在所述第一Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一Si衬底及光刻胶的表面形成Ni层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Ni层；
2)进行第一次退火以使所述第一Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层；
3)在所述NiSi2层及第一Si衬底表面形成第一SiO2层，然后进行H离子注入以在所述第一Si衬底中形成剥离界面；
4)提供具有第二SiO2层的第二Si衬底，键合所述第二SiO2层与所述第一SiO2层，然后进行第二次退火以使所述第一Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备；
所述NiSi2层用于代替SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2层的区域用以制造MOS器件。
2.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：所述步骤1)中，在真空环境中淀积所述Ni层，淀积的Ni层厚度为1～4nm。
3.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：所述第一次退火在N2、Ar或H2中的一种气体的气氛下进行，退火温度为200～1000℃，退火时间为10～60秒。
4.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：选用摩尔比为4:1的H2SO4：H2O2溶液采用湿法刻蚀去除所述未反应的Ni层，刻蚀时间为1分钟。
5.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：采用等离子体沉积技术在表面淀积所述第一SiO2层，厚度为100～800nm。
6.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：所述步骤3)中形成所述第一SiO2层后还包括对其在900℃下退火1小时的步骤。
7.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：所述步骤3)中H离子注入后还包括对所述第一SiO2层进行抛光的步骤。
8.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：采用热氧化方法在所述第二Si衬底表面形成所述第二SiO2层，厚度为100～800nm。
9.根据权利要求1所述的图形化绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于：所述第二次退火气氛为N2气氛，退火温度为200～900℃，退火时间为30分钟。
10.一种图形化绝缘体上Si/NiSi2衬底材料，其特征在于，至少包括：Si衬底；结合于所述Si衬底表面的绝缘层；结合于所述绝缘层部分表面的NiSi2层；以及结合于所述NiSi2层与所述绝缘层表面的Si顶层，所述NiSi2层用于代替SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2层的区域用以制造MOS器件。
11.根据权利要求10所述的图形化绝缘体上Si/NiSi2衬底材料，其特征在于：所述NiSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。
12.根据权利要求10所述的图形化绝缘体上Si/NiSi2衬底材料，其特征在于：所述NiSi2层的厚度为3～10nm。
13.根据权利要求10所述的图形化绝缘体上Si/NiSi2衬底材料，其特征在于：所述Si顶层的厚度为5～200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110383797.4A CN103137538B (zh) | 2011-11-28 | 2011-11-28 | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110383797.4A CN103137538B (zh) | 2011-11-28 | 2011-11-28 | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137538A CN103137538A (zh) | 2013-06-05 |
| CN103137538B true CN103137538B (zh) | 2016-04-20 |
Family
ID=48497172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110383797.4A Active CN103137538B (zh) | 2011-11-28 | 2011-11-28 | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137538B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681313B (zh) * | 2013-12-05 | 2016-08-17 | 深圳深爱半导体股份有限公司 | 调整双极结型晶体管集电极反向击穿电压的方法 |
| CN107367771B (zh) * | 2017-07-11 | 2020-01-31 | 中国科学院电子学研究所 | 电化学地震检波器敏感电极及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9612941D0 (en) * | 1996-06-20 | 1996-08-21 | British Tech Group | Method of manufacturing a semi-conductor device |
| DE10124038A1 (de) * | 2001-05-16 | 2002-11-21 | Atmel Germany Gmbh | Verfahren zur Herstellung vergrabener Bereiche |
-
2011
- 2011-11-28 CN CN201110383797.4A patent/CN103137538B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137538A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680240B1 (en) | Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide | |
| CN105895575B (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
| CN105633002A (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
| CN105428358A (zh) | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 | |
| US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
| CN104752309B (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
| CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN104425341B (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
| CN110752218A (zh) | 一种多层soi及其制备方法 | |
| CN107046058A (zh) | 一种具有应变Si组合发射区的异质结双极晶体管及其制备方法 | |
| CN103066007B (zh) | 一种全隔离结构的制作方法 | |
| CN105552019A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| CN103594411A (zh) | 绝缘体上锗硅的形成方法 | |
| CN103137546B (zh) | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN103137565B (zh) | 一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN103137539B (zh) | 一种绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN103137547A (zh) | 一种绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN108063112B (zh) | 一种局部化soi区域制造方法 | |
| CN104637860A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN102064097B (zh) | 一种混晶材料的制备方法及用该材料制备的半导体器件 | |
| CN103187248B (zh) | 一种混合晶向绝缘体上锗晶片及器件的制备方法 | |
| CN102723340B (zh) | 一种SOI BJT双应变平面BiCMOS集成器件及制备方法 | |
| CN113471289B (zh) | 一种绝缘体上硅衬底及其制备方法、应用 | |
| CN107910264B (zh) | 一种全耗尽soi结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |