CN104425341B - 一种低剂量注入制备绝缘体上半导体材料的方法 - Google Patents

一种低剂量注入制备绝缘体上半导体材料的方法 Download PDF

Info

Publication number
CN104425341B
CN104425341B CN201310382838.7A CN201310382838A CN104425341B CN 104425341 B CN104425341 B CN 104425341B CN 201310382838 A CN201310382838 A CN 201310382838A CN 104425341 B CN104425341 B CN 104425341B
Authority
CN
China
Prior art keywords
substrate
thin films
insulator
ssoi
monocrystal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310382838.7A
Other languages
English (en)
Other versions
CN104425341A (zh
Inventor
张苗
陈达
狄增峰
薛忠营
王刚
叶林
母志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310382838.7A priority Critical patent/CN104425341B/zh
Publication of CN104425341A publication Critical patent/CN104425341A/zh
Application granted granted Critical
Publication of CN104425341B publication Critical patent/CN104425341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明提供一种低剂量注入制备绝缘体上半导体材料的方法，包括步骤：1）于第一衬底表面外延一掺杂的单晶薄膜；2）外延一顶层半导体材料；3）沉积绝缘层；4）从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；5）提供第二衬底，并键合所述第二衬底及所述绝缘层；6）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离。本发明通过控制超薄单晶薄膜的离子掺杂控制其对注入离子的吸附作用，可以采用非常低的剂量注入便可实现智能剥离，而且剥离裂纹发生在超薄层处，裂纹很小，可获得高质量的绝缘体上半导体材料。

Description

一种低剂量注入制备绝缘体上半导体材料的方法
技术领域
本发明涉及一种半导体材料的制备方法，特别是涉及一种低剂量注入制备绝缘体上半导体材料的方法。
背景技术
近年来，绝缘体上硅（SOI）材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。绝缘体上硅在相关领域中应用技术已经非常成熟，绝缘体上应变硅（sSOI）也日益得到了相关技术人员的重视，绝缘体上锗硅（SGOI）结合了锗硅材料和绝缘体上硅的优势，不仅能减小衬底的寄生电容和漏电电流，还能提高载流子迁移率，同样得到了广泛的关注。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22nm节点及以下，对集成电路的特征尺寸提出了更高要求。为了使基于绝缘上材料的器件进一步缩微化，就要求绝缘体上材料的厚度更薄，超薄绝缘体上材料应运而生。
通常绝缘体上材料需要通过材料的制备和层转移两个过程得到，比较常见的层转移实现技术是键合和剥离工艺。而传统的智能剥离方法剥离面很厚，剥离裂纹大，剥离后得到的绝缘体上材料表面很粗糙，难以制备超薄的绝缘体上材料；并且由于需要较高的注入剂量，不仅增加了生产时间和成本，还对晶体损伤较大，制备出高质量的超薄绝缘体上材料难度更大。
因而，如何提供一种低注入剂量的制备高质量超薄绝缘体上半导体材料的方法，已成为本领域从业者亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种低剂量注入制备绝缘体上半导体材料的方法，用于解决现有技术中制备出高质量的超薄绝缘体上半导体材料成本高、难度大等问题。
为实现上述目的及其他相关目的，本发明提供一种低剂量注入制备绝缘体上半导体材料的方法，至少包括以下步骤：
1）提供第一衬底，于所述第一衬底表面外延一掺杂的单晶薄膜；
2）于所述单晶薄膜表面外延一顶层半导体材料；
3）于所述顶层半导体材料表面沉积绝缘层；
4）从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；
5）提供第二衬底，并键合所述第二衬底及所述绝缘层；
6）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，所述单晶薄膜的厚度不大于7nm。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，所述单晶薄膜的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种。
进一步地，所述单晶薄膜的掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为1E18/cm3～1E22/cm3。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，所述顶层半导体材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，厚度为5nm～20nm，并且，所述顶层半导体材料的材料不同于所述单晶薄膜。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，所述第一衬底为Si衬底，所述绝缘层为二氧化硅，所述第二衬底为Si衬底、或表面具有氧化层的Si衬底。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，所述剥离离子为H离子、或H离子与He组合。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，步骤4）中，所述剥离离子的注入剂量为2E16/cm2～4E16/cm2，所述预设深度为单晶薄膜下方20nm～150nm。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，步骤5）键合前还包括步骤：采用N2对所述绝缘层及第二衬底表面进行等离子处理。
作为本发明的低剂量注入制备绝缘体上半导体材料的方法的一种优选方案，步骤6）后还包括步骤：采用化学腐蚀液浸泡去除所述顶层半导体材料表面残留的毛刺。
如上所述，本发明提供一种低剂量注入制备绝缘体上半导体材料的方法，包括步骤：1）提供第一衬底，于所述第一衬底表面外延一掺杂的单晶薄膜；2）于所述单晶薄膜表面外延一顶层半导体材料；3）于所述顶层半导体材料表面沉积绝缘层；4）从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；5）提供第二衬底，并键合所述第二衬底及所述绝缘层；6）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离。本发明通过控制超薄单晶薄膜的离子掺杂控制其对注入离子的吸附作用，可以采用非常低的剂量注入便可实现智能剥离，而且剥离裂纹发生在超薄层处，裂纹很小，可获得高质量的绝缘体上半导体材料。
附图说明
图1显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤流程示意图。
图2显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤1）所呈现的结构示意图。
图3显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤2）所呈现的结构示意图。
图4显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤3）所呈现的结构示意图。
图5显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤4）所呈现的结构示意图。
图6显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤5）所呈现的结构示意图。
图7～图8显示为本发明的低剂量注入制备绝缘体上半导体材料的方法步骤6）所呈现的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图8所示，本实施例提供一种低剂量注入制备绝缘体上半导体材料的方法，至少包括以下步骤：
如图1～图2所示，首先进行步骤1）S11，提供第一衬底101，于所述第一衬底101表面外延一掺杂的单晶薄膜102。
作为示例，所述第一衬底101为Si衬底。所述掺杂的单晶薄膜102的厚度不大于7nm，其材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，所述单晶薄膜102的掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为1E18/cm3～1E22/cm3。具体地，在本实施例中，提供一Si衬底，采用气相外延法于其表面形成掺杂有B的SiGe单晶薄膜102，其中，所述SiGe单晶薄膜102的厚度为3nm，B的浓度为3E19/cm3。由于该单晶薄膜102的厚度非常薄，其内部具有应力，并且具有浓度较大的离子掺杂浓度，在后续的智能剥离过程中可以很高效的吸附用于剥离的离子（如H离子等）而最终断裂，剥离表面基本没有单晶薄膜102残留，最多只有部分的毛刺存在，可以达到非常良好的剥离效果。
如图1及图3所示，然后进行步骤2）S12，于所述单晶薄膜102表面外延一顶层半导体材料103。
作为示例，所述顶层半导体材料103包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，厚度为5nm～20nm，并且，所述顶层半导体材料103的材料不同于所述单晶薄膜102。具体地，在本实施例中，采用气相外延法于所述单晶薄膜102表面形成顶层半导体材料103，其材料为Si，厚度为10nm。
如图1及图4所示，接着进行步骤3）S13，于所述顶层半导体材料103表面沉积绝缘层104。
作为示例，采用等离子体增强化学气相沉积法PECVD或低压力化学气相沉积法LPCVD于所述顶层半导体材料103表面沉积绝缘层104，在本实施例中，所述绝缘层104的材料为二氧化硅。
如图1及图5所示，然后进行步骤4）S14，从所述绝缘层104表面将剥离离子注入至所述单晶薄膜102下方的第一衬底101预设深度的位置。
作为示例，所述剥离离子为H离子、或H离子与He组合。所述剥离离子的注入剂量为2E16/cm2～4E16/cm2，所述预设深度为单晶薄膜102下方距述第一衬底101表面20nm～150nm。具体地，在本实施例中，所述剥离离子为H离子，注入剂量为3E16/cm2，其注入位置为所单晶薄膜102下方距述第一衬底101表面40nm深度的地方。
如图1及图6所示，接着进行步骤5）S15，提供第二衬底105，并键合所述第二衬底105及所述绝缘层104。
作为示例，所述第二衬底105为Si衬底、或表面具有氧化层的Si衬底。在本实施例中，所述第二衬底105为表面具有氧化层的Si衬底。
具体地，键合前先采用N2对所述绝缘层104及第二衬底105表面的氧化层进行等离子处理，然后再将其进行键合。
如图1及图7～图8所示，最后进行步骤6）S16，进行退火处理，使所述单晶薄膜102吸附所述剥离离子，最终使所述第一衬底101与所述顶层半导体材料103从该单晶薄膜102处分离。
作为示例，退火的气氛为O2。所述退火处理包括步骤：首先，于300℃左右进行第一次保温，保温时间为120min左右，以加强所述绝缘层104及所述第二衬底105的键合强度；然后，于600℃左右进行第二次保温，保温时间为30min左右，使所述单晶薄膜102吸附所述第一衬底101中的剥离离子，剥离离子逐渐聚集后产生大量的气泡，最终使所述单晶薄膜102断裂，实现所述第一衬底101与所述顶层半导体材料103的剥离。
作为示例，在退火后，采用化学腐蚀液浸泡去除所述顶层半导体材料103表面残留的毛刺，以最终获得表面平整、质量较高的绝缘体上半导体材料。
作为示例，以所述单晶薄膜的材料为Si0.7Ge0.3为例，本发明采用是HF（5%）：HNO3：HAc=1：2：3的腐蚀液作为的选择性腐蚀溶液，这种溶液对Si0.7Ge0.3与Si的腐蚀选择比大于60，因此，由于腐蚀所需时间较短，在完全去除Si0.7Ge0.3毛刺后，所述顶层半导体材料（此处为Si）基本没被腐蚀，可以获得质量较高的顶层半导体材料。
综上所述，本发明提供一种低剂量注入制备绝缘体上半导体材料的方法，包括步骤：1）提供第一衬底101，于所述第一衬底101表面外延一掺杂的单晶薄膜102；2）于所述单晶薄膜102表面外延一顶层半导体材料103；3）于所述顶层半导体材料103表面沉积绝缘层104；4）从所述绝缘层104表面将剥离离子注入至所述单晶薄膜102下方的第一衬底101预设深度的位置；5）提供第二衬底105，并键合所述第二衬底105及所述绝缘层104；6）进行退火处理，使所述单晶薄膜102吸附所述剥离离子，最终使所述第一衬底101与所述顶层半导体材料103从该单晶薄膜102处分离。本发明通过控制超薄单晶薄膜的离子掺杂控制其对注入离子的吸附作用，可以采用非常低的剂量注入便可实现智能剥离，而且剥离裂纹发生在超薄层处，裂纹很小，可获得高质量的绝缘体上半导体材料。本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种低剂量注入制备绝缘体上半导体材料的方法，其特征在于，至少包括以下步骤：
1)提供第一衬底，于所述第一衬底表面外延一掺杂的单晶薄膜；
2)于所述单晶薄膜表面外延一顶层半导体材料；
3)于所述顶层半导体材料表面沉积绝缘层；
4)从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；
5)提供第二衬底，并键合所述第二衬底及所述绝缘层；
6)进行退火处理，使所述单晶薄膜吸附位于所述第一衬底预设深度处的所述剥离离子，最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离；
其中，步骤4)中，所述剥离离子的注入剂量为2E16/cm2～3E16/cm2，所述预设深度为单晶薄膜下方20nm～40nm；
步骤6)中，退火的气氛为O2，所述退火处理包括步骤：首先，于300℃进行第一次保温，保温时间为120min，以加强所述绝缘层及所述第二衬底的键合强度；然后，于600℃进行第二次保温，保温时间为30min，以使所述单晶薄膜吸附所述第一衬底中的剥离离子，并使所述剥离离子逐渐聚集后产生大量的气泡，最终使所述单晶薄膜断裂，实现所述第一衬底与所述顶层半导体材料的剥离。
2.根据权利要求1所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：所述单晶薄膜的厚度不大于7nm。
3.根据权利要求1所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：所述单晶薄膜的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种。
4.根据权利要求3所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：所述单晶薄膜的掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为1E18/cm3～1E22/cm3。
5.根据权利要求3所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：所述顶层半导体材料的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，厚度为5nm～20nm，并且，所述顶层半导体材料的材料不同于所述单晶薄膜。
6.根据权利要求1所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：所述第一衬底为Si衬底，所述绝缘层为二氧化硅，所述第二衬底为Si衬底、或表面具有氧化层的Si衬底。
7.根据权利要求1所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：所述剥离离子为H离子、或H离子与He组合。
8.根据权利要求1所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：步骤5)键合前还包括步骤：采用N2对所述绝缘层及第二衬底表面进行等离子处理。
9.根据权利要求1所述的低剂量注入制备绝缘体上半导体材料的方法，其特征在于：步骤6)后还包括步骤：采用化学腐蚀液浸泡去除所述顶层半导体材料表面残留的毛刺。
CN201310382838.7A 2013-08-28 2013-08-28 一种低剂量注入制备绝缘体上半导体材料的方法 Active CN104425341B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310382838.7A CN104425341B (zh) 2013-08-28 2013-08-28 一种低剂量注入制备绝缘体上半导体材料的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310382838.7A CN104425341B (zh) 2013-08-28 2013-08-28 一种低剂量注入制备绝缘体上半导体材料的方法

Publications (2)

Publication Number Publication Date
CN104425341A CN104425341A (zh) 2015-03-18
CN104425341B true CN104425341B (zh) 2017-07-14

Family

ID=52973985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310382838.7A Active CN104425341B (zh) 2013-08-28 2013-08-28 一种低剂量注入制备绝缘体上半导体材料的方法

Country Status (1)

Country Link
CN (1) CN104425341B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140171B (zh) * 2015-08-26 2018-06-29 中国科学院上海微系统与信息技术研究所 一种绝缘体上材料的制备方法
CN106373870B (zh) * 2016-11-24 2020-06-02 清华大学 半导体结构以及制备方法
CN113140450B (zh) * 2020-01-19 2022-04-05 济南晶正电子科技有限公司 一种制备薄膜的方法及应用
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20060270190A1 (en) * 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer
JP2009043940A (ja) * 2007-08-09 2009-02-26 Morioka Seiko Instruments Inc 半導体製造方法

Also Published As

Publication number Publication date
CN104425341A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN105140171B (zh) 一种绝缘体上材料的制备方法
US8367521B2 (en) Manufacture of thin silicon-on-insulator (SOI) structures
CN104425341B (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
CN102290369B (zh) 一种薄goi晶片及其制备方法
US8440550B2 (en) Method for forming strained layer with high Ge content on substrate and semiconductor structure
CN106104749A (zh) 与作为蚀刻停止的SiGeC层接合的半导体结构
CN103972148B (zh) 一种超薄绝缘体上材料的制备方法
CN103943547A (zh) 基于增强吸附来制备绝缘体上材料的方法
KR101597386B1 (ko) 반도체 물질 제조
CN104752309B (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN102737963A (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN106601663B (zh) Soi衬底及其制备方法
CN104425342B (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
CN105428300B (zh) 吸附剥离制备绝缘体上材料的方法
CN106531682A (zh) GeOI结构以及制备方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN104752308B (zh) 一种基于混合加热制备绝缘体上材料的方法
CN103165511B (zh) 一种制备goi的方法
JP2006229197A (ja) ガラス上の歪シリコン上のｃｍｏｓデバイスの製造方法
CN102064097B (zh) 一种混晶材料的制备方法及用该材料制备的半导体器件
CN103137546B (zh) 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法
CN103137547A (zh) 一种绝缘体上Si/NiSi2衬底材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant