KR101597386B1 - 반도체 물질 제조 - Google Patents

반도체 물질 제조 Download PDF

Info

Publication number
KR101597386B1
KR101597386B1 KR1020117020521A KR20117020521A KR101597386B1 KR 101597386 B1 KR101597386 B1 KR 101597386B1 KR 1020117020521 A KR1020117020521 A KR 1020117020521A KR 20117020521 A KR20117020521 A KR 20117020521A KR 101597386 B1 KR101597386 B1 KR 101597386B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon
product wafer
donor
product
Prior art date
Application number
KR1020117020521A
Other languages
English (en)
Other versions
KR20110120310A (ko
Inventor
니샨트 신하
거테즈 에스. 샌드후
존 스미스
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20110120310A publication Critical patent/KR20110120310A/ko
Application granted granted Critical
Publication of KR101597386B1 publication Critical patent/KR101597386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

전자 장치, 시스템들, 및 방법들은 웨이퍼 혹은 기판의 벌크 영역에 본딩된 반도체층을 포함하며, 상기 반도체층은 전자기 방사를 사용하여 상기 벌크 영역에 본딩될 수 있다. 추가의 장치, 시스템들, 및 방법들이 개시된다.

Description

반도체 물질 제조{SEMICONDUCTOR MATERIAL MANUFACTURE}
관련출원
이 특허출원은 여기에 참조로서 포함시키는 2009년 2월 4일에 출원된 미국특허출원번호 12/365,734로부터 우선권 혜택을 청구한다.
실리콘 마이크로칩의 동작 동안에 파워 소비는 실리콘-온-절연체(silicon on insulator; SOI) 기술을 사용하여 감소될 수 있다. SOI 기술의 사용은 파워 소비를 낮출 수 있게 할 뿐만 아니라 스트레이 커패시턴스의 감소에 기인하여 집적회로들의 속도가 증가될 수 있게 한다. SOI 구조들에 있어서, 실리콘-온-절연체의 얇은 층들은 산소 주입에 의한 분리(separation by implantation of oxygen; SIMOX), 산소의 플라즈마 주입에 의한 분리(separation by plasma implantation of oxygen; SPIMOX), 사파이어 상의 실리콘(silicon on sapphire; SOS), 실리콘 상에 본딩된 웨이퍼 공정들, 및 사파이어 상에 본딩된 실리콘과 같은 몇 가지 공지된 기술들을 사용하여 제조될 수 있다.
실리콘 상에 본딩되는 웨이퍼 공정들은 반도체 웨이퍼들 상에 단결정 실리콘 물질들을 본딩하는 기술들 및 절연체 상에 반도체를 형성하기 위한 산화 공정들을 수반한다. 이들 기술들에서, 본딩된 웨이퍼들 중 하나 혹은 둘 다의 일부는 전형적으로 연마 방법들에 의해 제거된다. 본딩된 웨이퍼의 상당 부분들을 제거하는 또 다른 공정은 "스마트 절단" 기술을 사용한다. "스마트 절단" 기술은 일반적으로 물질이 실리콘 기판 내에 특정 깊이까지 주입되고 종국에는 기판을 자르기 위해 이용되는 공정을 말한다.
도 1은 발명의 다양한 실시예들에 따라, 전자기 방사를 사용하여 웨이퍼 상에 필름을 형성하는 방법의 특징들을 도시한 것이다.
도 2는 발명의 다양한 실시예들에 따라, 마이크로파들을 사용하여 실리콘 웨이퍼 상에 실리콘층을 형성하는 방법의 특징들을 도시한 것이다.
도 3 및 도 4는 발명의 다양한 실시예들에 따라, 예를 들면, 도 1 및 도 2에 관련하여 논한 바와 같이 제품 웨이퍼들 및 도너 웨이퍼들을 함께 본딩하기 전에 이들 웨이퍼들을 도시한 것이다.
도 5 및 도 6은 발명의 다양한 실시예들에 따라, 예를 들면, 도 1 및 도 2에 관련하여 논한 바와 같이 함께 본딩된 제품 웨이퍼들과 도너 웨이퍼들 조합에 전자기 방사가 인가되는 이들 웨이퍼들을 도시한 것이다.
도 7 및 도 8은 발명의 다양한 실시예들에 따라, 예를 들면, 도 1 및 도 2에 관련하여 논한 바와 같이 함께 본딩된 제품 웨이퍼 및 도너 웨이퍼를 분리한 후에 이들 웨이퍼들을 도시한 것이다.
도 9는 발명의 다양한 실시예들에 따라, 웨이퍼에 반도체층의 본딩을 강화하는 방법의 특징들을 도시한 것이다.
도 10은 발명의 다양한 실시예들에 따라, 실리콘 웨이퍼에 실리콘층의 본딩을 강화하는 방법의 특징들을 도시한 것이다.
도 11 및 도 12는 발명의 다양한 실시예들에 따라, 반도체층이 본딩된 제품 웨이퍼들이 제품 웨이퍼에 반도체층의 본딩을 강화하기 위해 전자기 방사가 가해지는 것을 도시한 것이다.
도 13은 발명의 다양한 실시예들에 따라 완성된 웨이퍼(700)를 도시한 것이다.
도 14는 발명의 다양한 실시예들에 따라 전자 시스템의 다양한 특징들의 블록도이다.
다음의 상세한 설명은 예시로서 발명의 다양한 실시예들을 도시한 첨부된 도면들을 참조한다. 이들 실시예들은 이들 및 다른 실시예들을 당업자들이 실시하기에 충분한 상세로 기술된다. 다른 실시예들이 이용될 수도 있고, 이들 실시예들에 구조적, 논리적, 및 전기적 변경들이 행해질 수도 있다. 여러 실시예들은 일부 실시예들이 새로운 실시예들을 형성하기 위해 하나 이상의 다른 실시예들과 조합될 수 있으므로 반드시 상호 배타적인 것이 아니다. 그러므로, 다음 상세한 설명은 한정의 의미로 취해지지 않아야 한다.
여러 실시예들에서, 제조 공정은 2개의 웨이퍼들을 함께 본딩하고 이어서 한 웨이퍼의 일부를 다른 웨이퍼에 본딩된 상태가 되게 2개의 웨이퍼들을 분리하는 것을 포함하며, 분리를 용이하게 하기 위해서 전자기 방사에의 노출이 사용된다. 함께 본딩된 두 개의 실체들(A, B)을 분리한다는 것은 실체들(A, B)이 분리 영역에서 더 이상 본딩되지 않고 함께 본딩된 A와 B의 격자에서 공유결합들이 깨진 것을 의미한다. 분리하는 것은 또한 디본딩이라고 언급될 수 있다. 분리한 후에, 2개의 본딩된 실체들 간에 약한 인력이 유효할 수도 있고 그렇지 않을 수도 있다. 다른 웨이퍼에 본딩된 상태로 있는 한 웨이퍼의 부분은 반도체층이거나 유전층 상에 반도체층의 조합일 수 있다. 전자기 방사에의 노출은 웨이퍼들 내 변경자들에 기초한 주파수에 전자기 방사를 조율하는 것을 포함할 수 있다. 또한, 전자기 방사는 웨이퍼들 내 변경자들에 기초하여 파워 레벨에 조율될 수도 있다.
웨이퍼와 같은 물질 구조 내 변경자는 물질 구조의 벌크를 형성하는 물질과는 다른 조성을 갖는 물질 구조 내 물질이다. 예를 들면, 게르마늄 웨이퍼 내 변경자는 게르마늄과는 다르고 게르마늄 웨이퍼의 격자의 부분이 아닌 원소일 수 있다. 웨이퍼와 같은 물질 구조 내 변경자는 변경자의 물질 구조의 벌크 물질과는 다른 원자종들이 되게 하는 물질 구조의 불순물일 수 있다. 여러 실시예들에서, 변경자는 도펀트로서 사용될 물질 구조에 도입되는 물질일 수 있다. 여기에서 도펀트는 물질 구조 내 벌크 물질과는 다른 물질이며, 도펀트는, 일단 활성화되면, 벌크 물질의 특징을 향상시킬 수 있다. 예를 들면, 도펀트는 반도체 물질 매트릭스 내 캐리어 농도를 증가시킬 수 있다. 여러 실시예들에서, 변경자는 활성화된 도펀트일 수 있다.
여러 실시예들에서, 제조 공정은 다른 웨이퍼로부터 기부된 물질의 부분을 포함하는 웨이퍼 내 도펀트들로서 변경자들을 활성화시키기 위해 웨이퍼를 전자기 방사에 노출시키는 것을 포함한다. 도펀트의 활성화는 도펀트를 물질 구조 내 격자간 위치로부터 물질 구조의 격자 사이트에 이전시키는 것을 포함한다. 다른 웨이퍼로부터 기부된 물질의 부분은 반도체층일 수도 있고 또는 유전층 상에 반도체층의 조합일 수도 있다. 전자기 방사에의 노출은 웨이퍼 내 도펀트들에 기초한 주파수에 전자기 방사를 조율하는 것을 포함할 수 있다. 또한, 전자기 방사는 웨이퍼들 내 도펀트들에 기초한 파워 레벨에 조율될 수도 있다.
도 1은 여러 실시예들에 따라, 전자기 방사를 사용하여 웨이퍼 상에 필름(film)을 형성하기 위한 방법의 특징들을 도시한 것이다. 110에서, 도너 웨이퍼의 영역 부근에서 도너 웨이퍼에 이온들이 도입된다. 영역은 도너 웨이퍼의 벌크 물질과는 다른 물질 또는 물질들을 가진 변경자들을 포함하거나 포함할 것이다. 영역은 도너 웨이퍼의 표면에서 떨어져 있다. "도너 웨이퍼"라는 용어는 웨이퍼의 적어도 일부가 또 다른 실체, 이를테면 디바이스들이 형성되어 있는 또 다른 웨이퍼 또는 기판에 의해 사용될 것임을 나타낸다. 여러 실시예들에서, 반도체 웨이퍼는 도너 웨이퍼로서 사용될 수 있다. 반도체 웨이퍼는 근본적으로 단결정 웨이퍼로서 실현될 수 있다. 응용에 따라, 도너 웨이퍼는 실질적으로 다결정 또는 비정질인 반도체 웨이퍼 형태일 수 있으며, 여기에서 반도체 웨이퍼는 단일 결정질이며 반도체 웨이퍼에 걸쳐 상층으로서 배열되는 반도체 물질을 포함한다. 대안적으로, 도너 웨이퍼는 비-반도체 웨이퍼에 걸쳐 상층으로서 배열되는 단결정으로서 구성될 수도 있는 반도체층을 포함하는 실질적으로 비-반도체 웨이퍼로서 구성될 수도 있다.
120에서, 제품 웨이퍼 및 도너 웨이퍼는 도너 웨이퍼 및 제품 웨이퍼의 표면들에서 함께 본딩된다. "제품 웨이퍼"라는 용어는 웨이퍼 또는 웨이퍼의 적어도 일부가 최종 제품으로서 혹은 이 내에 사용될 것임을 나타낸다. 완성된 제품 웨이퍼는 각 세그먼트가 전자적 작업들을 수행하는 회로를 포함하는 것인 복수의 세그먼트들로 배열된 웨이퍼로서 제공될 수 있다. 각 세그먼트는 개별적 다이 형태일 수 있다. 또한, 개개의 세그먼트들은 완성된 웨이퍼로부터 올 수 있고 전자 디바이스에서 사용하기 위해 집적회로들(ICs)로서 패키지될 수 있다.
제품 웨이퍼 및 도너 웨이퍼는 다수의 개별적 공정들 혹은 공정들의 조합들을 사용하여 함께 본딩될 수 있다. 공정은 제품 웨이퍼를 도너 웨이퍼에 본딩함으로써 수행해질 수 있다. 공정은 도너 웨이퍼를 제품 웨이퍼에 본딩함으로써 수행될 수 있다. 제품 웨이퍼 및 도너 웨이퍼는 제품 웨이퍼를 도너 웨이퍼 상에 배치하거나 도너 웨이퍼를 제품 웨이퍼 상에 배치하여 함께 본딩될 수 있다. 제품 웨이퍼는 도너 웨이퍼에 본딩하기 전에 어떤 가공이 행해질 수 있다. 가공은 다양한 유형들의 가공을 포함할 수 있다. 제품 웨이퍼는 도너 웨이퍼에 본딩하기에 앞서 제품 웨이퍼 내에 형성되는 디바이스들 및/또는 상호연결들을 포함할 수 있다. 대안적으로, 제품 웨이퍼는 도너 웨이퍼에 본딩하기에 앞서 제품 웨이퍼 내에 디바이스들 및/또는 상호연결들을 형성하지 않고 도너 웨이퍼에 본딩될 수 있다. 또한, 도너 웨이퍼는 제품 웨이퍼에 본딩하기 전에 어떤 가공이 될 수 있다. 가공은 다양한 유형들의 가공을 포함할 수 있다. 도너 웨이퍼는 제품 웨이퍼에 본딩하기에 앞서 도너 웨이퍼 내에 형성된 디바이스들 및/또는 상호연결들을 포함할 수 있는데, 디바이스들 및/또는 상호연결들은 제품 웨이퍼에 물질로서 기부될 도너 웨이퍼의 영역에 있다. 대안적으로, 도너 웨이퍼는 제품 웨이퍼에 본딩하기에 앞서 도너 웨이퍼 내에 디바이스들 및/또는 상호연결들을 형성하지 않고 제품 웨이퍼에 본딩될 수 있다.
다양한 실시예들에서, 제품 웨이퍼는 제품 웨이퍼 및 도너 웨이퍼가 유전층에 함께 본딩되게 제품 웨이퍼의 표면에 걸쳐 배치된 유전층을 포함할 수 있다. 제품 웨이퍼의 유전층은 이에 도너 웨이퍼가 본딩동안 제품층과 접촉하는 것으로, 다양한 형태들로 실현될 수 있다. 예를 들면, 유전층은 산화물층, 하지의 제품 웨이퍼의 자연 산화물층, 절연질화층, 절연 옥시나이트라이드층, 고-κ 유전층, 저-κ 유전층, 혹은 이들의 조합들로서 형성될 수 있다. 고-κ유전체 및 저-κ유전체는 대략 3.9인 이산화실리콘의 유전 상수 이상 혹은 미만인 유전 상수들을 기준으로 정의된다. 도너 웨이퍼가 본딩되는 유전체 물질의 선택은 제품 웨이퍼가 사용될 수 있는 응용 또는 응용들에 따를 수 있다. 여러 실시예들에서, 제품 웨이퍼의 유전층은 제품 웨이퍼의 상층이며, 제품 웨이퍼는 제품 웨이퍼 및 도너 웨이퍼를 함께 본딩하기에 앞서 이 유전체 상층 밑에 제품 웨이퍼 내에 내장된 디바이스들을 포함한다.
다양한 실시예들에서, 도너 웨이퍼는 도너 웨이퍼 및 제품 웨이퍼가 유전층에서 함께 본딩되게 도너 웨이퍼의 표면에 걸쳐 배치된 유전층을 포함할 수 있다. 제품 웨이퍼가 본딩 동안 도너층에 접촉하는 도너 웨이퍼의 유전층은 다양한 형태들로 실현될 수 있다. 예를 들면, 유전층은 산화물층, 하지의 제품 웨이퍼의 자연 산화물층, 절연질화층, 절연 옥시나이트라이드층, 고-κ 유전층, 저-κ유전층, 혹은 이들의 조합들로서 형성될 수 있다. 제품 웨이퍼가 본딩되는 유전체 물질의 선택은 제품 웨이퍼가 사용될 수 있는 응용 또는 응용들에 따를 수 있다.
도너 웨이퍼의 상면에 걸쳐 유전체 물질이 한 층으로서 형성된 상태에서, 도너 웨이퍼에 도입된 이온들은 유전층의 밑면으로부터 얼마간 떨어져 있는 도너 웨이퍼의 영역 부근에 있다. 유전층의 밑면은 도너 웨이퍼의 상면에 대향하는 표면이며, 유전층의 상면 및 밑면은 유전층의 두께만큼 떨여져 있다. 이러한 실시예들에서, 도너 웨이퍼는 유전층이 반도체층의 표면에 걸쳐 배치되는 반도체층 및 유전층을 포함하는 물질을 기부하기 위해 사용된다. 선택적으로, 이러한 물질 조합의 반도체층은 본딩전에 어떤 유형의 가공이 행해질 수 있다. 여러 실시예들에서, 이러한 가공은 디바이스들 및/또는 상호연결들을 형성하는 것을 포함할 수 있다.
130에서, 도너 웨이퍼으로부터의 필름에 제품 웨이퍼가 본딩된 제품 웨이퍼로부터 도너 웨이퍼의 벌크 영역을 분리하기 위해 변경자들에 전자기 방사가 조사된다. 도너 웨이퍼로부터의 필름은 제품 웨이퍼에 본딩되는 반도체층일 수 있다. 도너 웨이퍼로부터의 필름은 제품 웨이퍼의 유전층에 본딩되는 반도체층 일 수 있다. 도너 웨이퍼로부터의 필름은 유전층 상에 반도체층인 조합일 수 있는데, 이 조합의 유전층은 제품 웨이퍼에 본딩된다.
변경자들에 조사하는 것은 도너 웨이퍼으로부터의 필름에 제품 웨이퍼가 본딩된 제품 웨이퍼로부터 도너 웨이퍼의 벌크 영역이 분리되게 이온들로서 주입된 물질에서 버블들이 성장하게 도너 웨이퍼의 국부적인 가열을 제공할 수 있다. 전자기 방사는 변경자들에 의한 흡수에 상관된 주파수에 조율될 수 있다. 주파수에 조율한다는 것은 변경자들에 의해 흡수되는 피크 주파수를 가진 전자기 방사를 발생시키는 것을 포함한다. 변경자들에 의한 흡수 주파수의 선택은 변경자들에 의해 흡수되는 에너지가 도너 웨이퍼에 이온들로서 주입된 물질에 결합될 수 있게 변경자들이 배치된 물질에 상관될 수 있다. 전자기 방사의 파워 레벨은 응용에 기초하여 조절될 수 있다. 주파수 및 파워 레벨은 요망되는 분리를 제공하기 위해 본딩된 구조를 유착하도록 조사에 의해 버블들이 성장하게 선택될 수 있다. 이들 버블들은 보이드들 또는 소판(platelet)으로서 보여질 수 있다.
일단 도너 웨이퍼의 벌크 영역이 제품 웨이퍼로부터 분리되면, 두 웨이퍼들 중 하나는, 도너 웨이퍼로부터의 필름이 제품 웨이퍼에 본딩된채로 있을지라도, 가공동안에 웨이퍼들의 상대적 위치에 따라 서로로부터 분리될 수 있다. 분리는 리프팅 공정에 의해 수행될 수 있다. 한 웨이퍼를 다른 웨이퍼로부터 리프트하는 것은 근본적으로 디본딩된 웨이퍼들이 서로 접촉하는 위치에 어떠한 실질적 에너지 또는 힘을 가함이 없이 진공 또는 그외 제어가능한 장치를 사용하여 달성될 수 있다.
변경자들에 의한 흡수에 상관된 주파수로 전자기 방사가 제공될 때, 도너 웨이퍼와 제품 웨이퍼 조합에는 에너지의 흡수가 제어될 수 있게 전자기 방사가 조사될 수 있다. 전자기 방사는 이온들이 주입된 영역에 혹은 그 근처에서 국부적으로 물질이 여기되게 인가될 수 있다. 적합한 주파수들에서, 흡수는 도너 웨이퍼 내 이온 주입 영역에 혹은 충분히 이에 가까이 있는 변경자들에 실질적으로 행해질 수 있어 변경자들에 의해 흡수되는 에너지가 이온 주입 영역에 결합하게 된다. 이온 주입의 영역에 에너지가 결합됨으로써 도너 웨이퍼가 국부적으로 가열될 수 있게 된다.
이온들로서 주입되는 물질을 사용한 도너 웨이퍼들로부터의 필름들의 통상적인 가공은 전형적으로 500℃ 내지 800℃ 혹은 그 이상의 범위의 등온선 온도들에서 수행된다. 여러 실시예들에서, 제품 웨이퍼와 도너 웨이퍼 조합은 공정에서 사용되는 물질들에 따라, 350℃ 이하의 등온선 온도들까지 가열될 수 있다. 국부적 가열은 유사 공정들에서 통상적으로 사용되는 것보다 가공 온도들을 낮출 수 있게 한다. 또한, 조사되는 전자기 방사를 조율시키기 때문에 요망되는 가열 영역들에 국부적 가열을 유지하기 위해 제공되는 에너지량을 제어할 수 있게 된다. 선택된 주파수 및 파워 레벨에 조율함에 있어, 도너 웨이퍼의 특정 물질 조성에 대해 분리 공정을 위한 주파수 및 파워의 전체적 선택에서 분리를 위해 사용되는 변경자들의 농도가 고려될 수 있다.
전자기 방사를 조율하는 것은 조사되는 변경자들을 도너 웨이퍼 내 도펀트들로서 활성화시키는 파워 레벨로 전자기 방사를 발생시키는 것을 포함할 수 있다. 도펀트의 활성화는 도펀트를 물질 구조 내 격자간 위치에서 물질 구조의 격자 사이트로 이전시키는 것을 포함한다. 분리를 위해 에너지가 결합되게 하는 전자기 방사에 노출을 사용하여, 이온들로서 주입된 물질 근처에 영역들 내 도펀트들을 활성화시키기 때문에, 통상적으로 도펀트들을 활성화하는 것에 연관된 높은 온도들에서 웨이퍼 구조를 가공하지 않고도 이들 도턴트들을 활성화시킬 수 있게 된다. 상기 방사는 또한 주입으로부터 격자 손상을 고칠 수 있다.
전자기 방사를 사용하여 도펀트들을 조사하는 것은 도너 웨이퍼에 전자기 방사의 노출을 제한하는 것을 포함할 수 있다. 전자기 방사 노출은 도너 웨이퍼가 제품 웨이퍼에 본딩되는 도너 웨이퍼의 표면에 대향하는 도너 웨이퍼의 표면에 전자기 방사를 지향시킴으로써 제공될 수 있다. 또한, 전자기 방사 노출은 제품 웨이퍼가 도너 웨이퍼에 본딩되는 도너 웨이퍼의 표면에 대해 경사진 도너 웨이퍼의 일측에 전자기 방사를 지향시킴으로써 제공될 수 있다.
전자기 방사를 조율하는 것은 도너 웨이퍼의 기본 조성, 국부화된 가열의 요망되는 영역 내 변경자들의 선택, 이들 변경자들의 농도의 선택, 영역에 이온들 및 변경자들로서 주입되는 물질의 혼합, 및 요망되는 영역에 국부화된 흡수 및 결합에 영향을 미치는 그외의 인자들에 상관될 수 있다. 이러한 인자들은 전자기 방사로의 노출로부터 에너지가 우선적으로 요망되는 영역에 결합되게 하는 특색을 도너 웨이퍼에 제공한다. 선택되는 주파수는 도너 웨이퍼의 기본 조성에 의해 실질적으로 흡수되지 않지만 분리 공정을 위해 이온들로서 주입되는 변경자들 및/또는 변경자들과 물질의 혼합에 의해 현저하게 흡수되는 주파수들에 기초할 수 있다. 여러 실시예들에서, 도너 웨이퍼의 기본 조성에 의한 흡수량, 및 이온들로서 주입되는 변경자들 및/또는 변경자들과 물질의 혼합에 의한 흡수량은 요망되는 국부적 가열의 공간적 량 및 특정 응용에 수락될 수 있는 제품 및 도너 웨이퍼 조합의 가열량을 포함하는 -이들로 제한되는 것은 아니다- 다양한 인자들에 기초할 수 있다.
변경자들을 전자기 에너지에 노출시키는 것으로부터 제공되는 에너지를 주입된 이온들의 영역에 결합함으로써 주입된 이온들에서 버블들이 성장할 수 있게 된다. 버블들이 도너 웨이퍼를 유착하게 버블들이 성장함으로써, 제품 웨이퍼에 본딩된 상태로 있는 도너 웨이퍼의 필름을 가진 제품 웨이퍼로부터 도너 웨이퍼의 벌크 영역이 분리된다. 도너 웨이퍼로부터 본딩된 필름을 가진 제품 웨이퍼가 도너 웨이퍼로부터 분리됨으로써, 제품 웨이퍼가 도너 웨이퍼로부터 분리될 수 있다. 예를 들면, 제품 웨이퍼는 도너 웨이퍼 상에 놓여진 상태에서 리프트될 수 있다. 대안적으로, 도너 웨이퍼로부터 본딩된 필름을 가진 제품 웨이퍼가 도너 웨이퍼로부터 분리됨으로써, 도너 웨이퍼가 제품 웨이퍼로부터 분리될 수 있다. 예를 들면, 도너 웨이퍼는 제품 웨이퍼 상에 놓여진 상태로 리프트될 수 있다.
도너 웨이퍼와 제품 웨이퍼를 분리시킨 후에, 제품 및 도너 웨이퍼들의 표면들은 선택적으로 분리 공정에 기인한 잔류 손상을 보상하기 위해 가공될 수도 있다. 도너 웨이퍼와 제품 웨이퍼를 분리시킨 후에, 제품 웨이퍼는 추가 가공을 위한 입력 물질로서 사용되는 최종 제품으로서 제공될 수 있고, 혹은 다수의 가동된 다이들을 내포하는 최종 제품으로서 혹은 다수의 가공된 다이들로서 가공될 수 있다. 도너 웨이퍼와 제품 웨이퍼를 분리시킨 후에, 도너 웨이퍼는 다른 제품 웨이퍼들을 생성하기 위해 필름들을 기부하기 위해 사용될 수 있다.
도 2는 다양한 실시예들에 따라, 마이크로파들을 사용하여 실리콘 웨이퍼 상에 실리콘층을 형성하는 방법의 특징들을 도시한 것이다. 210에서, 변경자들을 갖는 혹은 가공에서 나중에 변경자들이 도입될 영역 부근에 실리콘 도너 웨이퍼 내에 수소 이온들 및/또는 헬륨 이온들이 주입된다. 그외 경량의 원소들의 이온들이 주입 이온들로서 사용될 수 있다. 변경자들을 내포하는 영역은 도너 웨이퍼이 표면으로부터 떨어져 있다. 변경자들은 인, 비소, 보론와 같은 원소, 도펀트들로서 사용될 수 있는 그외 원소, 및 이러한 도펀트들의 조합들을 포함할 수 있는데, 그러나 이들로 제한되는 것은 아니다.
220에서, 실리콘 제품 웨이퍼는 실리콘 제품 웨이퍼의 산화물층이 실리콘 도너 웨이퍼의 표면에 본딩되게 실리콘 도너 웨이퍼에 함께 본딩된다. 공정은 제품 웨이퍼를 도너 웨이퍼에 본딩함으로써 수행될 수 있다. 공정은 도너 웨이퍼를 제품 웨이퍼에 본딩함으로써 수행될 수 있다. 제품 웨이퍼 및 도너 웨이퍼는 제품 웨이퍼를 도너 웨이퍼 상에 배치하거나 도너 웨이퍼를 제품 웨이퍼 상에 배치한 상태에서 함께 본딩될 수 있다. 산화물층은 실리콘의 산화물로서 형성될 수 있는데, 이것은 자연 산화실리콘으로서 형성될 수 있다. 대안적으로, 산화물층 외에 유전층이 사용될 수도 있다. 이러한 유전층은 절연질화층, 절연 옥시나이트라이드층, 고-κ유전층, 저-κ유전층, 혹은 이들의 조합들로서 형성될 수 있다. 실리콘 도너 웨이퍼가 본딩되는 유전층의 선택은 실리콘 제품 웨이퍼가 사용될 수 있는 응용 또는 응용들에 따를 수 있다. 여러 실시예들에서, 실리콘 제품 웨이퍼의 산화물층, 혹은 그외 유전층은 실리콘 제품 웨이퍼와 실리콘 도너 웨이퍼를 함께 본딩하기에 앞서 실리콘 제품 웨이퍼의 벌크 실리콘 내 내장된 디바이스들을 포함하는 실리콘 제품 웨이퍼의 상층을 포함한다. 대안적으로, 실리콘 대 실리콘간 직접적 본딩이 간물질 없이 얻어지게, 표면 산화물층, 또는 표면 유전층이 없는 실리콘 제품 웨이퍼가 도너 웨이퍼에 함께 본딩될 수 있다.
230에서, 실리콘 도너 웨이퍼의 벌크 영역을 분리하여 도너 웨이퍼를 제품 웨이퍼에서 분리해 도너 웨이퍼의 일부가 제품 웨이퍼의 산화물 표면에 본딩된 상태가 되게 하기 위해 변경자들이 마이크로파들에 노출된다. 마이크로파들은 변경자들에 의한 흡수에 상관되는 주파수에 조율될 수 있다. 이에 따라, 실리콘 도너 웨이퍼는 수소 및/또는 헬륨에 버블들이 분리를 초래할 정도로 성장하게, 수소 이온들 및/또는 헬륨 이온들이 주입되었던 영역에서, 마이크로파들에 의해 국부적으로 가열될 수 있다. 마이크로파들의 파워 레벨은 응용에 기초하여 조절될 수 있다. 마이크로파들은 1.4 기가헤르츠 내지 80 또는 100 기가헤르츠만큼 높은 주파수 범위의 피크 주파수에 조율될 수 있다. 다양한 실시예들에서, 2.4 내지 8.5 기가헤르츠 범위가 사용된다. 다양한 실시예들에서, 5.7 GHz 내지 6.0 GHz 범위가 사용된다. 다양한 실시예들에서, 마이크로파들은 약 5.8 GHz에 조율된다. 마이크로파들에 의해 부여되는 파워는 가열의 국부화를 조정(regulate)하기 위해 제어될 수 있다. 마이크로파들에 노출은 350℃ 미만의 일반적인 등온선 웨이퍼 온도에서 웨이퍼들에 수행될 수 있다. 등온선 웨이퍼 온도는 전자기 방사가 흡수되고 에너지가 전달되는 해당 영역 내 국한된 온도가 아닌 웨이퍼의 기준 온도로서 간주될 수 있다.
마이크로파들을 조율하는 것은 실리콘 도너 웨이퍼 내 도펀트들로서 변경자들을 활성화시키는 파워 레벨의 마이크로파들을 제공하는 것을 포함할 수 있다. 마이크로파들의 파워 레벨은 통상적으로 도펀트들을 활성화하는 것에 연관된 높은 온도들에서 실리콘 제품 웨이퍼/실리콘 도너 구조를 가공함이 없이 이들 도펀트들의 활성화가 수행될 수 있게 실리콘 제품 웨이퍼와 실리콘 도너 웨이퍼 조합의 온도를 조정(regualte)하기 위해 제어될 수 있다. 마이크로파들의 조율은 분리를 위해 사용되는 도펀트들의 선택 및 이들 도펀트들의 농도에 의해 실리콘 도너 웨이퍼의 물질 조성을 조절하는 것에 상관될 수 있다. 예를 들면, 실리콘 도펀트 웨이퍼 내 도펀트의 농도는 약 1013 cm-3 내지 약 1016 cm-3의 범위일 수 있다. 실리콘 도너 웨이퍼의 영역에 이들 도펀트-기반의 변경들을 도입함으로써 마이크로파들의 주파수 조율로부터 우선적 흡수가 될 수 있고 마이크로파 흡수로부터 에너지를 분리를 위해 주입된 이온들의 영역에 결합할 수 있게 된다.
도 3 및 도 4는 예를 들면 도 1 및 도 2에 관련하여 논한 바와 같이 여러 실시예들에서 제품 웨이퍼들 및 도너 웨이퍼들을 함께 본딩하기 전에 이들 웨이퍼들을 도시한 것이다. 도 3은 제품 웨이퍼(320) 및 도너 웨이퍼(310)를 도시한 것이다. 제품 웨이퍼(320)는 선택적으로 유전층(324)을 벌크 영역(322) 상에 상층으로서 가지며, 유전층(324)은 도너 웨이퍼(310)에 본딩될 수 있다. 또한, 제품 웨이퍼(320)는 선택적으로 도너 웨이퍼(310)에 본딩되기 전에 제품 웨이퍼(320) 내 형성된 디바이스들 및/또는 상호연결들(323-1,..., 323-N)을 구비할 수 있다. 도너 웨이퍼(310)는 이온들이 주입되는 영역(316)을 포함한다. 영역(316)은 도너 웨이퍼(310)의 벌크 영역(312)을 층(318)에서 분리한다. 도너 웨이퍼(310)로부터의 층(318)은 제품 웨이퍼(320) 상에 그리고 실질적으로 이에 걸쳐 얇은 층을 형성하는 공정의 마지막에 제품 웨이퍼(320)에 비교적 얇은 필름 층을 제공할 것이다.
도 4는 본딩 전에 제품 웨이퍼(340) 및 도너 웨이퍼(330)의 구성을 도시한 것이다. 제품 웨이퍼(340)는 선택적으로 도너 웨이퍼(330)에 본딩되기 전에 제품 웨이퍼(340)에 형성된 디바이스들 및/또는 상호연결들(343-1,.... 343-N)을 가질 수 있다. 이 구성에서, 도너 웨이퍼(330)는 도 3에 도시된 바와 같은 실시예처럼 제품 웨이퍼 상에 유전층을 구성하기보다는 유전층(334)을 포함한다. 유전층(334)은 이온들이 주입되는 영역(336)으로부터 층(338)에 의해 분리된다. 영역(336)은 층(338)과 유전층(334) 조합을 벌크 영역(332)으로부터 분리한다. 도너 웨이퍼(330)는 제품 웨이퍼(340)에 유전층(334)의 본딩으로 제품 웨이퍼(340)에 본딩될 것이다. 대안적으로, 제품 웨이퍼(340) 및 도너 웨이퍼(330) 둘 다는 각각 제품 웨이퍼(340) 및 도너 웨이퍼(330)가 함께 본딩되는 유전층을 포함할 수 있다. 이러한 유전층들은 동일한 원소 조성으로 구성될 수 있고, 혹은 유전층들은 서로 다른 원소들을 가진 유전체 조성들로 형성될 수 있다.
도 5 및 도 6은 예를 들면 도 1 및 도 2에 관련하여 논한 바와 같이 여러 실시예들에서 조합에 전자기 방사가 인가되는 함께 본딩된 제품 웨이퍼들 및 도너 웨이퍼들을 도시한 것이다. 도 5는 전자기 방사(315)가 인가되는 함께 본딩된 도 3의 제품 웨이퍼들(320) 및 도너 웨이퍼들(310)을 도시한 것이다. 도 6은 전자기 방사(335)가 인가되는 함께 본딩된 도 4의 제품 웨이퍼들(340) 및 도너 웨이퍼들(330)을 도시한 것이다. 도 5 및 도 6은 각각 제품 웨이퍼들(320, 340)에 본딩되는 도너 웨이퍼들(310, 330)의 표면에 대향한 도너 웨이퍼의 표면에 각각 인가되는 전자기 방사(315, 335)를 도시한 것이다. 대안적으로, 방사는 제품 웨이퍼들(320, 340)의 벌크에 구조에 따라, 각각 도너 웨이퍼들(310, 330)에 본딩되는 제품 웨이퍼들(320, 340)의 표면에 대향한 제품 웨이퍼들(320, 340)의 표면에 혹은 조합된 구조 주위에 층(316) 부근에 방사를 집중시킴으로써 인가될 수 있다.
도 7 및 도 8은 예를 들면 도 1 및 도 2에 관련하여 논한 바와 같이 여러 실시예들에서 함께 본딩된 제품 웨이퍼 및 도너 웨이퍼를 분리한 후에 이들 웨이퍼들을 도시한 것이다. 도 7은 제품 웨이퍼 및 도너 웨이퍼가 도 5에 도시된 바와 같이 함께 본딩된 상태에서 분리된 후에 제품 웨이퍼(321)로부터 리프트된 도너 웨이퍼(311)를 도시한 것이다. 도너 웨이퍼(311)는 제품 웨이퍼(320)에 층을 기부하는 공정에 의해 수정된 도너 웨이퍼(310)이다. 도너 웨이퍼(311)는 이제 또 다른 제품 웨이퍼 상에 또 다른 필름을 기부하기 위해 사용될 수 있다. 유사하게, 제품 웨이퍼(321)는 도너 웨이퍼(310)로부터 층을 획득하는 공정에 의해 수정된 제품 웨이퍼(320)이다. 제품 웨이퍼(321)는 이제 최종 제품 웨이퍼로서 혹은 다수의 가공된 다이들을 생성하는 것을 포함할 수 있는 추가의 가공을 위해 사용될 수 있게 된다.
도 8은 도 6에 도시된 바와 같이 함께 본딩된 상태에서 도너 웨이퍼 및 제품 웨이퍼가 분리된 후에 제품 웨이퍼(341)로부터 리프트된 도너 웨이퍼(331)를 도시한 것이다. 도너 웨이퍼(331)는 제품 웨이퍼(340)에 층을 기부하는 공정에 의해 수정된 도너 웨이퍼(330)이다. 도너 웨이퍼(331)는 이제 또 다른 제품 웨이퍼 상에 또 다른 필름을 기부하기 위해 사용될 수 있다. 유사하게, 제품 웨이퍼(341)는 도너 웨이퍼(330)로부터 층을 획득하는 공정에 의해 수정된 제품 웨이퍼(340)이다. 제품 웨이퍼(341)는 이제 최종 제품 웨이퍼로서 혹은 다수의 가공된 다이들을 생성하는 것을 포함할 수 있는 추가의 가공을 위해 사용될 수 있게 된다.
도 9는 다양한 실시예들에 따라, 웨이퍼에 반도체층의 본딩을 강화시키는 방법의 특징들을 도시한 것이다. 410에서, 제품 웨이퍼의 벌크 영역 상에 반도체층이 본딩된 제품 웨이퍼의 인터페이스 영역에 변경자들이 제공되며, 인터페이스 영역은 본딩된 반도체층과 제품 웨이퍼의 벌크 영역 사이에 배치된다. 제품 웨이퍼의 벌크 영역 상에 반도체층이 본딩된 제품 웨이퍼를 제작하기 위해 각종의 공정들이 사용될 수 있다.
예를 들면, 이러한 제품 웨이퍼 구성은 도너 웨이퍼로부터 반도체층을 생성하는 것으로부터 제작될 수 있다. 반도체층의 기부 공정은 도너 웨이퍼의 표면에서 도너 웨이퍼를 제품 웨이퍼에 본딩하고, 표면에서 떨어진 거리에 도너 웨이퍼의 영역 내에 이온들을 주입하고, 이온들로서 주입된 물질에 에너지를 부여하여, 반도체층이 제품 웨이퍼에 본딩된 상태에 있는 제품 웨이퍼로부터 도너 웨이퍼를 분리하는 것을 포함할 수 있다. 본딩된 제품 웨이퍼 및 도너 웨이퍼를 분리하기 위해 이온들로서 주입된 물질에 부여된 에너지는 웨이퍼들의 본딩된 조합을 가열함으로써 제공될 수 있다. 이온 주입 영역에서 본딩된 제품 웨이퍼 및 도너 웨이퍼를 분리하기 위해 부여된 에너지는 웨이퍼들의 본딩된 표면들에 실질적으로 평행한 방향으로 조합에 걸쳐 균열이 일어나게 주입된 이온들에 힘을 인가함으로부터 제공될 수도 있다. 본딩된 제품 웨이퍼 및 도너 웨이퍼를 분리하기 위해 이온 주입 영역에 부여된 에너지는 예를 들면, 도 1 내지 도 8에 관련하여 논한 바와 같이, 여러 실시예들에 따라, 이온들로서 주입된 물질 부근에 전자기 방사로 변경자들을 조사함으로써 제공될 수 있다. 에너지는 변경자들의 조사로부터 이온 주입 영역에 결합될 수 있다. 도너 웨이퍼의 물질 매트릭스 내 변경자들의 특성들에 상관된 주파수 및 파워에 조율된 전자기 방사에 의해 제공되는 방사에 의해서, 전자기 방사에 의해 부여되는 에너지는 이온 주입 영역에 국부화된 가열을 제공한다.
본딩된 반도체층이 도너 웨이퍼로부터 생성되는 여러 실시예들에서, 변경자들은 제품 웨이퍼에 본딩되기에 앞서 도너 웨이퍼 내에 형성될 수 있다. 대안적으로, 변경자들은 제품 웨이퍼로부터 도너 웨이퍼를 분리하기 전에 또는 분리한 후에, 도너 웨이퍼 및 제품 웨이퍼를 함께 본딩한 후에 형성될 수 있다. 제품 웨이퍼에 반도체층의 본딩을 용이하게 강화시킬 수 있게 하기 위해 사용되는 변경자들은 반도체층을 기부하는 도너 웨이퍼를, 기부된 반도체층이 본딩되는 제품 웨이퍼로부터 분리하기 위해 사용되는 동일 조성의 원소들을 가질 수 있다. 대안적으로, 제품 웨이퍼에 반도체층의 본딩을 용이하게 강화시킬 수 있게 하기 위해 사용되는 변경자들은 기부된 반도체층이 본딩되는 제품 웨이퍼로부터 도너 웨이퍼를 분리하기 위해 사용되는 다른 조성의 원소들을 가질 수 있다. 변경자들 및 변경자들의 농도들의 선택은 본딩된 반도체층의 물질 조성 및 제품 웨이퍼의 벌크 영역의 물질 조성에 따를 수 있다. 또한, 변경자들 및 변경자들의 농도들의 선택은 다양한 실시예들에서, 벌크 영역과 본딩된 반도체층 간에 배치될 수 있는 유전체 영역의 물질 조성에 따를 수 있다.
420에서, 제품 웨이퍼의 벌크 영역에 반도체층의 본딩은 인터페이스 영역을 전자기 방사로 조사함으로써 강화된다. 전자기 방사는 변경자들에 의한 흡수에 상관되는 주파수에 조율될 수 있다. 전자기 방사의 파워 레벨은 에너지를 인터페이스 영역에 결합하는 적용에 기초하여 조절될 수 있다. 주파수 및 파워 레벨의 선택은 본딩된 반도체층의 물질 조성과 제품 웨이퍼의 벌크 영역의 물질 조성에 관련하여 변경자들 및 이들의 농도들의 선택에 상관될 수 있다. 또한, 주파수 및 파워 레벨의 선택은 여러 실시예들에서 벌크 영역과 본딩된 반도체층 사이에 배치될 수 있는 유전체 영역의 물질 조성에 상관될 수 있다.
도 10은 다양한 실시예들에 따라, 실리콘 웨이퍼에 실리콘층의 본딩을 강화하는 방법의 특징들을 도시한 것이다. 510에서, 실리콘 제품 웨이퍼 상에서 실리콘층이 본딩된 실리콘 제품 웨이퍼 내 인터페이스 영역에 변경자들이 제공되며, 인터페이스 영역은 벌크 실리콘 영역과 본딩된 실리콘층 사이에서 제품 실리콘 웨이퍼 내에 배치된다. 실리콘층은 실리콘 도너 웨이퍼의 표면에서 실리콘 제품 웨이퍼에 실리콘 도너 웨이퍼를 본딩하고, 표면에서 떨어진 거리에 실리콘 도너 웨이퍼의 영역 내에 수소 및/또는 헬륨 이온들을 주입하고, 실리콘층이 실리콘 제품 웨이퍼에 본딩된 제품 웨이퍼로부터 실리콘 도너 웨이퍼를 분리하기 위해 주입된 수소 및/또는 헬륨에 에너지를 부여함으로써 실리콘 도너 웨이퍼로부터 형성될 수 있다. 수소 및/또는 헬륨 이온들은 실리콘 제품 웨이퍼에 함께 본딩되기 전에 실리콘 도너 웨이퍼 내에 주입될 수 있다. 여러 실시예들에서, 본딩된 실리콘층이 부착되는 산화물층은 인터페이스 영역에 접촉하는 산화물층을 가진 실리콘 제품 웨이퍼의 벌크 실리콘 영역 상에 배치된다. 또한, 실리콘 제품 웨이퍼는 선택적으로 본딩된 실리콘층을 형성하기에 앞서 그에 제작된 디바이스들을 포함할 수 있다. 여러 실시예들에서, 실리콘층이 제품 웨이퍼에 본딩된 제품 실리콘 웨이퍼에서 실리콘 도너 웨이퍼를 분리하기 위해 부여된 에너지는 도너 웨이퍼 내에 변경자들에 마이크로파들을 조사함으로써 생성될 수 있다. 마이크로파들의 흡수는 에너지를 이온 주입 영역에 결합하여 웨이퍼들을 분리한다. 도핑된 영역 내 활성화 에너지는 웨이퍼들을 분리하기 위해 벌크 구조를 500℃ 이상으로 가열하는 것과 같게 되도록 제공될 수 있다.
인터페이스 영역 내 변경자들은 인, 비소, 보론과 같은 원소들, 실리콘에 도턴트들로서 사용될 수 있는 그외 원소들, 및 이러한 도펀트들의 조합들을 포함할 수 있다. 인터페이스 영역 내 도펀트 농도는 약 1013cm-3 내지 약 1016cm-3의 범위일 수 있다. 완성된 제품 웨이퍼에 대해 요망되는 도핑 프로파일에 따라 다른 농도들의 도펀트들이 사용될 수 있다.
520에서, 실리콘 제품 웨이퍼에 실리콘층의 본딩은 인터페이스 영역을 마이크로파들로 조사함으로써 강화된다. 마이크로파들은 인터페이스 영역에 변경자들에 의한 흡수에 상관되는 주파수에 조율될 수 있다. 마이크로파들의 파워 레벨은 에너지를 인터페이스 영역에 결합하는 적용에 기초하여 조절될 수 있다. 마이크로파 에너지의 주파수 및 파워 레벨은 실리콘 제품 웨이퍼 내 변경자들의 원소의 조성과 이러한 변경자들의 농도들에 상관하여 조율될 수 있다. 또한, 인터페이스 영역은 변경자들을 실리콘 매트릭스 내 도펀트들로서 활성화시키는 파워 레벨의 마이크로파들로 조사될 수 있다. 마이크로파들에 의해 결합된 에너지는 실리콘와 산화물 간 본딩을 강화하기 위해서 800℃ 이상의 벌크 온도와 동등한 활성화 에너지를 목표로 할 수 있다. 마이크로파들에 의해 결합된 에너지는 실리콘와 산화물 간 직접적인 본딩을 강화하기 위해서 1000℃ 이상의 벌크 온도와 동등한 활성화 에너지를 목표로 할 수 있다. 마이크로파들에 의한 결합은 제품 실리콘 웨이퍼 내 디바이스들을 이들 동등 온도들로 가함이 없이 본딩 강화 에너지를 제공한다. 실리콘 구조 내 인터페이스 영역은 5.7 GHz 내지 6.0 GHz의 범위 내 피크 주파수를 갖는 마이크로파들에 노출될 수 있다.
도 11 및 도 12는 다양한 실시예들에 따라, 반도체층이 본딩된 제품 웨이퍼들 이, 제품 웨이퍼에 반도체층의 본딩을 강화하기 위해, 전자기 방사가 가해지는 것을 도시한 것이다. 도 11은 제품 웨이퍼(620)의 벌크 영역(622) 상에 반도체층(618)이 본딩된 제품 웨이퍼(620)를 도시한 것이다. 또한, 제품 웨이퍼(620)는 반도체층(618)이 본딩된 유전체 영역(624)을 포함한다. 반도체층(618)의 물질에 대한 도펀트들로서 선택될 수 있는 변경자들을 갖는 인터페이스 영역(625)이 반도체층(618)의 부분으로서 배치된다. 대안적으로, 변경자들은 유전체 영역(624)의 부분으로서 인터페이스 영역(625) 내 배치될 수 있다. 또한, 제품 웨이퍼(620)는 선택적으로 제품 웨이퍼(620)의 벌크 영역(622) 내 형성된 디바이스들 및/또는 상호연결들(623-1...623-N)을 가질 수 있다. 도 11에 도시된 바와 같이, 이러한 제품 웨이퍼는 예를 들면, 도 1 내지 도 10과 관련하여 논한 바와 같이, 여러 실시예들에 따라, 제조될 수 있다. 전자기 방사(615)는 제품 웨이퍼(620)에 지향될 수 있는데, 전자기 방사(615)는 인터페이스 영역(625) 내 변경자들에 의한 흡수에 상관된 주파수에 조율될 수 있다. 전자기 방사(615)의 파워 레벨은 응용에 기초하여 조절될 수 있다.
도 12는 제품 웨이퍼(640)의 벌크 영역(642) 상에 반도체층(638)이 본딩된 제품 웨이퍼(640)를 도시한 것이다. 제품 웨이퍼(620)와는 달리, 제품 웨이퍼(640)는 반도체층(638)이 본딩되는 유전체 영역을 포함하지 않는다. 반도체층(638)의 물질에 대한 도펀트들로서 선택될 수 있는 변경자들을 갖는 인터페이스 영역(645) 반도체층(638)의 부분으로서 배치된다. 대안적으로, 변경자들은 반도체층(638)이 본딩되는 벌크 영역(642)의 인터페이스 영역(645) 내 배치될 수 있다. 또한, 제품 웨이퍼(640)는 선택적으로 제품 웨이퍼(640)의 벌크 영역(642) 내 형성된 디바이스들 및/또는 상호연결들(643-1,..., 643-N)을 가질 수 있다. 도 6b에 도시된 바와 같이, 이러한 제품 웨이퍼는 예를 들면, 도 1 내지 도 10에 관련하여 논한 바와 같이, 여러 실시예들에 따라 제조될 수 있다. 전자기 방사(635)는 전자기 방사(635)가 인터페이스 영역(645) 내 변경자들에 의한 흡수에 상관되는 주파수에 조율될 수 있는 제품 웨이퍼(640)에 지향될 수 있다. 전자기 방사(635)의 파워 레벨은 응용에 기초하여 조절될 수 있다.
도 13은 여러 실시예들에 따라, 완성된 웨이퍼(700)를 도시한 것이다. 웨이퍼(700)는 복수의 다이들(705)이 제조될 수 있는 반도체-온-절연체 웨이퍼로서 제공될 수 있다. 대안적으로, 웨이퍼(700)는 복수의 다이들(705) 구조들이 전자 기능을 제공하기 위해 가공이 되었으며 웨이퍼(700)로부터 단체화 및 패키징을 대기하고 있는 반도체-온-절연체 웨이퍼로서 제공될 수 있다. 웨이퍼(700)는 도 1 내지 도 12에 관계된 실시예들에 따라 제조될 수 있다.
각각의 다이(705)는 웨이퍼(700)의 벌크에 본딩된 반도체층 내 형성될 다른 디바이스들과 함께 웨이퍼(700)의 벌크 내 디바이스들 및/또는 상호연결들을 포함할 수 있다. 다양한 마스킹 및 가공 기술들을 사용하여, 다이들(705)은 각각의 다이(705)가 웨이퍼(700) 상에 다른 다이와 동일한 기능 및 패키지된 구조를 가진 집적회로로서 제조되게 기능 회로를 포함하도록 더욱 가공될 수 있다. 대안적으로, 다양한 마스킹 및 가공 기술들을 사용하여, 다이들(705)의 모든 것이 웨이퍼(700)상에 다른 다이들과 동일한 기능 및 패키지된 구조를 가진 집적회로로서 제조되는지 않게 다양한 세트들의 다이(705)가 기능 회로를 포함하도록 가공될 수 있다. 전기적 능력들을 제공하게 회로들이 집적된 패키지된 다이를 여기에서는 집적회로(IC)라고 한다. 이러한 반도체 기반의 전자 디바이스들의 성능은 여기에 기술된 여러 실시예들에 따라 반도체온-절연체 구조들에 대한 제조공정들의 향상을 통해 개선될 수 있다.
도 14는 여러 실시예들에 따라, 기판의 벌크 영역에 반도체층이 본딩된 구조의 하나 이상의 IC들을 포함하는 시스템(800)의 블록도이다. 기판의 반도체층 및/또는 벌크 영역은 IC를 위한 회로를 형성하는 디바이스들 및 상호연결들을 포함한다. 기판 및 반도체층은 여기에서 논한 여러 실시예들에 따른 웨이퍼로부터 제공될 수 있다.
시스템(800)은 제어기(802) 및 메모리(803)를 포함한다. 여러 실시예들에서, 시스템(800)은 또한, 전자 디바이스(807) 및 주변 디바이스들(809)을 포함한다. 제어기(802), 메모리(803), 전자 디바이스(807), 및 주변 디바이스들(809) 중 하나 이상은 하나 이상의 IC들 형태일 수 있다. 버스(806)는 시스템(800)의 여러 성분들 간에 전기적 전도를 제공한다. 실시예에서, 버스(806)는 각각이 독립적으로 구성되는 것인 어드레스 버스, 데이터 버스, 및 제어 버스를 포함한다. 대안적 실시예에서, 버스(806)는 어드레스, 데이터, 및 제어 중 하나 이상을 제공하기 위한 공통의 도전성 라인들을 사용하여, 이의 사용은 제어기(802)에 의해 조절된다. 제어기(802)는 하나 이상의 프로세서들의 형태일 수 있다.
전자 디바이스(807)는 추가의 메모리를 포함할 수 있다. 시스템(800) 내 메모리는 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 동기식 동적 랜덤 액세스 메모리 (SDRAM), 동기식 그래픽스 랜덤 액세스 메모리(SGRAM), 이중 데이터 레이트 동적 ram(DDR), 이중 데이터 레이트 SDRAM, 및 자기 기반 메모리와 같은 하나 이상의 유형들의 메모리로서 구성될 수 있는데, 그러나 이들로 제한되는 것은 아니다.
주변 디바이스들(809)은 디스플레이들, 이미징 디바이스들, 프린팅 디바이스들, 무선 디바이스들, 추가 저장 메모리, 및 제어기(802)와 관련하여 동작할 수 있는 제어 디바이스들을 포함할 수 있다. 여러 실시예들에서, 시스템(800)은 광섬유 시스템들 또는 디바이스들, 전기-광학 시스템들 또는 디바이스들, 광학 시스템들 또는 디바이스들, 이미징 시스템들 또는 디바이스들, 및 이를테면 무선 시스템들 또는 디바이스들과 같은 정보 취급 시스템들 또는 디바이스들, 전기통신 시스템들 또는 디바이스들, 및 컴퓨터들을 포함하나, 이들로 제한되는 것은 아니다.
특정의 실시예들이 여기에 도시되고 기술되었을지라도, 동일 목적을 달성하기 위해 계획되는 임의의 배열은 도시된 특정 실시예들을 대신할 수 있음을 당업자들은 알 것이다. 여러 실시예들은 여기에 기술된 실시예들의 치환 및/또는 조합들을 사용한다. 전술한 바는 제약하려는 것이 아니라 예시하기 위한 것이며 여기에서 사용된 어법 및 용어는 설명하기 위한 것임을 알아야 한다. 또한, 앞에 상세한 설명에서, 설명을 간소화하기 위해서 다양한 특징들을 한 실시예에 모은 것을 알 수 있다. 본 발명의 발명은 청구된 실시예들이 각 청구항에 분명하게 인용된 것보다 더 많은 특징들을 필요로 한다는 의도를 반영하는 것으로서 해석되지 않아야 한다. 따라서, 다음 청구항들은 상세한 상세한 설명에 포함시키고 각 청구항은 개별적 실시예로서 존립한다.

Claims (26)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 반도체 물질을 제조하는 방법으로서,
    이온들을 인터페이스 영역 내에 주입하고 상기 인터페이스 영역을 전자기 방사로 조사함으로써 제품 웨이퍼의 벌크 영역에 반도체층의 본딩을 강화하는 단계를 포함하고, 상기 인터페이스 영역은 상기 본딩된 반도체층과 상기 벌크 영역 사이에 배치되고, 상기 인터페이스 영역은 상기 이온들을 주입하기 전에 변경자들을 구비하며, 상기 변경자들은 상기 제품 웨이퍼의 벌크 물질과는 다르며, 상기 전자기 방사는 상기 변경자들에 의한 흡수에 상관된 주파수에 튜닝된, 반도체 물질 제조 방법.
  12. 청구항 11에 있어서, 상기 방법은 상기 제품 웨이퍼에 상기 반도체층을 본딩하는 공정에서 상기 반도체층이 분리되는 도너 웨이퍼에 상기 변경자들을 도입하는 단계를 포함하는, 반도체 물질 제조 방법.
  13. 청구항 11에 있어서,
    상기 제품 웨이퍼의 벌크 영역에 반도체층의 본딩을 강화하는 단계는,
    상기 제품 웨이퍼에 도너 웨이퍼를 본딩하고,
    상기 도너 웨이퍼의 표면에서 떨어진 거리에 상기 도너 웨이퍼의 영역 내에 이온들로서 물질을 주입하고,
    상기 제품 웨이퍼에 상기 반도체층이 본딩된 상기 제품 웨이퍼로부터 상기 도너 웨이퍼를 분리하기 위해 상기 주입된 물질에 에너지를 부여함으로써,
    상기 도너 웨이퍼로부터 상기 반도체층을 형성하는 단계를 포함하는, 반도체 물질 제조 방법.
  14. 청구항 13에 있어서, 상기 제품 웨이퍼에 상기 반도체층이 본딩된 상기 제품 웨이퍼로부터 상기 도너 웨이퍼를 분리하기 위해 상기 주입된 물질에 에너지를 부여하는 단계는 상기 도너 웨이퍼 내 상기 변경자들에 의한 흡수에 상관된 주파수에 튜닝된 전자기 방사에 상기 도너 웨이퍼 내 변경자들을 노출시키는 단계를 포함하는, 반도체 물질 제조 방법.
  15. 청구항 14에 있어서, 상기 제품 웨이퍼에 도너 웨이퍼를 본딩하는 것은 상기 인터페이스 영역에 대해 동일하고 상기 제품 웨이퍼로부터 상기 도너 웨이퍼를 분리하기 위해 상기 도너 물질에 변경자 물질을 도입하는 단계를 포함하는, 반도체 물질 제조 방법.
  16. 청구항 11에 있어서, 상기 제품 웨이퍼의 벌크 영역에 반도체층의 본딩을 강화하는 단계는, 상기 벌크 영역과 상기 본딩된 반도체층 사이에 배치된 유전체 영역의 물질 조성에 상관된 파워 레벨 및 상기 주파수를 선택하는 단계를 포함하는, 반도체 물질 제조 방법.
  17. 청구항 11에 있어서,
    상기 인터페이스 영역은 상기 벌크 영역과 상기 본딩된 반도체층 사이의 유전체 영역의 일부로서 배치되는, 반도체 물질 제조 방법.
  18. 반도체 물질을 제조하는 방법으로서,
    이온들을 인터페이스 영역 내에 도입하고 상기 인터페이스 영역을 마이크로파들로 조사함으로써 실리콘 제품 웨이퍼에 실리콘층의 본딩을 강화하는 단계를 포함하고, 상기 인터페이스 영역은 상기 실리콘 제품 웨이퍼의 벌크 실리콘 영역과 상기 실리콘층 사이에 배치되고, 상기 인터페이스 영역은 상기 이온들의 도입 전에 변경자들을 구비하며, 상기 변경자들은 실리콘과는 다른 물질이며, 상기 마이크로파들은 상기 변경자들에 의한 흡수에 상관된 주파수에 튜닝된, 반도체 물질 제조 방법.
  19. 청구항 18에 있어서, 상기 변경자들은 인, 비소, 보론, 혹은 이들의 조합을 포함하는, 반도체 물질 제조 방법.
  20. 청구항 18에 있어서, 상기 방법은 1013 cm-3 내지 1016 cm-3 범위의 농도로 상기 인터페이스에 변경자를 형성하는 단계를 포함하는, 반도체 물질 제조 방법.
  21. 청구항 18에 있어서, 상기 실리콘 제품 웨이퍼에 실리콘층의 본딩을 강화하는 단계는 상기 실리콘층이 본딩되는 산화물층에 상기 실리콘층의 본딩을 강화하는 단계를 포함하는, 반도체 물질 제조 방법.
  22. 청구항 18에 있어서, 상기 인터페이스 영역을 마이크로파들로 조사하는 단계는 상기 실리콘 제품 웨이퍼의 도펀트들로서 상기 변경자들을 활성화하는 파워 레벨의 마이크로파들로 상기 인터페이스 영역을 조사하는 단계를 포함하는, 반도체 물질 제조 방법.
  23. 청구항 18에 있어서, 상기 실리콘 제품 웨이퍼에 실리콘층의 본딩을 강화하는 단계는 그 내부에 디바이스들이 제작된 상기 실리콘 제품 웨이퍼에 상기 실리콘층의 상기 본딩을 강화하는 단계를 포함하는, 반도체 물질 제조 방법.
  24. 청구항 18에 있어서, 상기 인터페이스 영역을 마이크로파들로 조사하는 단계는 5.7 GHz 내지 6.0 GHz 범위에 피크 주파수를 갖는 마이크로파들로 상기 인터페이스 영역을 조사하는 단계를 포함하는, 반도체 물질 제조 방법.
  25. 청구항 18에 있어서, 상기 실리콘 제품 웨이퍼에 실리콘층의 본딩을 강화하는 단계는 복수의 다이들이 상기 실리콘 제품 웨이퍼 상에 형성되도록 상기 실리콘 제품 웨이퍼를 처리하는 단계를 포함하고, 각각의 다이는 전자 기능을 갖는, 반도체 물질 제조 방법.
  26. 청구항 25에 있어서, 상기 방법은 상기 실리콘 제품 웨이퍼로부터 상기 다이들의 단체화(singulation)를 수행하는 단계 및 상기 다이들을 패키징하는 단계를 포함하는, 반도체 물질 제조 방법.
KR1020117020521A 2009-02-04 2010-02-04 반도체 물질 제조 KR101597386B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/365,734 2009-02-04
US12/365,734 US7927975B2 (en) 2009-02-04 2009-02-04 Semiconductor material manufacture

Publications (2)

Publication Number Publication Date
KR20110120310A KR20110120310A (ko) 2011-11-03
KR101597386B1 true KR101597386B1 (ko) 2016-02-24

Family

ID=42396993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020521A KR101597386B1 (ko) 2009-02-04 2010-02-04 반도체 물질 제조

Country Status (7)

Country Link
US (3) US7927975B2 (ko)
EP (1) EP2394292A4 (ko)
JP (1) JP5316824B2 (ko)
KR (1) KR101597386B1 (ko)
CN (1) CN102341890B (ko)
TW (1) TWI423309B (ko)
WO (1) WO2010091200A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
CN108766873B (zh) 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
EP2695183A1 (de) * 2011-04-08 2014-02-12 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
US10094988B2 (en) 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
WO2015084810A2 (en) 2013-12-05 2015-06-11 The Board Of Regents Of The University Of Oklahoma Thermophotovoltaic materials, methods of deposition, and devices
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
US11817304B2 (en) * 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035683A (ja) 1998-07-21 2000-02-02 Sumitomo Chem Co Ltd レジストパターンの形成方法
US20080223285A1 (en) * 2002-06-03 2008-09-18 Tien-Hsi Lee Methods for transferring a layer onto a substrate

Family Cites Families (303)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB575923A (en) 1944-09-01 1946-03-11 Claude Spencer Harris Improvements in and relating to vacuum chucks or work holders
JPS53104156A (en) 1977-02-23 1978-09-11 Hitachi Ltd Manufacture for semiconductor device
JPS5413273A (en) 1977-07-01 1979-01-31 Oki Electric Ind Co Ltd Semiconductor device
JPS5423388A (en) 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device and its manufacture
GB2053026A (en) 1979-07-06 1981-02-04 Wertheimer M R Microwave plasma modification of surface properties in organic polymers
NZ199835A (en) 1981-03-05 1984-03-30 Mobil Oil Corp Catalytic conversion of methanol dimethyl ether or a mixture thereof to ethylene
CA1192669A (en) 1982-06-24 1985-08-27 Scott C. Blackstone Vertical igfet with internal gate and method of making same
JPS5954217A (ja) 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
JPS5998533A (ja) 1982-11-26 1984-06-06 Hitachi Ltd 半導体基板およびその製造方法
JPS59174549A (ja) 1983-03-18 1984-10-03 Yokogawa Hokushin Electric Corp 金属とガラスの接合方法
JPS603148A (ja) 1983-06-21 1985-01-09 Nec Corp 単結晶シリコン半導体装置用基板およびその製造方法
JPS6046976A (ja) 1983-08-19 1985-03-14 工業技術院長 セラミツクスの接着方法
JPS60136223A (ja) 1983-12-23 1985-07-19 Sharp Corp 炭化珪素半導体素子の製造方法
JPS6119133A (ja) 1984-07-05 1986-01-28 Nec Corp 半導体装置の製造方法
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS61145839A (ja) 1984-12-20 1986-07-03 Toshiba Corp 半導体ウエ−ハの接着方法および接着治具
JPS61160950A (ja) 1985-01-09 1986-07-21 Nec Corp 半導体基板収納容器
JPS61208268A (ja) 1985-03-13 1986-09-16 Toshiba Corp 伝導度変調型半導体装置
JPS6271215A (ja) 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置
JPS62132340A (ja) 1985-12-04 1987-06-15 Koyo Rindobaagu Kk ウエハ移載装置
JP2559700B2 (ja) 1986-03-18 1996-12-04 富士通株式会社 半導体装置の製造方法
JPS62265728A (ja) 1986-05-14 1987-11-18 New Japan Radio Co Ltd アノ−デイツクボンデイング法
JPS6356936A (ja) 1986-08-27 1988-03-11 Nec Corp 半導体装置の製造方法
JPH0669085B2 (ja) 1986-09-05 1994-08-31 富士通株式会社 半導体基板の製造方法
JPS63111652A (ja) 1986-10-30 1988-05-16 Fujitsu Ltd ウエハ接着方法
JPS63126245A (ja) 1986-11-15 1988-05-30 Mitsubishi Electric Corp 半導体装置
DE3780630T2 (de) 1986-12-17 1993-03-18 Raychem Corp Verbindung von elektronischen bauteilen untereinander.
JPS63155731A (ja) 1986-12-19 1988-06-28 Agency Of Ind Science & Technol 半導体装置
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
JPH01196873A (ja) 1988-02-02 1989-08-08 Sharp Corp 炭化珪素半導体装置
JPH07107935B2 (ja) 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH01226168A (ja) 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
JPH01226167A (ja) 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JP2672150B2 (ja) 1989-06-15 1997-11-05 富士写真フイルム株式会社 感熱記録材料
JPH0391227A (ja) 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0719839B2 (ja) 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
EP0441270B1 (en) 1990-02-07 1995-11-15 Harris Corporation Wafer bonding using trapped oxidizing vapor
US5091331A (en) 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH04162630A (ja) 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
USH1174H (en) 1990-11-05 1993-04-06 American Telephone And Telegraph Company Wafer bonded dielectrically isolated structures
USH1137H (en) 1990-11-05 1993-02-02 American Telephone And Telegraph Company Wafer bonding technique for dielectric isolation processing
US5102821A (en) 1990-12-20 1992-04-07 Texas Instruments Incorporated SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
US5183769A (en) 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JPH05198739A (ja) 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5236118A (en) 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5503704A (en) 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
US5349207A (en) 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
JP2723787B2 (ja) 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
JP3270220B2 (ja) 1993-09-17 2002-04-02 シチズン時計株式会社 表示装置およびその駆動集積回路
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5413952A (en) 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5435881A (en) 1994-03-17 1995-07-25 Ogle; John S. Apparatus for producing planar plasma using varying magnetic poles
JP3145560B2 (ja) 1994-03-23 2001-03-12 三菱マテリアル株式会社 張り合わせウェーハの製造方法
FR2720189B1 (fr) 1994-05-18 1996-08-30 Commissariat Energie Atomique Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur.
JPH07320996A (ja) 1994-05-24 1995-12-08 Tokin Corp 静電接合方法及び静電接合用治具
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3327698B2 (ja) 1994-09-26 2002-09-24 キヤノン株式会社 接着装置
US5818631A (en) 1994-11-16 1998-10-06 Raytheon Company Electrically conducting, directly bonded infrared windows
US5653811A (en) 1995-07-19 1997-08-05 Chan; Chung System for the plasma treatment of large area substrates
JPH09115788A (ja) 1995-09-29 1997-05-02 Samsung Electron Co Ltd 半導体ウェーハ接合装置
JP3183130B2 (ja) 1995-10-30 2001-07-03 日産自動車株式会社 摩擦車式無段変速機用コーンディスクおよびその製造方法
KR0165467B1 (ko) 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
TW308707B (en) 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
JPH09252100A (ja) 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
JP3570530B2 (ja) 1996-04-26 2004-09-29 三菱住友シリコン株式会社 Ｓｏｉウェーハの製造方法
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
CN1143394C (zh) * 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
JP4619461B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
US7569285B2 (en) 1996-10-17 2009-08-04 The Trustees Of Princeton University Enhanced bonding layers on titanium materials
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US5945012A (en) 1997-02-18 1999-08-31 Silicon Genesis Corporation Tumbling barrel plasma processor
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US7470600B2 (en) 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
WO1999006110A1 (en) 1997-07-29 1999-02-11 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
DE19741971A1 (de) 1997-09-23 1999-04-01 Siemens Ag Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
US6217724B1 (en) 1998-02-11 2001-04-17 Silicon General Corporation Coated platen design for plasma immersion ion implantation
US6120660A (en) 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
US6228176B1 (en) 1998-02-11 2001-05-08 Silicon Genesis Corporation Contoured platen design for plasma immerson ion implantation
US6269765B1 (en) 1998-02-11 2001-08-07 Silicon Genesis Corporation Collection devices for plasma immersion ion implantation
US6051073A (en) 1998-02-11 2000-04-18 Silicon Genesis Corporation Perforated shield for plasma immersion ion implantation
US6186091B1 (en) 1998-02-11 2001-02-13 Silicon Genesis Corporation Shielded platen design for plasma immersion ion implantation
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6113735A (en) 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
US6248649B1 (en) 1998-06-23 2001-06-19 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using patterned implants
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6291314B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP2000121468A (ja) 1998-10-14 2000-04-28 Fuji Electric Co Ltd 陽極接合方法
FR2784796B1 (fr) 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
FR2785217B1 (fr) 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6213050B1 (en) 1998-12-01 2001-04-10 Silicon Genesis Corporation Enhanced plasma mode and computer system for plasma immersion ion implantation
US6300227B1 (en) 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6409907B1 (en) 1999-02-11 2002-06-25 Lucent Technologies Inc. Electrochemical process for fabricating article exhibiting substantial three-dimensional order and resultant article
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6458723B1 (en) 1999-06-24 2002-10-01 Silicon Genesis Corporation High temperature implant apparatus
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
FR2797060B1 (fr) 1999-07-29 2001-09-14 Commissariat Energie Atomique Structure pour masque de lithographie en reflexion et procede pour sa realisation
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP3980801B2 (ja) 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP2001093887A (ja) 1999-09-22 2001-04-06 Toshiba Corp 半導体装置製造方法
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
TW452866B (en) * 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
GR1003602B (el) 2000-02-29 2001-06-19 Αλεξανδρος Γεωργακιλας Διαδικασια ολοκληρωσης, σε κλιμακα ακεραιων δισκιων ημιαγωγων, οπτοηλεκτρονικων ημιαγωγικων διαταξεων, βασισμενων σε αρσενικουχογαλλιο και ολοκληρωμενων κυκλωματων πυριτιου
US6544837B1 (en) 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
FR2807074B1 (fr) 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
FR2807546B1 (fr) 2000-04-11 2005-04-01 Commissariat Energie Atomique Structure d'elements a haute densite formee par assemblage de couches et son procede de fabrication
FR2808120B1 (fr) 2000-04-20 2002-07-26 Karl Suss France Procede et dispositif pour le traitement du substrat d'un circuit integre ou d'un produit analogue en cours de fabrication
JP3991300B2 (ja) 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US6500268B1 (en) 2000-08-18 2002-12-31 Silicon Genesis Corporation Dry cleaning method
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US20030060020A1 (en) 2000-10-12 2003-03-27 Silicon Evolution, Inc. Method and apparatus for finishing substrates for wafer to wafer bonding
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2818283B1 (fr) 2000-12-20 2003-02-14 Inst Francais Du Petrole Procede de traitement d'une charge hydrocarbonee comprenant une etape d'hydrotraitement en lit fixe a contre-courant
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823012B1 (fr) 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
AU2002305835A1 (en) 2001-06-08 2002-12-23 The Regents Of The University Of Michigan Low-temperature patterned wafer bonding with photosensitive benzocylobutene (bcb) and 3d microelectromechanical systems fabrication
FR2826378B1 (fr) 2001-06-22 2004-10-15 Commissariat Energie Atomique Structure composite a orientation cristalline uniforme et procede de controle de l'orientation cristalline d'une telle structure
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
JP3883929B2 (ja) 2001-09-25 2007-02-21 大日本スクリーン製造株式会社 薄膜形成装置および薄膜形成方法
FR2830372B1 (fr) 2001-09-28 2008-08-22 Procede de caracterisation d'une etape d'implantation dans un substrat de materiau
FR2830660B1 (fr) 2001-10-09 2003-12-12 Commissariat Energie Atomique Ecran plat a cristal liquide fonctionnant en mode reflectif et son procede de realisation
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2832224B1 (fr) 2001-11-15 2004-01-16 Commissariat Energie Atomique Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
US6616854B2 (en) 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2834381B1 (fr) 2002-01-03 2004-02-27 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US20030134486A1 (en) 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
FR2837981B1 (fr) 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
AU2002307578A1 (en) 2002-04-30 2003-12-02 Agency For Science Technology And Research A method of wafer/substrate bonding
FR2839147B1 (fr) 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839560B1 (fr) 2002-05-07 2005-10-14 Commissariat Energie Atomique Masque pour photolithographie a elements absorbeurs/dephaseurs inclus
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
FR2842649B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842647B1 (fr) 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2842651B1 (fr) 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6908774B2 (en) 2002-08-12 2005-06-21 S.O. I. Tec Silicon On Insulator Technologies S.A. Method and apparatus for adjusting the thickness of a thin layer of semiconductor material
CN100557785C (zh) 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
DE10393440T5 (de) 2002-10-04 2005-07-28 Silicon Genesis Corp., San Jose Verfahren zum Behandeln von Halbleitermaterial
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2845518B1 (fr) 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
ATE348326T1 (de) 2002-10-11 2007-01-15 Soitec Silicon On Insulator Verfahren zur bestimmung einer partikelkonzentration in der atmosphäre eines reinraums oder einer mini-umgebung
ATE353475T1 (de) 2002-10-11 2007-02-15 Soitec Silicon On Insulator Verfahren und vorrichtung zur herstellung einer haftenden substratoberfläche
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
US6787885B2 (en) 2002-11-04 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Low temperature hydrophobic direct wafer bonding
FR2846786B1 (fr) 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1429381B1 (en) 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7187162B2 (en) 2002-12-16 2007-03-06 S.O.I.Tec Silicon On Insulator Technologies S.A. Tools and methods for disuniting semiconductor wafers
FR2849269B1 (fr) 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
JP4949014B2 (ja) 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US6989314B2 (en) 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6911379B2 (en) 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7235461B2 (en) 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
JP3985043B2 (ja) 2003-05-01 2007-10-03 国立大学法人名古屋大学 光接着方法、及びマイクロチップの作製方法
US6829988B2 (en) 2003-05-16 2004-12-14 Suss Microtec, Inc. Nanoimprinting apparatus and method
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
EP1652230A2 (fr) 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2858875B1 (fr) 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
FR2860178B1 (fr) 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
FR2860842B1 (fr) 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7354815B2 (en) 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
TWI290342B (en) * 2003-11-18 2007-11-21 United Soi Corp A method to fabricate a thin film on a substrate
US7462526B2 (en) 2003-11-18 2008-12-09 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
US20050150597A1 (en) 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
US7282449B2 (en) 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7390724B2 (en) 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
US20050247668A1 (en) 2004-05-06 2005-11-10 Silicon Genesis Corporation Method for smoothing a film of material using a ring structure
EP1605498A1 (en) 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
US7265030B2 (en) 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
US7094666B2 (en) 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
US7078317B2 (en) 2004-08-06 2006-07-18 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding
US7326629B2 (en) 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
EP1792338A1 (en) 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
CN101027769B (zh) 2004-09-21 2017-06-23 Soitec公司 具有对要键合表面的处理的转移方法
US7179719B2 (en) 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2875947B1 (fr) 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
US7399680B2 (en) 2004-11-24 2008-07-15 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
US7547609B2 (en) 2004-11-24 2009-06-16 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
US7919391B2 (en) 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
WO2006082469A1 (en) 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
JP2008532317A (ja) 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
ATE405946T1 (de) 2005-06-10 2008-09-15 Soitec Silicon On Insulator Kalibrierverfahren für apparaturen zur thermischen behandlung
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US20070032044A1 (en) 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US7427554B2 (en) 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
WO2007047536A2 (en) 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
TWI261316B (en) 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7371662B2 (en) 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
US7598153B2 (en) 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
US7948034B2 (en) 2006-06-22 2011-05-24 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor bonding
US20080124895A1 (en) 2006-06-23 2008-05-29 Shih-Shou Lo Wafer bonding method
US7385283B2 (en) 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7361574B1 (en) 2006-11-17 2008-04-22 Sharp Laboratories Of America, Inc Single-crystal silicon-on-glass from film transfer
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
CN101678901A (zh) 2007-05-18 2010-03-24 三菱瓦斯化学株式会社 粉体供应装置、粉体填充包装机以及粉体包装体的制造方法
US7595247B2 (en) * 2007-05-25 2009-09-29 International Business Machines Corporation Halo-first ultra-thin SOI FET for superior short channel control
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
JP5090117B2 (ja) 2007-09-28 2012-12-05 太陽誘電株式会社 電子部品
TWI384556B (zh) * 2008-11-12 2013-02-01 Nat Applied Res Laboratoires Microwave activation annealing process
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000035683A (ja) 1998-07-21 2000-02-02 Sumitomo Chem Co Ltd レジストパターンの形成方法
US20080223285A1 (en) * 2002-06-03 2008-09-18 Tien-Hsi Lee Methods for transferring a layer onto a substrate

Also Published As

Publication number Publication date
TW201036039A (en) 2010-10-01
JP2012517123A (ja) 2012-07-26
US7927975B2 (en) 2011-04-19
TWI423309B (zh) 2014-01-11
US20110193190A1 (en) 2011-08-11
US20130175662A1 (en) 2013-07-11
US8389385B2 (en) 2013-03-05
WO2010091200A2 (en) 2010-08-12
JP5316824B2 (ja) 2013-10-16
KR20110120310A (ko) 2011-11-03
WO2010091200A3 (en) 2010-12-02
EP2394292A2 (en) 2011-12-14
EP2394292A4 (en) 2013-12-04
CN102341890A (zh) 2012-02-01
CN102341890B (zh) 2014-08-27
US20100193897A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
KR101597386B1 (ko) 반도체 물질 제조
US7498245B2 (en) Embrittled substrate and method for making same
TWI550834B (zh) 具有在處置晶圓中之高電阻率區域之絕緣體結構矽及用於生產此種結構之方法
US6486008B1 (en) Manufacturing method of a thin film on a substrate
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US7588997B2 (en) Method of fabricating a thin film
JP5133908B2 (ja) エピタキシによって支持基板上に得られる、非晶質材料の少なくとも１層の薄層を備える構造を製作する方法、およびその方法により得られた構造
US8440550B2 (en) Method for forming strained layer with high Ge content on substrate and semiconductor structure
JP2004537856A (ja) キセノン（Ｘｅ）による事前非晶質化のためのインプランテーション
JP2010278338A (ja) 界面近傍における欠陥密度が低いｓｏｓ基板
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
JP2010278337A (ja) 表面欠陥密度が少ないｓｏｓ基板
TWI787545B (zh) 用於製作混合集成用先進底材之方法
US20110165758A1 (en) Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface
CN106601663B (zh) Soi衬底及其制备方法
US7285452B2 (en) Method to selectively form regions having differing properties and structure
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
EP2539929A1 (en) Semiconductor structure made using improved ion implantation process
US20150243548A1 (en) Control of FET Back-Channel Interface Characteristics
KR101869641B1 (ko) Soi 기판 및 그 제조방법
KR20170103652A (ko) Soi 기판 및 그 제조방법
US20210305097A1 (en) Low-temperature method for transfer and healing of a semiconductor layer
KR20110123963A (ko) 기판 제조 방법
JP2023526902A (ja) 高周波用途用のセミコンダクタオンインシュレータ基板を製造するための方法
JP2014003320A (ja) 界面近傍における欠陥密度が低いｓｏｓ基板

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 4