JPS61160950A - 半導体基板収納容器 - Google Patents
半導体基板収納容器Info
- Publication number
- JPS61160950A JPS61160950A JP162885A JP162885A JPS61160950A JP S61160950 A JPS61160950 A JP S61160950A JP 162885 A JP162885 A JP 162885A JP 162885 A JP162885 A JP 162885A JP S61160950 A JPS61160950 A JP S61160950A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- guide
- substrate
- substrate storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体製造工程に用いられる半導体基板の収
納容器に関し、％にウェット処理工程に用いられる半導
体基板の収納容器に関するものである。
納容器に関し、％にウェット処理工程に用いられる半導
体基板の収納容器に関するものである。
従来、この種の半導体基板収納容器は、半導体基板収納
ガイド部と半導体受は部（以下、基板収納部と総称する
）の溝形状が線対称の構造となっていた。第４図および
第５図、第６図は、従来の半導体基板収納容器の斜視図
およびその断面図で、基板部の形状が線対称構造すなわ
ち矩形状の断面であるため、半導体基板収納ガイド部Ｈ
ａ、半導体基板受は部２ａに挿入された半導体基板の半
導体形成面およびその裏面がともに基板収納部に接触す
ることを避けることは不可能であった。
ガイド部と半導体受は部（以下、基板収納部と総称する
）の溝形状が線対称の構造となっていた。第４図および
第５図、第６図は、従来の半導体基板収納容器の斜視図
およびその断面図で、基板部の形状が線対称構造すなわ
ち矩形状の断面であるため、半導体基板収納ガイド部Ｈ
ａ、半導体基板受は部２ａに挿入された半導体基板の半
導体形成面およびその裏面がともに基板収納部に接触す
ることを避けることは不可能であった。
上述した従来の半導体基板収納容器は、基板収納部の溝
形状が線対称構造となっているので、半導体基板の半導
体形成面が基板収納部の溝開口面に接触するという欠点
を有していた。
形状が線対称構造となっているので、半導体基板の半導
体形成面が基板収納部の溝開口面に接触するという欠点
を有していた。
本発明の半導体基板収納容器は、半導体基板の半導体形
成面から基板収納部の溝開口面までの距離が、半導体基
板の半導体形成面の裏面から基板収納部の溝開口面まで
の距離より大きい構造で、さらに基板収納部の溝開口部
を基板収納部の溝底部より大きい形状を有し、さらに、
基板状、納部の溝ピッチを従来のものと同等にすること
のできる機能を有している。
成面から基板収納部の溝開口面までの距離が、半導体基
板の半導体形成面の裏面から基板収納部の溝開口面まで
の距離より大きい構造で、さらに基板収納部の溝開口部
を基板収納部の溝底部より大きい形状を有し、さらに、
基板状、納部の溝ピッチを従来のものと同等にすること
のできる機能を有している。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の正面図である。
半導体基板収納ガイド部ｌについては、第２図のＡＡ断
面図に示すように、半導体基板収納ガイド部の溝開口部
３が半導体基板収納ガイド部の溝底部４より大きい構造
を有し、さらに半導体基板５０半導体形成面６側に位置
する半導体基板収納ガイド部の溝開口面８から半導体基
板５までの距離が、半導体基板５０半導体形成面裏面７
側に位置する半導体基板収納ガイド部の溝開口面９から
半導体基板５ｔでの距離よシも大きい形状を有する半導
体基板受は部２は、第３図のＢＢ断面図に示すように、
第２図の半導体基板収納ガイド部と全く同等な構造を有
しておシ、また、半導体基板収納ガイド部ｌと半導体基
板受は部２のそれぞれの溝は、同一直線上にあり、従来
と同等なピッチで構成されている。
面図に示すように、半導体基板収納ガイド部の溝開口部
３が半導体基板収納ガイド部の溝底部４より大きい構造
を有し、さらに半導体基板５０半導体形成面６側に位置
する半導体基板収納ガイド部の溝開口面８から半導体基
板５までの距離が、半導体基板５０半導体形成面裏面７
側に位置する半導体基板収納ガイド部の溝開口面９から
半導体基板５ｔでの距離よシも大きい形状を有する半導
体基板受は部２は、第３図のＢＢ断面図に示すように、
第２図の半導体基板収納ガイド部と全く同等な構造を有
しておシ、また、半導体基板収納ガイド部ｌと半導体基
板受は部２のそれぞれの溝は、同一直線上にあり、従来
と同等なピッチで構成されている。
半導体基板５ｔ−半導体基板収納容器に収納するならば
、半導体基板５０半導体形成面６側に位置する半導体基
板ガイド部の溝開口面８と半導体基板５との間隔が、半
導体基板５の半導体形成面裏面７側に位置する半導体基
板ガイド部の溝開口面９と半導体基板５との間隔より大
きく、さらに、半導体基板収納ガイド部の溝開口部３が
半導体基板収納ガイド部の溝底部４よシ大きいため、半
導体基板５は、その半導体形成面裏面７が半導体基板収
納ガイド部の溝開口面に接触することはあり得るが、半
導体基板５０半導体形成面６が半導体基板収納ガイド部
の溝開口面８に接触することはない。それは、半導体基
板受は部２においても同様である。また、半導体基板収
納ガイド部ｌと半導体基板受は部２の溝が同一直線上に
あり、従来の半導体基板収納容器の基板収納部の溝ピッ
チと同じピッチを採用する九め、従来の半導体基板収納
容器を用いる装置に改造なく適用できる。
、半導体基板５０半導体形成面６側に位置する半導体基
板ガイド部の溝開口面８と半導体基板５との間隔が、半
導体基板５の半導体形成面裏面７側に位置する半導体基
板ガイド部の溝開口面９と半導体基板５との間隔より大
きく、さらに、半導体基板収納ガイド部の溝開口部３が
半導体基板収納ガイド部の溝底部４よシ大きいため、半
導体基板５は、その半導体形成面裏面７が半導体基板収
納ガイド部の溝開口面に接触することはあり得るが、半
導体基板５０半導体形成面６が半導体基板収納ガイド部
の溝開口面８に接触することはない。それは、半導体基
板受は部２においても同様である。また、半導体基板収
納ガイド部ｌと半導体基板受は部２の溝が同一直線上に
あり、従来の半導体基板収納容器の基板収納部の溝ピッ
チと同じピッチを採用する九め、従来の半導体基板収納
容器を用いる装置に改造なく適用できる。
以上説明したように本発明は、半導体基板が半導体基板
ガイド部に沿って半導体基板受は部で静止し、半導体基
板の半導体形成面が基板収納部の溝開口面と接触しない
状態で収納できることにより、半導体製造ニー、例えば
、クエ、トエッチングエ穆等において、半導体基板の半
導体形成面側の基板収納部での薬液の供給不足によるア
ンダーエツチング、または、薬液のよどみによる塵埃発
生等、従来の欠点を除去することができる効果を有して
いる。
ガイド部に沿って半導体基板受は部で静止し、半導体基
板の半導体形成面が基板収納部の溝開口面と接触しない
状態で収納できることにより、半導体製造ニー、例えば
、クエ、トエッチングエ穆等において、半導体基板の半
導体形成面側の基板収納部での薬液の供給不足によるア
ンダーエツチング、または、薬液のよどみによる塵埃発
生等、従来の欠点を除去することができる効果を有して
いる。
また、基板収納部の溝ピッチを従来と同等にすることに
より、従来の半導体基板収納容器を用いる装置に改造す
ることなく適用できるという効果を有している。
より、従来の半導体基板収納容器を用いる装置に改造す
ることなく適用できるという効果を有している。
＠１図は本発明の実施例の半導体基板収納容器の正面図
、第２図は第１図のＡＡ断面図、第３図は第１図のＢＢ
＠面図、第４図は従来の半導体基板収納容器の斜視図、
第５図は第４図のＡＡ断面図、第６図は第４図のＢＢ断
面図でおる。ただし、第５図の断面ＡＡ、第６図の断面
ＢＢは、１！を図に於ける断面ＡＡ、断面ＢＢと同一箇
所であるものとする。 １１ａ・・・・・・半導体基板収納ガイド部、２．２ａ
・・・・・・半導体基板受は部、３・・・・・・半導体
基板収納ガイド部の溝開口部、４・・・・・・半導体基
板収納ガイド部の溝底部、５・・・・・・半導体基板、
６・・・・・・半導体基板の半導体形成面、７・・・・
・・半導体基板の半導体形成面裏面、８，９・・・・・
・半導体基板収納ガイ、ド部の溝開口面。 第１図 第２図 幾３図 宇４図 第５図 弾６図
、第２図は第１図のＡＡ断面図、第３図は第１図のＢＢ
＠面図、第４図は従来の半導体基板収納容器の斜視図、
第５図は第４図のＡＡ断面図、第６図は第４図のＢＢ断
面図でおる。ただし、第５図の断面ＡＡ、第６図の断面
ＢＢは、１！を図に於ける断面ＡＡ、断面ＢＢと同一箇
所であるものとする。 １１ａ・・・・・・半導体基板収納ガイド部、２．２ａ
・・・・・・半導体基板受は部、３・・・・・・半導体
基板収納ガイド部の溝開口部、４・・・・・・半導体基
板収納ガイド部の溝底部、５・・・・・・半導体基板、
６・・・・・・半導体基板の半導体形成面、７・・・・
・・半導体基板の半導体形成面裏面、８，９・・・・・
・半導体基板収納ガイ、ド部の溝開口面。 第１図 第２図 幾３図 宇４図 第５図 弾６図
Claims (1)
- 半導体基板収納ガイド部と半導体基板受け部とを備え
た半導体基板収納容器において、半導体基板の半導体素
子形成面が、前記半導体基板収納ガイド部および前記半
導体基板受け部の溝開口部の面に接触しない構造を有し
たことを特徴とする半導体基板収納容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP162885A JPS61160950A (ja) | 1985-01-09 | 1985-01-09 | 半導体基板収納容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP162885A JPS61160950A (ja) | 1985-01-09 | 1985-01-09 | 半導体基板収納容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61160950A true JPS61160950A (ja) | 1986-07-21 |
Family
ID=11506798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP162885A Pending JPS61160950A (ja) | 1985-01-09 | 1985-01-09 | 半導体基板収納容器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61160950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314107A (en) * | 1992-12-31 | 1994-05-24 | Motorola, Inc. | Automated method for joining wafers |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
-
1985
- 1985-01-09 JP JP162885A patent/JPS61160950A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314107A (en) * | 1992-12-31 | 1994-05-24 | Motorola, Inc. | Automated method for joining wafers |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61160950A (ja) | 半導体基板収納容器 | |
| KR890004417A (ko) | 반도체 제조장치 | |
| JPH0217430Y2 (ja) | ||
| JPH05182711A (ja) | Ｉｃカード用コネクタ | |
| JPS60109337U (ja) | 集積回路パツケージ | |
| JPH04201880A (ja) | エンボスタイプキャリアテープ | |
| JPS6311729Y2 (ja) | ||
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| JPS63128654A (ja) | 半導体装置実装体 | |
| JPH0697355A (ja) | 積層型電子部品 | |
| JPH0219958Y2 (ja) | ||
| JPS6127198Y2 (ja) | ||
| JPH0616425Y2 (ja) | コネクタ | |
| JPH0211790Y2 (ja) | ||
| JPH04206797A (ja) | 半導体装置 | |
| JPH0471288A (ja) | 半導体実装基板 | |
| JPH0223004Y2 (ja) | ||
| JPH0419833Y2 (ja) | ||
| JPS62237744A (ja) | Ｉｃ基板収納用カセツト | |
| JPH0229636Y2 (ja) | ||
| JP2788816B2 (ja) | Ｉｃパッケージ位置決め装置 | |
| JPH05183089A (ja) | 半導体素子のパッケージ | |
| JP2003026229A (ja) | キャリアテープ | |
| JPH0512167Y2 (ja) | ||
| JPH0677373A (ja) | 半導体パッケージの外部リード折曲装置におけるフォーミングダイ |