JPH0697355A - 積層型電子部品 - Google Patents
積層型電子部品Info
- Publication number
- JPH0697355A JPH0697355A JP26968192A JP26968192A JPH0697355A JP H0697355 A JPH0697355 A JP H0697355A JP 26968192 A JP26968192 A JP 26968192A JP 26968192 A JP26968192 A JP 26968192A JP H0697355 A JPH0697355 A JP H0697355A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- package
- leads
- stacked
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 各リードが接触せず、しかも確実に重ね合わ
せができる積層型電子部品を提供すること。 【構成】 第１電子部品１０のパッケージ１１と第２電
子部品２０のパッケージ２１とを重ね合わせた状態で、
リード１２間にリード２２を配置し、かつ各リード１
２、２２の下端面を略同一面上に揃える。また、パッケ
ージ１１に設けた凸部と、パッケージ２１に設けた凹部
とを嵌合して重ね合わせたり、パッケージ１１に設けた
切り欠き部とパッケージ２１に設けた凸部とを嵌合して
重ね合わせる。さらに、第１電子部品１０の各リード１
２間のパッケージ１１側面に縦溝を設け、この縦溝に第
２電子部品２０のリード２２をそれぞれ嵌合させる。
せができる積層型電子部品を提供すること。 【構成】 第１電子部品１０のパッケージ１１と第２電
子部品２０のパッケージ２１とを重ね合わせた状態で、
リード１２間にリード２２を配置し、かつ各リード１
２、２２の下端面を略同一面上に揃える。また、パッケ
ージ１１に設けた凸部と、パッケージ２１に設けた凹部
とを嵌合して重ね合わせたり、パッケージ１１に設けた
切り欠き部とパッケージ２１に設けた凸部とを嵌合して
重ね合わせる。さらに、第１電子部品１０の各リード１
２間のパッケージ１１側面に縦溝を設け、この縦溝に第
２電子部品２０のリード２２をそれぞれ嵌合させる。
Description
【０００１】
【産業上の利用分野】本発明は、複数のリードがパッケ
ージ側面から延出する電子部品を複数上下に重ね合わせ
た積層型電子部品に関するものである。
ージ側面から延出する電子部品を複数上下に重ね合わせ
た積層型電子部品に関するものである。
【０００２】
【従来の技術】電気機器等の製品の小型化を図るために
は、使用する電子部品の高集積化を行うとともに、基板
上に電子部品を効率良く実装する、いわゆる高密度実装
を行う必要がある。半導体装置等の電子部品はその薄型
化が益々進んでおり、決められた面積の基板上に電子部
品を高密度実装するには、このような電子部品を重ね合
わせて実装することが望まれる。
は、使用する電子部品の高集積化を行うとともに、基板
上に電子部品を効率良く実装する、いわゆる高密度実装
を行う必要がある。半導体装置等の電子部品はその薄型
化が益々進んでおり、決められた面積の基板上に電子部
品を高密度実装するには、このような電子部品を重ね合
わせて実装することが望まれる。
【０００３】
【発明が解決しようとする課題】しかし、このような電
子部品を重ね合わせて基板上に実装しようとすると、一
の電子部品のリードと他の電子部品のリードとが接触す
るという不都合が生じる。これは、一の電子部品のパッ
ケージ側面から延出するリードの位置と、他の電子部品
のパッケージ側面から延出するリードの位置とがほぼ等
しいため、これらの電子部品を重ね合わせるとそれぞれ
のリードの位置が一致してしまうからである。また、各
リードの位置がそれぞれ一致しないように重ね合わせて
も、一の電子部品のパッケージと他の電子部品のパッケ
ージとの位置合わせ精度が不十分であり位置ズレが起き
やすい。よって、本発明は各リードが接触せず、しかも
確実に重ね合わせができる積層型電子部品を提供するこ
とを目的とする。
子部品を重ね合わせて基板上に実装しようとすると、一
の電子部品のリードと他の電子部品のリードとが接触す
るという不都合が生じる。これは、一の電子部品のパッ
ケージ側面から延出するリードの位置と、他の電子部品
のパッケージ側面から延出するリードの位置とがほぼ等
しいため、これらの電子部品を重ね合わせるとそれぞれ
のリードの位置が一致してしまうからである。また、各
リードの位置がそれぞれ一致しないように重ね合わせて
も、一の電子部品のパッケージと他の電子部品のパッケ
ージとの位置合わせ精度が不十分であり位置ズレが起き
やすい。よって、本発明は各リードが接触せず、しかも
確実に重ね合わせができる積層型電子部品を提供するこ
とを目的とする。
【０００４】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された積層型電子部品である。す
なわち、この積層型電子部品は、パッケージ側面から所
定の間隔で複数のリードが延出する一の電子部品と、パ
ッケージ側面から前記間隔とほぼ等しい間隔で複数のリ
ードが延出する他の電子部品とを上下に重ね合わせたも
ので、一の電子部品のパッケージと他の電子部品のパッ
ケージとを重ね合わせた状態で、一の電子部品のリード
間に他の電子部品のリードを配置し、かつ各リードの下
端面を略同一面上に揃えたものである。
題を解決するために成された積層型電子部品である。す
なわち、この積層型電子部品は、パッケージ側面から所
定の間隔で複数のリードが延出する一の電子部品と、パ
ッケージ側面から前記間隔とほぼ等しい間隔で複数のリ
ードが延出する他の電子部品とを上下に重ね合わせたも
ので、一の電子部品のパッケージと他の電子部品のパッ
ケージとを重ね合わせた状態で、一の電子部品のリード
間に他の電子部品のリードを配置し、かつ各リードの下
端面を略同一面上に揃えたものである。
【０００５】また、一の電子部品のパッケージに設けた
凸部と、他の電子部品のパッケージに設けた凹部とを嵌
合することで、一の電子部品と他の電子部品とを重ね合
わせたり、一の電子部品のパッケージに設けた切り欠き
部と、他の電子部品のパッケージに設けた凸部とを嵌合
することで、一の電子部品と他の電子部品とを重ね合わ
せるものである。さらに、一の電子部品の各リード間の
パッケージ側面に他の電子部品のリード幅に対応した幅
の縦溝をそれぞれ設け、この縦溝に他の電子部品のリー
ドをそれぞれ嵌合させるものでもある。
凸部と、他の電子部品のパッケージに設けた凹部とを嵌
合することで、一の電子部品と他の電子部品とを重ね合
わせたり、一の電子部品のパッケージに設けた切り欠き
部と、他の電子部品のパッケージに設けた凸部とを嵌合
することで、一の電子部品と他の電子部品とを重ね合わ
せるものである。さらに、一の電子部品の各リード間の
パッケージ側面に他の電子部品のリード幅に対応した幅
の縦溝をそれぞれ設け、この縦溝に他の電子部品のリー
ドをそれぞれ嵌合させるものでもある。
【０００６】
【作用】一の電子部品のパッケージと他の電子部品のパ
ッケージとを重ね合わせた状態で、一の電子部品のリー
ド間に他の電子部品のリードが配置されることになるた
め、各リードが接触を起こすことがない。また、各リー
ドの下端面が略同一面上に揃えられているため、一の電
子部品と他の電子部品とを重ね合わせても、両方の電子
部品の各リードが搭載する基板の上面と面接触すること
になる。
ッケージとを重ね合わせた状態で、一の電子部品のリー
ド間に他の電子部品のリードが配置されることになるた
め、各リードが接触を起こすことがない。また、各リー
ドの下端面が略同一面上に揃えられているため、一の電
子部品と他の電子部品とを重ね合わせても、両方の電子
部品の各リードが搭載する基板の上面と面接触すること
になる。
【０００７】また、一の電子部品のパッケージに設けた
凸部と他の電子部品のパッケージに設けた凹部とを嵌合
したり、または、一の電子部品のパッケージに設けた切
り欠き部と他の電子部品のパッケージに設けた凸部とを
嵌合することで、重ね合わせの位置決めを行う。また、
一の電子部品の各リード間のパッケージ側面に、他の電
子部品のリード幅に対応した幅の縦溝を設け、この縦溝
に他の電子部品のリードを嵌合すれば、重ね合わせの位
置決めが行えるとともに、隣合うリードがこの縦溝にて
区切られて接触しにくくなる。
凸部と他の電子部品のパッケージに設けた凹部とを嵌合
したり、または、一の電子部品のパッケージに設けた切
り欠き部と他の電子部品のパッケージに設けた凸部とを
嵌合することで、重ね合わせの位置決めを行う。また、
一の電子部品の各リード間のパッケージ側面に、他の電
子部品のリード幅に対応した幅の縦溝を設け、この縦溝
に他の電子部品のリードを嵌合すれば、重ね合わせの位
置決めが行えるとともに、隣合うリードがこの縦溝にて
区切られて接触しにくくなる。
【０００８】
【実施例】以下に、本発明の積層型電子部品を図に基づ
いて説明する。図１は、本発明の積層型電子部品を説明
する斜視図である。すなわち、この積層型電子部品１
は、半導体装置等から成る一の電子部品（例えば第１電
子部品１０）と他の電子部品（例えば第２電子部品２
０）とを上下に重ね合わせたものである。反対に、一の
電子部品を第２電子部品２０とし、他の電子部品を第１
電子部品１０としても良いが、説明を分かりやすくする
ため、本実施例では一の電子部品を第１電子部品１０、
他の電子部品を第２電子部品２０とする。
いて説明する。図１は、本発明の積層型電子部品を説明
する斜視図である。すなわち、この積層型電子部品１
は、半導体装置等から成る一の電子部品（例えば第１電
子部品１０）と他の電子部品（例えば第２電子部品２
０）とを上下に重ね合わせたものである。反対に、一の
電子部品を第２電子部品２０とし、他の電子部品を第１
電子部品１０としても良いが、説明を分かりやすくする
ため、本実施例では一の電子部品を第１電子部品１０、
他の電子部品を第２電子部品２０とする。
【０００９】この第１電子部品１０のパッケージ１１側
面からは複数のリード１２が所定の間隔で延出してい
る。このリード１２は下方に延びてパッケージ１１下面
よりわずかに下の位置で略水平に折り曲げられている。
また、第２電子部品２０のパッケージ２１側面からも複
数のリード２２が第１電子部品１０のリード１２の間隔
とほぼ等しい間隔で延出している。この第１電子部品１
０のパッケージ１１上に第２電子部品２０のパッケージ
２１が搭載された状態となっており、しかも第１電子部
品１０の各リード１２の間に第２電子部品２０のリード
２２が配置されている。すなわち、第１電子部品１０の
リード１２と第２電子部品２０のリード２２とが互い違
いに配置されているとともに、各リード１２、２２がそ
れぞれ接触しない状態となっている。
面からは複数のリード１２が所定の間隔で延出してい
る。このリード１２は下方に延びてパッケージ１１下面
よりわずかに下の位置で略水平に折り曲げられている。
また、第２電子部品２０のパッケージ２１側面からも複
数のリード２２が第１電子部品１０のリード１２の間隔
とほぼ等しい間隔で延出している。この第１電子部品１
０のパッケージ１１上に第２電子部品２０のパッケージ
２１が搭載された状態となっており、しかも第１電子部
品１０の各リード１２の間に第２電子部品２０のリード
２２が配置されている。すなわち、第１電子部品１０の
リード１２と第２電子部品２０のリード２２とが互い違
いに配置されているとともに、各リード１２、２２がそ
れぞれ接触しない状態となっている。
【００１０】また、第２電子部品２０のリード２２は下
方に延びており、第１電子部品１０のリード１２が略水
平に折り曲げられている位置で同様に略水平に折り曲げ
られている。これにより、第１電子部品１０および第２
電子部品２０の各リード１２、２２は、その略水平に折
り曲げられて成る下端面がパッケージ１１下面よりもわ
ずかに下の位置で略同一面上に揃えられる状態となり、
これらのリード１２、２２を用いて積層型電子部品１を
図示しない基板上に面実装することができる。
方に延びており、第１電子部品１０のリード１２が略水
平に折り曲げられている位置で同様に略水平に折り曲げ
られている。これにより、第１電子部品１０および第２
電子部品２０の各リード１２、２２は、その略水平に折
り曲げられて成る下端面がパッケージ１１下面よりもわ
ずかに下の位置で略同一面上に揃えられる状態となり、
これらのリード１２、２２を用いて積層型電子部品１を
図示しない基板上に面実装することができる。
【００１１】次に、図２〜図４に基づいて本発明の他の
実施例を説明する。先ず、図２の斜視図に示す積層型電
子部品１は、第１電子部品１０のパッケージ１１上面に
凸部１３が設けられ、第２電子部品２０のパッケージ２
１下面に凸部１３の形状と対応した凹部２３が設けられ
たものである。
実施例を説明する。先ず、図２の斜視図に示す積層型電
子部品１は、第１電子部品１０のパッケージ１１上面に
凸部１３が設けられ、第２電子部品２０のパッケージ２
１下面に凸部１３の形状と対応した凹部２３が設けられ
たものである。
【００１２】第１電子部品１０と第２電子部品２０とを
重ね合わせる場合には、この凸部１３を凹部２３内に嵌
合して、第１電子部品１０のパッケージ１１上に第２電
子部品２０のパッケージ２１を搭載する。これにより、
第１電子部品１０のパッケージ１１上に第２電子部品２
０のパッケージ２１が正確に位置合わせされ、第１電子
部品１０の各リード１２間のほぼ中央に第２電子部品２
０のリード２２が配置されることになる。なお、本実施
例では第１電子部品１０に凸部１３が設けられ、第２電
子部品２０に凹部２３が設けられたものを説明したが、
反対に第１電子部品１０に凹部２３が設けられ、第２電
子部品２０に凸部１３が設けられたものでも同様であ
る。
重ね合わせる場合には、この凸部１３を凹部２３内に嵌
合して、第１電子部品１０のパッケージ１１上に第２電
子部品２０のパッケージ２１を搭載する。これにより、
第１電子部品１０のパッケージ１１上に第２電子部品２
０のパッケージ２１が正確に位置合わせされ、第１電子
部品１０の各リード１２間のほぼ中央に第２電子部品２
０のリード２２が配置されることになる。なお、本実施
例では第１電子部品１０に凸部１３が設けられ、第２電
子部品２０に凹部２３が設けられたものを説明したが、
反対に第１電子部品１０に凹部２３が設けられ、第２電
子部品２０に凸部１３が設けられたものでも同様であ
る。
【００１３】次に、図３の斜視図に示す積層型電子部品
１は、第２電子部品２０のパッケージ２１下面で、リー
ド２２が延出されていない部分から下方に向けて凸部２
４が設けられており、この凸部２４の形状に対応して第
１電子部品１０のパッケージ１１に切り欠き部１４が設
けられたものである。第１電子部品１０上に第２電子部
品２０を重ね合わせる場合には、この凸部２４を切り欠
き部１４に嵌合すれば容易に、しかも正確に位置合わせ
することができる。
１は、第２電子部品２０のパッケージ２１下面で、リー
ド２２が延出されていない部分から下方に向けて凸部２
４が設けられており、この凸部２４の形状に対応して第
１電子部品１０のパッケージ１１に切り欠き部１４が設
けられたものである。第１電子部品１０上に第２電子部
品２０を重ね合わせる場合には、この凸部２４を切り欠
き部１４に嵌合すれば容易に、しかも正確に位置合わせ
することができる。
【００１４】また、図４の斜視図に示す積層型電子部品
１は、第１電子部品１０の各リード１２間のパッケージ
１１側面に、第２電子部品２０のリード２２の幅に対応
した幅を有する縦溝１５が設けられたもので、第１電子
部品１０と第２電子部品２０とを重ね合わせる場合に
は、この縦溝１５に第２電子部品２０の各リード２２を
それぞれ嵌合する。これにより、第１電子部品１０と第
２電子部品２０との位置合わせが確実に行えるととも
に、第２電子部品２０のリード２２が縦溝１５により保
持されて外圧によるリード曲がりに対して強くなる。ま
た、縦溝１５内に嵌合されたリード２２は、第１電子部
品１０のパッケージ１１側面より内側に配置されるた
め、隣のリード１２との接触が発生しにくくなる。これ
たのような積層型電子部品１により、実装面積を増加さ
せることなく多数の電子部品を実装できることになる。
１は、第１電子部品１０の各リード１２間のパッケージ
１１側面に、第２電子部品２０のリード２２の幅に対応
した幅を有する縦溝１５が設けられたもので、第１電子
部品１０と第２電子部品２０とを重ね合わせる場合に
は、この縦溝１５に第２電子部品２０の各リード２２を
それぞれ嵌合する。これにより、第１電子部品１０と第
２電子部品２０との位置合わせが確実に行えるととも
に、第２電子部品２０のリード２２が縦溝１５により保
持されて外圧によるリード曲がりに対して強くなる。ま
た、縦溝１５内に嵌合されたリード２２は、第１電子部
品１０のパッケージ１１側面より内側に配置されるた
め、隣のリード１２との接触が発生しにくくなる。これ
たのような積層型電子部品１により、実装面積を増加さ
せることなく多数の電子部品を実装できることになる。
【００１５】なお、本実施例において、第１電子部品１
０と第２電子部品２０との２つの電子部品の重ね合わせ
により積層型電子部品１を構成したが、本発明はこれに
限定されず、３つ以上の電子部品を重ね合わせたもので
もよい。このような複数の電子部品を重ね合わせる場合
には、延出する複数のリードの間隔を広めにして、他の
電子部品のリードが接触しないよう配置すればよい。
０と第２電子部品２０との２つの電子部品の重ね合わせ
により積層型電子部品１を構成したが、本発明はこれに
限定されず、３つ以上の電子部品を重ね合わせたもので
もよい。このような複数の電子部品を重ね合わせる場合
には、延出する複数のリードの間隔を広めにして、他の
電子部品のリードが接触しないよう配置すればよい。
【００１６】
【発明の効果】以上説明したように、本発明の積層型電
子部品を用いれば次のような効果がある。すなわち、一
の電子部品と他の電子部品とを重ね合わせ状態で、一の
電子部品のリード間に他の電子部品のリードが配置され
るため、各リードが接触することがない。また、重ね合
わせた状態で、各リードの下端面が略同一面上に揃えら
れているため、積層型電子部品を基板上に面実装するこ
とが可能となる。しかも、一の電子部品のパッケージと
他の電子部品のパッケージとを確実に重ね合わせること
ができるため、位置合わせが容易となるとともに、位置
ズレの発生がない。このような積層型電子部品は、パッ
ケージの面積が大きくリードの本数が少ないような電子
部品を重ね合わせる場合に特に有効であり、決められた
面積の基板上に効率良く実装する高密度実装が可能とな
る。
子部品を用いれば次のような効果がある。すなわち、一
の電子部品と他の電子部品とを重ね合わせ状態で、一の
電子部品のリード間に他の電子部品のリードが配置され
るため、各リードが接触することがない。また、重ね合
わせた状態で、各リードの下端面が略同一面上に揃えら
れているため、積層型電子部品を基板上に面実装するこ
とが可能となる。しかも、一の電子部品のパッケージと
他の電子部品のパッケージとを確実に重ね合わせること
ができるため、位置合わせが容易となるとともに、位置
ズレの発生がない。このような積層型電子部品は、パッ
ケージの面積が大きくリードの本数が少ないような電子
部品を重ね合わせる場合に特に有効であり、決められた
面積の基板上に効率良く実装する高密度実装が可能とな
る。
【図１】本発明の積層型電子部品を説明する斜視図であ
る。
る。
【図２】他の例を説明する斜視図（その１）である。
【図３】他の例を説明する斜視図（その２）である。
【図４】他の例を説明する斜視図（その３）である。
１ 積層型電子部品 １０ 第１電子部品 １１、２１ パッケージ １２、２２ リード １３、２４ 凸部 １４ 切り欠き部 １５ 縦溝 ２３ 凹部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (4)
- 【請求項１】 パッケージ側面から所定の間隔で複数の
リードが延出する一の電子部品と、 パッケージ側面から前記間隔とほぼ等しい間隔で複数の
リードが延出する他の電子部品とが上下に重ね合わされ
た積層型電子部品であって、 前記一の電子部品のパッケージと前記他の電子部品のパ
ッケージとを重ね合わせた状態で、前記一の電子部品の
リード間に前記他の電子部品のリードが配置され、かつ
前記各リードの下端面が略同一面上に揃えられているこ
とを特徴とする積層型電子部品。 - 【請求項２】 前記一の電子部品のパッケージに設けら
れた凸部と、前記他の電子部品のパッケージに設けられ
た凹部とを嵌合することで、前記一の電子部品と前記他
の電子部品とが重ね合わされていることを特徴とする請
求項１記載の積層型電子部品。 - 【請求項３】 前記一の電子部品のパッケージに設けら
れた切り欠き部と、前記他の電子部品のパッケージに設
けられた凸部とを嵌合することで、前記一の電子部品と
前記他の電子部品とが重ね合わされていることを特徴と
する請求項１記載の積層型電子部品。 - 【請求項４】 前記一の電子部品の各リード間のパッケ
ージ側面に、前記他の電子部品のリード幅に対応した幅
の縦溝がそれぞれ設けられており、前記縦溝に前記他の
電子部品のリードがそれぞれ嵌合されていることを特徴
とする請求項１記載の積層型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26968192A JPH0697355A (ja) | 1992-09-11 | 1992-09-11 | 積層型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26968192A JPH0697355A (ja) | 1992-09-11 | 1992-09-11 | 積層型電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697355A true JPH0697355A (ja) | 1994-04-08 |
Family
ID=17475714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26968192A Pending JPH0697355A (ja) | 1992-09-11 | 1992-09-11 | 積層型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697355A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724630B2 (en) | 2002-05-28 | 2004-04-20 | Renesas Technology Corp. | Stacked device assembly |
| US6798056B2 (en) | 2002-03-13 | 2004-09-28 | Renesas Technology Corp. | Semiconductor module having an upper layer semiconductor package overlying a lower layer semiconductor package |
| JP2016076727A (ja) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置 |
-
1992
- 1992-09-11 JP JP26968192A patent/JPH0697355A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798056B2 (en) | 2002-03-13 | 2004-09-28 | Renesas Technology Corp. | Semiconductor module having an upper layer semiconductor package overlying a lower layer semiconductor package |
| US6724630B2 (en) | 2002-05-28 | 2004-04-20 | Renesas Technology Corp. | Stacked device assembly |
| JP2016076727A (ja) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781415A (en) | Semiconductor package and mounting method | |
| JP2738498B2 (ja) | 支持された突出した構造の電気相互接続 | |
| KR101657330B1 (ko) | 반도체 장치 | |
| JPH0697355A (ja) | 積層型電子部品 | |
| JP2002211683A (ja) | 電気装置用容器 | |
| JP2001326428A (ja) | プリント基板 | |
| JPH0642345Y2 (ja) | 半導体装置 | |
| JPH0669279A (ja) | 半導体装置の実装構造 | |
| JP2621038B2 (ja) | Ｉｃカード | |
| US20240120285A1 (en) | Substrate having a die position mark and a semiconductor die stack structure including semiconductor dies stacked on the substrate | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JP4422269B2 (ja) | 電気基板接続装置 | |
| US20030129862A1 (en) | Protective contact cover for chip socket | |
| JPH0888317A (ja) | 半導体装置及びその実装方法 | |
| JPH01112681A (ja) | ハイブリッド化プリント基板 | |
| KR100596184B1 (ko) | 기판용 트레이 | |
| JP2502535Y2 (ja) | Ｐｇａ型セラミックパッケ―ジ | |
| JPS61270856A (ja) | 半導体装置 | |
| JPS59117139A (ja) | 半導体装置 | |
| JP2655803B2 (ja) | ソケットにおける電子部品の位置決め装置 | |
| JPS63152162A (ja) | 半導体装置 | |
| JPH062693U (ja) | 折り曲げ性に優れたテープキャリヤー | |
| KR950014985B1 (ko) | 센터링용 범용척 | |
| JPS60171744A (ja) | 半導体装置 | |
| JP2000243493A (ja) | 重合接続用コネクタ |