JP2502535Y2 - Pga型セラミックパッケ―ジ - Google Patents
Pga型セラミックパッケ―ジInfo
- Publication number
- JP2502535Y2 JP2502535Y2 JP7183790U JP7183790U JP2502535Y2 JP 2502535 Y2 JP2502535 Y2 JP 2502535Y2 JP 7183790 U JP7183790 U JP 7183790U JP 7183790 U JP7183790 U JP 7183790U JP 2502535 Y2 JP2502535 Y2 JP 2502535Y2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- pad portion
- ceramic package
- type ceramic
- pad portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 (産業上の利用分野) 本考案はPGA型セラミックパッケージに関する。
(従来の技術) 近年半導体素子を搭載するための半導体装置用パッケ
ージは半導体素子の高集積化、パッケージの小型化の要
請によりその配線パターンが極めて高密度化している。
ージは半導体素子の高集積化、パッケージの小型化の要
請によりその配線パターンが極めて高密度化している。
例えばPGA(ピングリッドアレイ)型セラミックパッ
ケージでは、リードピンのピッチが100milから70mil、5
0mil、さらには25milのものが要求され、また将来的に
はさらにそのハーフピッチのものが要求されている。リ
ードピンはセラミック基体の一面に所定の配列で形成さ
れたパッド部上に銀ろう等のろう材によりろう付けさ
れ、さらにその上に金めっき等のめっきが施される。パ
ッド部上へのリードピンの接合強度を確保するためにパ
ッド部はリードピン基部のネイル部よりはさらに大きな
面積を必要とする。しかしショート防止などの電気的安
全性のために隣接するパッド部との間隔も所定間隔以上
確保する必要がある。したがってパッド部はリードピン
接合強度の点からは面積が大きい程好ましいがその大き
さには限度がある。
ケージでは、リードピンのピッチが100milから70mil、5
0mil、さらには25milのものが要求され、また将来的に
はさらにそのハーフピッチのものが要求されている。リ
ードピンはセラミック基体の一面に所定の配列で形成さ
れたパッド部上に銀ろう等のろう材によりろう付けさ
れ、さらにその上に金めっき等のめっきが施される。パ
ッド部上へのリードピンの接合強度を確保するためにパ
ッド部はリードピン基部のネイル部よりはさらに大きな
面積を必要とする。しかしショート防止などの電気的安
全性のために隣接するパッド部との間隔も所定間隔以上
確保する必要がある。したがってパッド部はリードピン
接合強度の点からは面積が大きい程好ましいがその大き
さには限度がある。
前記のリードピンのピッチが25mil程度のものではピ
ッチ間隔がそもそも極めて小さいことから必然的にパッ
ド部の面積が小さくなる。しかしできる限りパッド部の
面積を大きく確保するため、隣接するパッド部との間隔
を電気的安全性を考慮した必要最小間隔ぎりぎりの例え
ば70μm程度となるように設定している。
ッチ間隔がそもそも極めて小さいことから必然的にパッ
ド部の面積が小さくなる。しかしできる限りパッド部の
面積を大きく確保するため、隣接するパッド部との間隔
を電気的安全性を考慮した必要最小間隔ぎりぎりの例え
ば70μm程度となるように設定している。
このような密なパターンとなるパッド部を作成するに
は、セラミック基体上にスパッタリング等により金属薄
膜を形成して、この金属薄膜を所定のパターンにエッチ
ングするようにしているが、エッチング加工ではパッド
部の縁を寸法精度よく、形成するのが難かしく、パッド
部の縁にエッチングバリのような凹凸が生じる。このた
め後に金めっき等のめっきを施すと、めっき皮膜が凸部
に厚く付き、この結果パッド部の間隔が必要最小間隔よ
り狭くなり、ショートを引きおこすなどの問題が生じて
いる。
は、セラミック基体上にスパッタリング等により金属薄
膜を形成して、この金属薄膜を所定のパターンにエッチ
ングするようにしているが、エッチング加工ではパッド
部の縁を寸法精度よく、形成するのが難かしく、パッド
部の縁にエッチングバリのような凹凸が生じる。このた
め後に金めっき等のめっきを施すと、めっき皮膜が凸部
に厚く付き、この結果パッド部の間隔が必要最小間隔よ
り狭くなり、ショートを引きおこすなどの問題が生じて
いる。
そこで本考案は上記問題点を解消すべくなされたもの
であり、その目的とするところは、リードピンの接合強
度を確保でき、なおかつパッド部間でのショート不良の
ないPGA型セラミックパッケージを提供するにある。
であり、その目的とするところは、リードピンの接合強
度を確保でき、なおかつパッド部間でのショート不良の
ないPGA型セラミックパッケージを提供するにある。
(課題を解決するための手段) 上記目的による本考案では、セラミック基体上にリー
ドピン接合用のパッド部が多数密に配列され、該パッド
部上にリードピンがろう付けされるPGA型セラミックパ
ーケッジにおいて、前記パッド部は、隣接するパッド部
の端縁との間隔が必要最小間隔となるよう許容される最
大半径をもって基本的に円形のパッド部に形成されると
共に、隣接するものとの必要最小間隔部となる部位の互
いの対向縁が所定幅に亘って切り欠かれていることを特
徴としている。
ドピン接合用のパッド部が多数密に配列され、該パッド
部上にリードピンがろう付けされるPGA型セラミックパ
ーケッジにおいて、前記パッド部は、隣接するパッド部
の端縁との間隔が必要最小間隔となるよう許容される最
大半径をもって基本的に円形のパッド部に形成されると
共に、隣接するものとの必要最小間隔部となる部位の互
いの対向縁が所定幅に亘って切り欠かれていることを特
徴としている。
(作用) 本考案では上記のように、パッド部が、隣接するパッ
ド部の端縁との間隔が必要最小間隔となるよう許容され
る最大半径をもって基本的に円形のものに形成されてい
るので、面積を大きく確保でき、したがって充分な接合
強度を確保できる。また隣接するパッド部との必要最小
間隔となる部位の互いの対向縁を所定幅に切り欠いてい
るので、この対向縁の間隔を必要最小間隔以上に確保で
き、ショート不良などを防止でき、電気的安全性が図れ
る。さらに、切欠部の他の部位は円形状に確保されてい
るので、パッド部上でリードピンが多少ずれてろう付け
されても接合強度を保てる。
ド部の端縁との間隔が必要最小間隔となるよう許容され
る最大半径をもって基本的に円形のものに形成されてい
るので、面積を大きく確保でき、したがって充分な接合
強度を確保できる。また隣接するパッド部との必要最小
間隔となる部位の互いの対向縁を所定幅に切り欠いてい
るので、この対向縁の間隔を必要最小間隔以上に確保で
き、ショート不良などを防止でき、電気的安全性が図れ
る。さらに、切欠部の他の部位は円形状に確保されてい
るので、パッド部上でリードピンが多少ずれてろう付け
されても接合強度を保てる。
(実施例) 以下では本考案の好適な実施例を添付図面に基づいて
詳細に説明する。
詳細に説明する。
第1図にPGA型セラミックパッケージの部分断面図を
示す。
示す。
10はセラミック基体で内部に必要な導通パターンが形
成されている。
成されている。
12はパッド部で、セラミック基体10の一面上にスパッ
タリング等により形成された金属薄膜をエッチング加工
して所定の密なパターンに形成されており、セラミック
基体10内部の導通パターンと接続している。
タリング等により形成された金属薄膜をエッチング加工
して所定の密なパターンに形成されており、セラミック
基体10内部の導通パターンと接続している。
14はリードピンであり、基部に大径のネイル部が形成
され、このネイル部端面をパッド部12上に当接させてろ
う材16によりパッド部12上にろう付けされている。
され、このネイル部端面をパッド部12上に当接させてろ
う材16によりパッド部12上にろう付けされている。
パッド部12端面、ろう材16、リードピン14上には金め
っき等のめっきが施され、めっき皮膜(図示せず)が形
成される。
っき等のめっきが施され、めっき皮膜(図示せず)が形
成される。
第2図は上記セラミック基体10上に形成したパッド部
12の配列例とその形状の一例を示す。
12の配列例とその形状の一例を示す。
パッド部12は多数行および多数列に配列されており、
互いに隣接する行のパッド部12が隣接する行のパッド部
12の列間に位置するよう設定されている。
互いに隣接する行のパッド部12が隣接する行のパッド部
12の列間に位置するよう設定されている。
パッド部12の形状は基本的に円形をなす。そして第2
図図示の例では、互いに隣接する行のパッド部12が、隣
接する行のパッド部のうち直近の2つのパッド部12a、1
2bとの端縁との間隔が、ショート防止など電気的安全性
を考慮した場合の必要最小間隔mとなるよう許容される
最大半径rをもって円形に形成されている。したがって
パッド部12は許容される範囲内において最大の面積とな
る。そしてその上で図示の例では、その必要最小間隔m
となる部位の互いの対向縁が所定幅、例えば10μmの幅
で切り欠かれている。
図図示の例では、互いに隣接する行のパッド部12が、隣
接する行のパッド部のうち直近の2つのパッド部12a、1
2bとの端縁との間隔が、ショート防止など電気的安全性
を考慮した場合の必要最小間隔mとなるよう許容される
最大半径rをもって円形に形成されている。したがって
パッド部12は許容される範囲内において最大の面積とな
る。そしてその上で図示の例では、その必要最小間隔m
となる部位の互いの対向縁が所定幅、例えば10μmの幅
で切り欠かれている。
したがって上記の必要最小間隔mの幅を70μmとすれ
ば、切り欠かれた端縁間の間隔は90μmとなり、該端縁
に10μm程度のバリが生じたとしても必要最小間隔mは
充分確保され、電気的安全性を保てる。
ば、切り欠かれた端縁間の間隔は90μmとなり、該端縁
に10μm程度のバリが生じたとしても必要最小間隔mは
充分確保され、電気的安全性を保てる。
パッド部12上にリードピン14をろう付けする際、密な
パターンゆえにリードピン14がパッド部12上で位置ずれ
することがあるが、XY方向に最大径部分が確保されてい
るので、またパッド部12の面積もそれ程小さくなってい
ないのでリードピン14の接合強度を充分に確保しうる。
パターンゆえにリードピン14がパッド部12上で位置ずれ
することがあるが、XY方向に最大径部分が確保されてい
るので、またパッド部12の面積もそれ程小さくなってい
ないのでリードピン14の接合強度を充分に確保しうる。
図示の例では各行内におけるパット部12間の間隔は充
分にとっているので、各行内のパッド部12間の対向端縁
は切り欠く必要がない。
分にとっているので、各行内のパッド部12間の対向端縁
は切り欠く必要がない。
第3図は各行図のパッド部12間も必要最小間隔mをも
って配置した例を示す。この場合には各行内のパッド部
12間の端縁も切り欠くようにすることはもちろんであ
る。
って配置した例を示す。この場合には各行内のパッド部
12間の端縁も切り欠くようにすることはもちろんであ
る。
第4図はパッド部12を格子状の位置に配置した例を示
す。
す。
第5図はパッド部12の形状の他の実施例を示す。
本実施例ではパッド部12端縁を円弧で切り欠いてい
る。この場合にはパッド部12周縁部に急激な角部がなく
なるので第1図に示すようなろう材16によるメニスカス
形状が良好に形成され、リードピン14の接合強度を高く
維持できる。
る。この場合にはパッド部12周縁部に急激な角部がなく
なるので第1図に示すようなろう材16によるメニスカス
形状が良好に形成され、リードピン14の接合強度を高く
維持できる。
以上、本考案の好適な実施例について種々述べて来た
が、本考案は上述の実施例に限定されるのではなく、考
案の精神を逸脱しない範囲で多くの改変を施し得るのは
もちろんである。
が、本考案は上述の実施例に限定されるのではなく、考
案の精神を逸脱しない範囲で多くの改変を施し得るのは
もちろんである。
(考案の効果) 本考案では上記のように、パッド部が、隣接するパッ
ド部の端縁との間隔が必要最小間隔となるよう許容され
る最大半径をもって基本的に円形のものに形成されてい
るので、面積を大きく確保でき、したがって充分な接合
強度を確保できる。また隣接するパッド部との必要最小
間隔となる部位の互いの対向縁を所定幅に切り欠いてい
るので、この対向縁の間隔を必要最小間隔以上に確保で
き、ショート不良などを防止でき、電気的安全性が図れ
る。さらに、切欠部の他の部位は円形状に確保されてい
るので、パッド部上でリードピンが多少ずれてろう付け
されても接合強度を保てる。
ド部の端縁との間隔が必要最小間隔となるよう許容され
る最大半径をもって基本的に円形のものに形成されてい
るので、面積を大きく確保でき、したがって充分な接合
強度を確保できる。また隣接するパッド部との必要最小
間隔となる部位の互いの対向縁を所定幅に切り欠いてい
るので、この対向縁の間隔を必要最小間隔以上に確保で
き、ショート不良などを防止でき、電気的安全性が図れ
る。さらに、切欠部の他の部位は円形状に確保されてい
るので、パッド部上でリードピンが多少ずれてろう付け
されても接合強度を保てる。
第1図はPGA型セラミックパッケージの部分断面図、第
2図はそのパッド部の配列例と形状例を示す説明図、第
3図および第4図はパッド部の配列の他の実施例を示す
説明図、第5図はパッド部の形状の他の実施例を示す説
明図である。 10……セラミック基板、12……パッド部、14……リード
ピン、16……ろう材。
2図はそのパッド部の配列例と形状例を示す説明図、第
3図および第4図はパッド部の配列の他の実施例を示す
説明図、第5図はパッド部の形状の他の実施例を示す説
明図である。 10……セラミック基板、12……パッド部、14……リード
ピン、16……ろう材。
Claims (1)
- 【請求項1】セラミック基体上にリードピン接合用のパ
ッド部が多数密に配列され、該パッド部上にリードピン
がろう付けされるPGA型セラミックパッケージにおい
て、 前記パッド部は、隣接するパッド部の端縁との間隔が必
要最小間隔となるよう許容される最大半径をもって基本
的に円形のパッド部に形成されると共に、隣接するもの
との必要最小間隔部となる部位の互いの対向縁が所定幅
に亘って切り欠かれていることを特徴とするPGA型セラ
ミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7183790U JP2502535Y2 (ja) | 1990-07-04 | 1990-07-04 | Pga型セラミックパッケ―ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7183790U JP2502535Y2 (ja) | 1990-07-04 | 1990-07-04 | Pga型セラミックパッケ―ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0430746U JPH0430746U (ja) | 1992-03-12 |
JP2502535Y2 true JP2502535Y2 (ja) | 1996-06-26 |
Family
ID=31609229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7183790U Expired - Lifetime JP2502535Y2 (ja) | 1990-07-04 | 1990-07-04 | Pga型セラミックパッケ―ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2502535Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023170818A1 (ja) * | 2022-03-09 | 2023-09-14 | 日本電信電話株式会社 | Bga高周波モジュール、bga高周波モジュール用基板、および光通信モジュール |
-
1990
- 1990-07-04 JP JP7183790U patent/JP2502535Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0430746U (ja) | 1992-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7288729B2 (en) | Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same | |
US20140145329A1 (en) | Fine pitch microcontacts and method for forming thereof | |
KR100281216B1 (ko) | 반도체 장치 | |
JP3138539B2 (ja) | 半導体装置及びcob基板 | |
EP0715353A2 (en) | Board for a semiconductor chip | |
US5406119A (en) | Lead frame | |
JP2502535Y2 (ja) | Pga型セラミックパッケ―ジ | |
JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
JPH10335795A (ja) | プリント基板 | |
JP3448211B2 (ja) | 高密度実装基板およびその製造方法 | |
JP2961839B2 (ja) | 集積回路装置 | |
JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
JPS61174656A (ja) | 集積回路装置 | |
JPH04237154A (ja) | 半導体パッケージ | |
JP2922668B2 (ja) | 半導体装置用パッケージ | |
JPH02111093A (ja) | 半導体装置の表面実装構造 | |
JP2869590B2 (ja) | 回路部品搭載用中間基板及びその製造法 | |
JPH0982752A (ja) | 半導体装置 | |
JP2753713B2 (ja) | リードフレーム集合シート | |
JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
KR100479910B1 (ko) | 반도체팩키지실장용흡착노즐장치 | |
JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
JP2777664B2 (ja) | 電子部品搭載用基板 | |
JPH0442934Y2 (ja) | ||
JPH0327561A (ja) | 半導体装置 |