JPH0642345Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0642345Y2 JPH0642345Y2 JP1986036662U JP3666286U JPH0642345Y2 JP H0642345 Y2 JPH0642345 Y2 JP H0642345Y2 JP 1986036662 U JP1986036662 U JP 1986036662U JP 3666286 U JP3666286 U JP 3666286U JP H0642345 Y2 JPH0642345 Y2 JP H0642345Y2
- Authority
- JP
- Japan
- Prior art keywords
- pins
- semiconductor package
- case
- pin
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Connecting Device With Holders (AREA)
Description
【考案の詳細な説明】 （ａ）技術分野 この考案は、半導体パッケージとソケットとからなる半
導体装置に関する。
導体装置に関する。
（ｂ）従来技術とその欠点 第４図は従来のSIP形半導体パッケージを示す。SIP形半
導体パッケージは、モールド１の一面に等間隔おきに複
数のピン２…を列設したものであり、そのピン間隔Ｐは
2.54mmが標準とされている。そして、このピン間隔Ｐは
プリント配線基板のスルーホール間隔と対応している。
したがって、同図の形態でピン２…が列設された半導体
パッケージのピン数を増加させようとすれば、その外径
寸法が大きくなる難点がある。
導体パッケージは、モールド１の一面に等間隔おきに複
数のピン２…を列設したものであり、そのピン間隔Ｐは
2.54mmが標準とされている。そして、このピン間隔Ｐは
プリント配線基板のスルーホール間隔と対応している。
したがって、同図の形態でピン２…が列設された半導体
パッケージのピン数を増加させようとすれば、その外径
寸法が大きくなる難点がある。
また、第５図に示した半導体パッケージのように、モー
ルド１の一面に等間隔おきに列設された複数のピン２…
を交互に反対側へ折り曲げたものも提案されている。こ
れによると、同一方向に折り曲げたピン２…のピン間隔
Ｐをプリント配線基板のスルーホール間隔に対応する2.
54mmに設定できるので、隣接するピン2,2、すなわち互
いに反対方向へ折り曲げられたピン2,2の間隔をP/2＝1.
27mmに設定できるようになる。このため、第５図の半導
体パッケージと第４図の半導体パッケージの大きさを同
一にした場合には、前者の方が後者よりも多くのピン数
を設定できるようになる。
ルド１の一面に等間隔おきに列設された複数のピン２…
を交互に反対側へ折り曲げたものも提案されている。こ
れによると、同一方向に折り曲げたピン２…のピン間隔
Ｐをプリント配線基板のスルーホール間隔に対応する2.
54mmに設定できるので、隣接するピン2,2、すなわち互
いに反対方向へ折り曲げられたピン2,2の間隔をP/2＝1.
27mmに設定できるようになる。このため、第５図の半導
体パッケージと第４図の半導体パッケージの大きさを同
一にした場合には、前者の方が後者よりも多くのピン数
を設定できるようになる。
一方、DIP形半導体パッケージにおいて、モールドの一
面と他面にそれぞれ設けられた複数のピンの配列を第４
図のものと同じにすれば、ピン数は第４図のSIP形半導
体パッケージの二倍になり、また、複数のピンの配列を
第５図のものと同じにすれば、ピン数は第５図のSIP形
半導体パッケージの二倍になる。
面と他面にそれぞれ設けられた複数のピンの配列を第４
図のものと同じにすれば、ピン数は第４図のSIP形半導
体パッケージの二倍になり、また、複数のピンの配列を
第５図のものと同じにすれば、ピン数は第５図のSIP形
半導体パッケージの二倍になる。
しかしながら、上記の手段でピン数を増加させたDIP形
半導体パッケージをプリント配線基板に実装する場合、
その多くのピンをモールドから突出させ、かつ、そのピ
ン間隔をプリント配線基板のスルーホール間隔に対応さ
せることが必要になるので、実装に必要なスペースが大
きくなるという欠点がある。
半導体パッケージをプリント配線基板に実装する場合、
その多くのピンをモールドから突出させ、かつ、そのピ
ン間隔をプリント配線基板のスルーホール間隔に対応さ
せることが必要になるので、実装に必要なスペースが大
きくなるという欠点がある。
小さなスペースにピン数の多い半導体装置を実装するに
は、半導体パッケージから導出するピン間隔を標準より
細かくすればよいが、ピンは１枚のピンプレート部分を
金型によって打抜き加工することにより形成されるもの
であるため、金型の打抜き凸部とピンプレートの強度と
の関係から、金型の打抜き凸部の幅を一定幅以下に小さ
くすることはできない（金型打抜き凸部がピンプレート
の強度に負けてしまうため。）。したがってピンの導出
ピッチがある程度細かくなるとピン間隔が極端に狭くな
り、プリント基板への実装時に隣接するピン間で半田ブ
リッジが発生するという問題が生じる。
は、半導体パッケージから導出するピン間隔を標準より
細かくすればよいが、ピンは１枚のピンプレート部分を
金型によって打抜き加工することにより形成されるもの
であるため、金型の打抜き凸部とピンプレートの強度と
の関係から、金型の打抜き凸部の幅を一定幅以下に小さ
くすることはできない（金型打抜き凸部がピンプレート
の強度に負けてしまうため。）。したがってピンの導出
ピッチがある程度細かくなるとピン間隔が極端に狭くな
り、プリント基板への実装時に隣接するピン間で半田ブ
リッジが発生するという問題が生じる。
（ｃ）考案の目的 この考案は上記事情に鑑みてなされたもので、DIP形半
導体パッケージのプリント配線基板への実装スペースを
小さくすることができる半導体装置を提供することを目
的とする。
導体パッケージのプリント配線基板への実装スペースを
小さくすることができる半導体装置を提供することを目
的とする。
（ｄ）考案の構成及び効果 上記目的を達成するため、この考案の半導体装置は、半
導体素子を樹脂モールドして断面方形の部品本体を成形
するとともに、この部品本体の対向する二側面に互いに
電気的に独立した複数のピンを列状に導出し、一側面か
ら導出されたピンと他側面から導出されたピンを、ピン
の導出されていない他の２つの面上へピン同士が重なら
ないようにそれぞれ交互に反対方向に折り曲げた半導体
パッケージと、断面コ字形のケースに対し、そのケース
の対向する２つの内側面に、上記半導体パッケージのピ
ンの導出されていない面上に配設された複数のピンがそ
れぞれ接続される複数の接片を設け、上記接片をケース
内部で折曲するとともにリードとしてケースの裏面に縦
横に配設したソケット、とから構成したことを特徴とす
る。
導体素子を樹脂モールドして断面方形の部品本体を成形
するとともに、この部品本体の対向する二側面に互いに
電気的に独立した複数のピンを列状に導出し、一側面か
ら導出されたピンと他側面から導出されたピンを、ピン
の導出されていない他の２つの面上へピン同士が重なら
ないようにそれぞれ交互に反対方向に折り曲げた半導体
パッケージと、断面コ字形のケースに対し、そのケース
の対向する２つの内側面に、上記半導体パッケージのピ
ンの導出されていない面上に配設された複数のピンがそ
れぞれ接続される複数の接片を設け、上記接片をケース
内部で折曲するとともにリードとしてケースの裏面に縦
横に配設したソケット、とから構成したことを特徴とす
る。
このように構成することにより、プリント配線基板への
実装に必要なスペースはソケットのケースの大きさによ
って定まり、そのケースは、半導体パッケージのモール
ドを収容できる程度の大きさであればよいので、上記ス
ペースは小さくて済む。しかもソケットから引き出され
るリードは縦横に配設されているため、プリント配線基
板の限られたスペースに多数のリードを接続することが
でき、隣接するリード間隔を広くとることができるた
め、リード間で半田ブリッジが生じることがない。した
がって、実装スペースが小さいにも係わらず、ピン数の
多い半導体装置が得られる。
実装に必要なスペースはソケットのケースの大きさによ
って定まり、そのケースは、半導体パッケージのモール
ドを収容できる程度の大きさであればよいので、上記ス
ペースは小さくて済む。しかもソケットから引き出され
るリードは縦横に配設されているため、プリント配線基
板の限られたスペースに多数のリードを接続することが
でき、隣接するリード間隔を広くとることができるた
め、リード間で半田ブリッジが生じることがない。した
がって、実装スペースが小さいにも係わらず、ピン数の
多い半導体装置が得られる。
（ｅ）実施例 第１図はこの考案の実施例である半導体装置の一部を示
す分解斜視図、第２図はソケットの裏面図、第３図は半
導体パッケージをソケットに装着した状態を示す断面図
である。
す分解斜視図、第２図はソケットの裏面図、第３図は半
導体パッケージをソケットに装着した状態を示す断面図
である。
第１図に示すように、半導体パッケージＡはモールド１
の一面1aに千鳥配列に複数のピン21，22，23…2nが列設
されている。これらのピン21，22，23…2nのうち、複数
番目に位置するピン22，24…2nは一側へ折り曲げられ、
上記一面1aの片側に隣接する一側面1b上に並設されてい
る。また、上記ピン21，22，23…2nのうち、奇数番目に
位置するピン21，23…2n-1は上記とは反対側へ折り曲げ
られ、上記一面1aの他側に隣接する他側面1c上に並設さ
れている。一方、第１図及び第３図から類推できるよう
に、モールド１の他面1dにも上記したところと同様に千
鳥配列に複数のピンが列設されている。これらのピンの
うち、偶数番目に位置するピンは一側へ折り曲げられ、
上記一面1aの片側に隣接する一側面1b上に並設されてい
る。また、上記ピンのうち、奇数番目に位置するピンは
上記とは反対側へ折り曲げられ、上記一面1aの他側に隣
接する他側面1c上に並設されている。なお、第１図にお
いては、モールド１の他面に列設されたピンのうち、奇
数番目のピン31，33…3n-1が示されており、第３図には
偶数番目のピンを符号2n，3nで示し、奇数番目のピンを
符号2n-1，3n-1で示した。そして、上記他側面1cに配置
されたピン21，23…2n-1及び31，33…3n-1は等間隔おき
に配列されている。上記一側面1bに配置されたピンにつ
いても同様である。
の一面1aに千鳥配列に複数のピン21，22，23…2nが列設
されている。これらのピン21，22，23…2nのうち、複数
番目に位置するピン22，24…2nは一側へ折り曲げられ、
上記一面1aの片側に隣接する一側面1b上に並設されてい
る。また、上記ピン21，22，23…2nのうち、奇数番目に
位置するピン21，23…2n-1は上記とは反対側へ折り曲げ
られ、上記一面1aの他側に隣接する他側面1c上に並設さ
れている。一方、第１図及び第３図から類推できるよう
に、モールド１の他面1dにも上記したところと同様に千
鳥配列に複数のピンが列設されている。これらのピンの
うち、偶数番目に位置するピンは一側へ折り曲げられ、
上記一面1aの片側に隣接する一側面1b上に並設されてい
る。また、上記ピンのうち、奇数番目に位置するピンは
上記とは反対側へ折り曲げられ、上記一面1aの他側に隣
接する他側面1c上に並設されている。なお、第１図にお
いては、モールド１の他面に列設されたピンのうち、奇
数番目のピン31，33…3n-1が示されており、第３図には
偶数番目のピンを符号2n，3nで示し、奇数番目のピンを
符号2n-1，3n-1で示した。そして、上記他側面1cに配置
されたピン21，23…2n-1及び31，33…3n-1は等間隔おき
に配列されている。上記一側面1bに配置されたピンにつ
いても同様である。
次に、ソケットＢはコ字形断面のケース４の一側内面4a
に複数の接片５…が等間隔おきに列設されている。これ
らの接片５…は半導体パッケージＡの一側面1bに配置さ
れたぴん2n，3nの数と同数だけ設けられ、かつ接片5,5
の相互間隔は、上記一側面1bにおけるピン間隔と同一に
設定されている。また、第３図から類推できるように、
ケース４の他側内面4bにも複数の接片６…が等間隔おき
に列設されている。これらの接片６…は半導体パッケー
ジＡの他側面1cに配置されたピン21，23…2n-1及び31，
33…3n-1の数と同数だけ設けられ、かつ接片6,6の相互
間隔は、上記他側面1cにおけるピン間隔と同一に設定さ
れている。一方、上記接片５…,6…にはリード5a…,6a
…がそれぞれ延出されている。そして、第２図から明ら
かなように、リード5a…はケース４の裏面の片側に縦二
列に配列されており、他のリード6a…はケース４の裏面
の他側に縦二列に配列されている。そして、縦に配列さ
れたリード5aと5a、6aと6aの相互間隔ならびに横に配列
されたリード5aと5a、5aと6a、6aと6aの相互間隔はプリ
ント配線基板のスルーホール間隔に対応している。
に複数の接片５…が等間隔おきに列設されている。これ
らの接片５…は半導体パッケージＡの一側面1bに配置さ
れたぴん2n，3nの数と同数だけ設けられ、かつ接片5,5
の相互間隔は、上記一側面1bにおけるピン間隔と同一に
設定されている。また、第３図から類推できるように、
ケース４の他側内面4bにも複数の接片６…が等間隔おき
に列設されている。これらの接片６…は半導体パッケー
ジＡの他側面1cに配置されたピン21，23…2n-1及び31，
33…3n-1の数と同数だけ設けられ、かつ接片6,6の相互
間隔は、上記他側面1cにおけるピン間隔と同一に設定さ
れている。一方、上記接片５…,6…にはリード5a…,6a
…がそれぞれ延出されている。そして、第２図から明ら
かなように、リード5a…はケース４の裏面の片側に縦二
列に配列されており、他のリード6a…はケース４の裏面
の他側に縦二列に配列されている。そして、縦に配列さ
れたリード5aと5a、6aと6aの相互間隔ならびに横に配列
されたリード5aと5a、5aと6a、6aと6aの相互間隔はプリ
ント配線基板のスルーホール間隔に対応している。
以上において、第３図のように半導体パッケージＡをソ
ケットＢのケース４に収容すると、モールド１の一側面
1bに配置されたピン2n，3nは接片５…に各別に接触して
リード5a…と導通しする一方、モールド１の他側面1cに
配置されたピン2n-1，3n-1は６…に各別に接触してリー
ド6aと導通する。
ケットＢのケース４に収容すると、モールド１の一側面
1bに配置されたピン2n，3nは接片５…に各別に接触して
リード5a…と導通しする一方、モールド１の他側面1cに
配置されたピン2n-1，3n-1は６…に各別に接触してリー
ド6aと導通する。
ここに、たとえばモールド１の一面1a及び他面1bにおけ
る同一側へ折り曲げられたピンのピン間隔Ｐを2.54mmと
しておけば、隣接するピン間隔はP/2＝1.27mmとなる。
したがって、第５図に示したピン配列のDIP形半導体パ
ッケージと同じ大きさの半導体パッケージであればこれ
と同数のピン数が確保される。それにもかかわらず、す
べてのピンがモールド１に巻き付けられているので、こ
れらのピンがモールド１から突出していない。したがっ
て上記DIP形半導体パッケージよりもコンパクトにな
る。そして、プリント配線基板への実装は、半導体パッ
ケージＡをソケットＢに嵌め込んだ状態で、このソケッ
トＢをプリント配線基板に実装することによるので、実
装スペースが非常に小さくて済む。
る同一側へ折り曲げられたピンのピン間隔Ｐを2.54mmと
しておけば、隣接するピン間隔はP/2＝1.27mmとなる。
したがって、第５図に示したピン配列のDIP形半導体パ
ッケージと同じ大きさの半導体パッケージであればこれ
と同数のピン数が確保される。それにもかかわらず、す
べてのピンがモールド１に巻き付けられているので、こ
れらのピンがモールド１から突出していない。したがっ
て上記DIP形半導体パッケージよりもコンパクトにな
る。そして、プリント配線基板への実装は、半導体パッ
ケージＡをソケットＢに嵌め込んだ状態で、このソケッ
トＢをプリント配線基板に実装することによるので、実
装スペースが非常に小さくて済む。
第１図はこの考案の半導体装置の一部を切欠いて示す分
解斜視図、第２図はケースの裏面を示す一部切欠平面
図、第３図は半導体パッケージをソケットに装着した状
態を示す断面図、第４図は従来のSIP形半導体パッケー
ジの斜視図、第５図はSIP形半導体パッケージの変形例
を示す斜視図である。 １…モールド、1a…モールドの一面、21，22…2n，31，
33…3n-1，3n…ピン、1b…モールドの一側面、1c…モー
ルドの他側面、Ａ…半導体パッケージ、４…ケース、4a
…ケースの一側内面、4b…ケースの他側内面、5,6…接
片、5a,6a…リード。
解斜視図、第２図はケースの裏面を示す一部切欠平面
図、第３図は半導体パッケージをソケットに装着した状
態を示す断面図、第４図は従来のSIP形半導体パッケー
ジの斜視図、第５図はSIP形半導体パッケージの変形例
を示す斜視図である。 １…モールド、1a…モールドの一面、21，22…2n，31，
33…3n-1，3n…ピン、1b…モールドの一側面、1c…モー
ルドの他側面、Ａ…半導体パッケージ、４…ケース、4a
…ケースの一側内面、4b…ケースの他側内面、5,6…接
片、5a,6a…リード。
Claims (1)
- 【請求項１】半導体素子を樹脂モールドして断面方形の
部品本体を成形するとともに、この部品本体の対向する
二側面に互いに電気的に独立した複数のピンを列状に導
出し、 一側面から導出されたピンと他側面から導出されたピン
を、ピンの導出されていない他の２つの面上へピン同士
が重ならないようにそれぞれ交互に反対方向に折り曲げ
た半導体パッケージと、 断面コ字形のケースに対し、そのケースの対向する２つ
の内側面に、上記半導体パッケージのピンの導出されて
いない面上に配設された複数のピンがそれぞれ接続され
る複数の接片を設け、 上記接片をケース内部で折曲するとともにリードとして
ケースの裏面に縦横に配設したソケット、 とからなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986036662U JPH0642345Y2 (ja) | 1986-03-12 | 1986-03-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986036662U JPH0642345Y2 (ja) | 1986-03-12 | 1986-03-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62149848U JPS62149848U (ja) | 1987-09-22 |
| JPH0642345Y2 true JPH0642345Y2 (ja) | 1994-11-02 |
Family
ID=30847275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986036662U Expired - Lifetime JPH0642345Y2 (ja) | 1986-03-12 | 1986-03-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642345Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999018610A1 (fr) * | 1997-10-07 | 1999-04-15 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
| JP2007036036A (ja) * | 2005-07-28 | 2007-02-08 | Sumitomo Wiring Syst Ltd | 太陽電池モジュール用端子ボックス |
| JP5080326B2 (ja) * | 2008-03-18 | 2012-11-21 | 日立オートモティブシステムズ株式会社 | 電子部品の端子接続構造及び電動パワーステアリング装置のコントロールユニット構造並びに電子部品の端子接続方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153362A (en) * | 1979-05-18 | 1980-11-29 | Matsushita Electric Ind Co Ltd | Chip type semiconductor part |
| JPS5858351U (ja) * | 1981-10-16 | 1983-04-20 | 日本電気株式会社 | 半導体装置 |
| JPS58169948A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JPS6314470U (ja) * | 1986-07-15 | 1988-01-30 |
-
1986
- 1986-03-12 JP JP1986036662U patent/JPH0642345Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62149848U (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4921430A (en) | Connector for the use of electronic parts | |
| US5661342A (en) | Semiconductor device with heat sink including positioning pins | |
| JPH0642345Y2 (ja) | 半導体装置 | |
| JPH0138824Y2 (ja) | ||
| JPH0324271U (ja) | ||
| JPH01205456A (ja) | Ｌｓｉ用多ピンケース | |
| JPS634314Y2 (ja) | ||
| JPH0211790Y2 (ja) | ||
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JPH0521832Y2 (ja) | ||
| JPH0648762Y2 (ja) | コンデンサ組立体 | |
| JPH0224228Y2 (ja) | ||
| JPS607008Y2 (ja) | 接続用端子 | |
| JPH0356033Y2 (ja) | ||
| JPH0697355A (ja) | 積層型電子部品 | |
| JPS63150474U (ja) | ||
| JPH0338918U (ja) | ||
| JPH02866Y2 (ja) | ||
| JPS6134662Y2 (ja) | ||
| JPH0795579B2 (ja) | 半導体装置 | |
| JPS6114484U (ja) | ソケツト | |
| JPS5951486U (ja) | 連鎖状タ−ミナル | |
| JPH0451553A (ja) | 半導体装置 | |
| JPS5877072U (ja) | 半導体素子の装着用基板 | |
| JPS6026778U (ja) | ライトアングルピンヘツダ |