JPS58169948A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS58169948A JPS58169948A JP57052061A JP5206182A JPS58169948A JP S58169948 A JPS58169948 A JP S58169948A JP 57052061 A JP57052061 A JP 57052061A JP 5206182 A JP5206182 A JP 5206182A JP S58169948 A JPS58169948 A JP S58169948A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- leads
- resin
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はwff封止蓋O牛導体装置で、特にリーデツド
・チップ・キャリアー・パッケージ(Leaded C
hip Carrier Packag、a)の構造の
改良に胸するものである。
・チップ・キャリアー・パッケージ(Leaded C
hip Carrier Packag、a)の構造の
改良に胸するものである。
技術の背景
樹脂封止型の半導体装置は、一体に形成されたリードフ
レームのチップ搭載部に回路素子であるチッ1に嬶執し
、チップと内部リードとをワイヤーで接続した後、チッ
プとワイヤーと内部リードを樹脂封止することにより形
成される。
レームのチップ搭載部に回路素子であるチッ1に嬶執し
、チップと内部リードとをワイヤーで接続した後、チッ
プとワイヤーと内部リードを樹脂封止することにより形
成される。
このタイプのパッケージはセラミックタイプに比べて低
価格で構造できる点で優れている。
価格で構造できる点で優れている。
近年においてパッケージの小型化に伴−―々のチクプキ
ャ9アが提案されている。セラミ。
ャ9アが提案されている。セラミ。
クタイプのものは外部リードのないリードレスチクlキ
ャリアと称され、IIt脂封止タイプのものは外部リー
ドを短くしたリーデツド・キップ・キャリアと称され、
−ずれもパッケージ自体小型化し、プリント板等への実
装を従来のDIPタイプの如きプリント板◆の′孔への
外部リードの仲人ではなく単なるはんだ付けだけで行な
っている。
ャリアと称され、IIt脂封止タイプのものは外部リー
ドを短くしたリーデツド・キップ・キャリアと称され、
−ずれもパッケージ自体小型化し、プリント板等への実
装を従来のDIPタイプの如きプリント板◆の′孔への
外部リードの仲人ではなく単なるはんだ付けだけで行な
っている。
従来技術と間聴点 、
#i脂封止タイプのパッケージの場合、−造工程の簡単
化等の制約から必ずリードフレームを使用する必要があ
る。、そ尤てチップ・キャリアでは外部リードを短<L
、プリント板等への実装をはんだ付けにより行な9てい
る。4cのため外部リードの変形に伴い1iiI#)合
う外部リード間でシ、−トシたり、実装時のマザーボー
ドとパッケージ主面との間に必要な所定の画一であるス
タンド・オフが得られなくなる等の問題点がある。
化等の制約から必ずリードフレームを使用する必要があ
る。、そ尤てチップ・キャリアでは外部リードを短<L
、プリント板等への実装をはんだ付けにより行な9てい
る。4cのため外部リードの変形に伴い1iiI#)合
う外部リード間でシ、−トシたり、実装時のマザーボー
ドとパッケージ主面との間に必要な所定の画一であるス
タンド・オフが得られなくなる等の問題点がある。
発明の目的
本発明の目的は、隣り合う外部り・−ド関の短絡を防止
したチップ・キャリア・タイプの半導体装置の提供にあ
る。
したチップ・キャリア・タイプの半導体装置の提供にあ
る。
本発明の他の目的は、実験時のスタンド・オフか鍮実に
得られる構造にしたチップ・キャリア・タイプの半導体
装置の提供にある。
得られる構造にしたチップ・キャリア・タイプの半導体
装置の提供にある。
本発明の他の目的は、外部リードの折り曲げ1株を容易
になし得る#I造Kしたチップ・ギヤリア・タイプの半
導体装置の提供にある。
になし得る#I造Kしたチップ・ギヤリア・タイプの半
導体装置の提供にある。
本発明の他の目的は、W&の熱膨張に伴うストレスによ
るバVナージの変形を防止した構造のチップ・キャリア
・タイプの半導体装置の提供にある〇 殆−の構成 本発明の樹脂封止厘牛導体装置は、リードフレーム上に
搭載した回路素子がIj11封止されてなるパッケージ
において、 該パッケージO主向と側面とでS*される角部にそれぞ
れの外部リードに対応して所宏の間開で複数O一部が設
けられ、 該外部リードが折り曲げられて、該外部リードの先端I
mか該一部内に位置し且つ該外部リードの中間部が該パ
ッケージの主面上の所定側111に位置するよう形成さ
れてなることを特徴とする。
るバVナージの変形を防止した構造のチップ・キャリア
・タイプの半導体装置の提供にある〇 殆−の構成 本発明の樹脂封止厘牛導体装置は、リードフレーム上に
搭載した回路素子がIj11封止されてなるパッケージ
において、 該パッケージO主向と側面とでS*される角部にそれぞ
れの外部リードに対応して所宏の間開で複数O一部が設
けられ、 該外部リードが折り曲げられて、該外部リードの先端I
mか該一部内に位置し且つ該外部リードの中間部が該パ
ッケージの主面上の所定側111に位置するよう形成さ
れてなることを特徴とする。
発明の実施例
本発明の一実施例であるリーデツド・チップ・キャリア
ー・タイプの樹脂封止部半導体装置を図面に従りて以下
に説明する。
ー・タイプの樹脂封止部半導体装置を図面に従りて以下
に説明する。
第1iIg1社本実施例o*mm 、第2−社同断面図
、第1glは開平wAmで、各図を通して同一部分には
同一符号を付した。
、第1glは開平wAmで、各図を通して同一部分には
同一符号を付した。
本実施例のパッケージは、リードフレーム2のチップ搭
載部に回路素子であるチップ1を固層L1チップlと内
部リード8との藺をワイヤー4で接続し1チツプ1とワ
イヤー4とリードフレーム2.8を樹脂5により封止し
ている。
載部に回路素子であるチップ1を固層L1チップlと内
部リード8との藺をワイヤー4で接続し1チツプ1とワ
イヤー4とリードフレーム2.8を樹脂5により封止し
ている。
そしてパッケージの主面8と側面9とで形成される角部
にki窪部7が設けられている。この窪部7はそれぞれ
の外部リード6に対応して所定の間隔で設けられている
0さらに外部リード6は折抄曲けられ、その先端部6
bri!am部7内に位置し1その中間部6&は主面8
の上の所定側@SOに位置するよう形成されている。
にki窪部7が設けられている。この窪部7はそれぞれ
の外部リード6に対応して所定の間隔で設けられている
0さらに外部リード6は折抄曲けられ、その先端部6
bri!am部7内に位置し1その中間部6&は主面8
の上の所定側@SOに位置するよう形成されている。
本実施例で社、外部リード6の先端s6bがそれぞれ別
々に設けられた一部7の中に位置しているので、外部リ
ード6が横方向に変形して、−りの外部リード6と接触
し短絡し合うことがない。
々に設けられた一部7の中に位置しているので、外部リ
ード6が横方向に変形して、−りの外部リード6と接触
し短絡し合うことがない。
また外部リード60先端部6bが主面8に対し垂直に又
は斜めに(後述)ffけられているので、中間部6畠に
お−でプリント板等のマザーボードに社んだ付された際
、パッケージ上方からの圧力によ)外−リードf度#し
て所定のスタンド・オフ80がなくなることはな−。ス
タンド・オフ80は実装時のパッケージ主i18とマず
−ポード(図示せず)間の隙間の距離であ抄、牛4体装
@0腋熱効果の点で施要である。
は斜めに(後述)ffけられているので、中間部6畠に
お−でプリント板等のマザーボードに社んだ付された際
、パッケージ上方からの圧力によ)外−リードf度#し
て所定のスタンド・オフ80がなくなることはな−。ス
タンド・オフ80は実装時のパッケージ主i18とマず
−ポード(図示せず)間の隙間の距離であ抄、牛4体装
@0腋熱効果の点で施要である。
本実施例の如自先端部5bpWkけられていない構造で
社、中間部6aが主m8側に全形し所定のスタンド・オ
フ80が得られなくなる。
社、中間部6aが主m8側に全形し所定のスタンド・オ
フ80が得られなくなる。
−万事実施例で鉱、中間部6aが主−8傭に変形しよう
としても、長さHを有する先端部6bが1iI部70壁
に当接し突支俸的に働くため、変形すること社ない。
としても、長さHを有する先端部6bが1iI部70壁
に当接し突支俸的に働くため、変形すること社ない。
さらに本実施例では、先端部6bの先と窪部7011と
0rI46cわずかながら隙間Gを有し、且つ主msと
中間部6aとの間にも隙間80を有し外部リード6金体
がその付は根を中心に可動状11に&りている。従9て
中間部6・にてマザーぽ−Vに実装した後、例えはマザ
ーボードの熱膨張、熱収縮及びパフケージの樹脂5の熱
膨張、熱収縮等によゐストレスが生じても、外部リード
60弾性的機能により該ストレスを吸収するので、−々
の外的温度皺化KWMえることがで亀る。
0rI46cわずかながら隙間Gを有し、且つ主msと
中間部6aとの間にも隙間80を有し外部リード6金体
がその付は根を中心に可動状11に&りている。従9て
中間部6・にてマザーぽ−Vに実装した後、例えはマザ
ーボードの熱膨張、熱収縮及びパフケージの樹脂5の熱
膨張、熱収縮等によゐストレスが生じても、外部リード
60弾性的機能により該ストレスを吸収するので、−々
の外的温度皺化KWMえることがで亀る。
一般にリード付のチップ・キャリア・パッケージでは、
第2図に示すように、樹脂部6社内部リードの上側の樹
脂と下側の樹脂に分けられ、上側の厚さhlと下側の厚
畜り、の−係轄り。
第2図に示すように、樹脂部6社内部リードの上側の樹
脂と下側の樹脂に分けられ、上側の厚さhlと下側の厚
畜り、の−係轄り。
〈hl (例えはhlはhlol、6倍)である。
そのため製造工程の樹脂成形後の熱収縮に伴うストレス
の積分値が、上側と下側とで社下側が大とな抄、パッケ
ージ自体がわん曲してしまうというtIljIIIがあ
る。
の積分値が、上側と下側とで社下側が大とな抄、パッケ
ージ自体がわん曲してしまうというtIljIIIがあ
る。
ところが本実施例で社、主面8と側面9とで形成される
角部に複数の窪部7゜を設けて−るの\ で、下側の樹脂部の実質的な幅が、第2図中のWになる
ため、そ0分ストレスが緩和されてしまう。その結果、
上述した上側と下側とのストレスの積分値のアンバラン
スが緩和され、パ。
角部に複数の窪部7゜を設けて−るの\ で、下側の樹脂部の実質的な幅が、第2図中のWになる
ため、そ0分ストレスが緩和されてしまう。その結果、
上述した上側と下側とのストレスの積分値のアンバラン
スが緩和され、パ。
ケージ自体のわん曲を防止することができる。
第4図社本発明の他の実施例の一部断面図である。本実
施例で社、外部リード6の先端部藝すの先を一部7のコ
ーナー71に向うよう折り曲げている丸め、外部から圧
力がかかりても、先端s6bの先がコーナー71に当接
しその位置が一部される0そのため不所望に曲ることは
ない0 本発明轄、上記2つの実施例のいずれの場合も、外部リ
ード6の先端部8b、中間部6aがパッケージ本体から
隙間を介して位置するので、外部リード6の折dliけ
工程は、先端側から先に折シ曲げ、a後にjl16sに
示す如く内部リード8と外部リード6の境の部分を折り
曲ける必要がある。その場合、tsS図に示すように窪
部7′が主i18個にだけ開口するようKmけると、最
後の折り曲は工程で、リードの先端部6bが図中tot
o部分O存在により折り曲は不可能と1に2てし重う。
施例で社、外部リード6の先端部藝すの先を一部7のコ
ーナー71に向うよう折り曲げている丸め、外部から圧
力がかかりても、先端s6bの先がコーナー71に当接
しその位置が一部される0そのため不所望に曲ることは
ない0 本発明轄、上記2つの実施例のいずれの場合も、外部リ
ード6の先端部8b、中間部6aがパッケージ本体から
隙間を介して位置するので、外部リード6の折dliけ
工程は、先端側から先に折シ曲げ、a後にjl16sに
示す如く内部リード8と外部リード6の境の部分を折り
曲ける必要がある。その場合、tsS図に示すように窪
部7′が主i18個にだけ開口するようKmけると、最
後の折り曲は工程で、リードの先端部6bが図中tot
o部分O存在により折り曲は不可能と1に2てし重う。
そOi本発明で社、窪部7が主11g側と共に傭rR9
彌にも開口するよう設けられているので、上記の問題点
はない。
彌にも開口するよう設けられているので、上記の問題点
はない。
発明の詳細
な説明した様に本発明の半導体装置によれば、外部リー
ド−の短絡、外部リードの区彩に伴うスタンドオフの一
少、熱収縮によるわん曲。
ド−の短絡、外部リードの区彩に伴うスタンドオフの一
少、熱収縮によるわん曲。
熱**によるストレス、折抄曲は工程における作業性低
下等を防止することができる。
下等を防止することができる。
第1図は本発明の一実施例の11面崗、第2閏Fi同断
面図、f48図は同平面図、Ji41yは本発明の他の
実施例の部分断面図、第5図は本発明の製造工程につい
て説明するための一部断面図である。 1中、lFi1gl#6素子、2社リードフレーム。 5は41kl脂部、6は外部リード、6−は中間部。 6bFi先端部、7は窪部、8Fi主面、9は側面であ
る。 第1図 第Z図 手続補正書C自R) 特許庁長官殿 1“li 11のノイ小 昭ill 、t7 iロ¥611宿I第 夕Jtlt
l シ;3 補11をする古 °扛1’lヒυ)関(イ 特許出室1人住所
神ヤ用県用崎市中1≦C区1.小1111111015
番地(522) B祢富′L通株式会社 4 代 理 人 fl 所 神奈川県用崎
市中II:(区1・小1((中1015番地8補11.
の内?i別紙の通り (1) 明細書の特許請求の範囲の欄を以下の通り補
正酸される角部に複数の外部リードにそれぞれ対応外部
リードが折り曲げられて、咳外部リードの先端部が咳溝
内に位置し且つ該外部リードの中間部が諌パッケージの
主面上の所定高さく位置するよう形成されてなること1
*黴とする樹脂封止蓋半導体装置0」
面図、f48図は同平面図、Ji41yは本発明の他の
実施例の部分断面図、第5図は本発明の製造工程につい
て説明するための一部断面図である。 1中、lFi1gl#6素子、2社リードフレーム。 5は41kl脂部、6は外部リード、6−は中間部。 6bFi先端部、7は窪部、8Fi主面、9は側面であ
る。 第1図 第Z図 手続補正書C自R) 特許庁長官殿 1“li 11のノイ小 昭ill 、t7 iロ¥611宿I第 夕Jtlt
l シ;3 補11をする古 °扛1’lヒυ)関(イ 特許出室1人住所
神ヤ用県用崎市中1≦C区1.小1111111015
番地(522) B祢富′L通株式会社 4 代 理 人 fl 所 神奈川県用崎
市中II:(区1・小1((中1015番地8補11.
の内?i別紙の通り (1) 明細書の特許請求の範囲の欄を以下の通り補
正酸される角部に複数の外部リードにそれぞれ対応外部
リードが折り曲げられて、咳外部リードの先端部が咳溝
内に位置し且つ該外部リードの中間部が諌パッケージの
主面上の所定高さく位置するよう形成されてなること1
*黴とする樹脂封止蓋半導体装置0」
Claims (1)
- 【特許請求の範囲】 リードフレーム上に搭載した回路素子が樹脂封止されて
なるパッケージにお―て、 験パッケージの主面と@自とで形成される角部にそれぞ
れの外部リードに対応して所定の間隔で複数の一部が設
けられ1、 該外部リードが折り曲けられて、該外部リードの先端部
が該一部内に位置し且つ該外部リードの中間部が該パッ
ケージの主向上の所定側111に位置するよう形成され
てなることを特徴とするw脂封止蓋半婆体−置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57052061A JPS58169948A (ja) | 1982-03-30 | 1982-03-30 | 樹脂封止型半導体装置 |
DE8383301667T DE3377553D1 (en) | 1982-03-30 | 1983-03-24 | Semiconductor device with moulded package |
EP83301667A EP0090608B1 (en) | 1982-03-30 | 1983-03-24 | Semiconductor device with moulded package |
IE718/83A IE54671B1 (en) | 1982-03-30 | 1983-03-30 | Semiconductor device with moulded package |
US06/833,535 US4698660A (en) | 1982-03-30 | 1986-02-12 | Resin-molded semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57052061A JPS58169948A (ja) | 1982-03-30 | 1982-03-30 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58169948A true JPS58169948A (ja) | 1983-10-06 |
JPS634950B2 JPS634950B2 (ja) | 1988-02-01 |
Family
ID=12904293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57052061A Granted JPS58169948A (ja) | 1982-03-30 | 1982-03-30 | 樹脂封止型半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4698660A (ja) |
EP (1) | EP0090608B1 (ja) |
JP (1) | JPS58169948A (ja) |
DE (1) | DE3377553D1 (ja) |
IE (1) | IE54671B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61225841A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS625642U (ja) * | 1985-06-27 | 1987-01-14 | ||
JPS628645U (ja) * | 1985-06-28 | 1987-01-19 | ||
JPS6212959U (ja) * | 1985-07-06 | 1987-01-26 | ||
JPS62149848U (ja) * | 1986-03-12 | 1987-09-22 | ||
JPH0316249A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electron Corp | Jリードパッケージ型半導体装置 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209147A (ja) * | 1982-05-31 | 1983-12-06 | Toshiba Corp | 樹脂封止型半導体装置 |
DE3421539A1 (de) * | 1984-06-08 | 1985-12-19 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement fuer smd-technik |
JPH0325410Y2 (ja) * | 1985-08-10 | 1991-06-03 | ||
EP0261324A1 (en) * | 1986-09-26 | 1988-03-30 | Texas Instruments Incorporated | Plastic package for large chip size integrated circuit |
US5150193A (en) * | 1987-05-27 | 1992-09-22 | Hitachi, Ltd. | Resin-encapsulated semiconductor device having a particular mounting structure |
US4872260A (en) * | 1988-01-19 | 1989-10-10 | Gte Products Corporation | Method of making pre-formed lead-ins for an IC package |
US4890154A (en) * | 1988-03-02 | 1989-12-26 | Lsi Logic Corporation | Semiconductor package profile |
US4829669A (en) * | 1988-04-28 | 1989-05-16 | Nec Corporation | Method of manufacturing a chip carrier |
US4967262A (en) * | 1989-11-06 | 1990-10-30 | Micron Technology, Inc. | Gull-wing zig-zag inline lead package having end-of-package anchoring pins |
US4989069A (en) * | 1990-01-29 | 1991-01-29 | Motorola, Inc. | Semiconductor package having leads that break-away from supports |
JPH05144992A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法 |
MY114547A (en) * | 1992-05-25 | 2002-11-30 | Hitachi Ltd | Thin type semiconductor device, module structure using the device and method of mounting the device on board |
WO1997044821A1 (en) * | 1996-05-22 | 1997-11-27 | Olin Corporation | Metal electronic package with peripherally attached leads |
JP2924854B2 (ja) * | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
US5986894A (en) * | 1997-09-29 | 1999-11-16 | Pulse Engineering, Inc. | Microelectronic component carrier and method of its manufacture |
JP4644008B2 (ja) * | 2005-03-09 | 2011-03-02 | 三菱電機株式会社 | 半導体モジュール |
DE102014100110A1 (de) * | 2014-01-07 | 2015-07-09 | Infineon Technologies Ag | Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende |
JP6098767B2 (ja) * | 2014-09-11 | 2017-03-22 | 日本精工株式会社 | 多極リード部品及び基板の接続装置 |
CN105514057B (zh) * | 2016-01-15 | 2017-03-29 | 气派科技股份有限公司 | 高密度集成电路封装结构以及集成电路 |
CN111082306B (zh) * | 2019-11-13 | 2021-10-22 | 海南师范大学 | 一种半导体激光阵列及其封装方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317276A (en) * | 1976-07-30 | 1978-02-17 | Amp Inc | Integrated circuit package and method of manufacture thereof |
JPS5498168U (ja) * | 1977-12-21 | 1979-07-11 | ||
JPS55117263A (en) * | 1979-02-23 | 1980-09-09 | Amp Inc | Lead frame for integrated circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3877064A (en) * | 1974-02-22 | 1975-04-08 | Amp Inc | Device for connecting leadless integrated circuit packages to a printed-circuit board |
US4142287A (en) * | 1976-12-27 | 1979-03-06 | Amp Incorporated | Electrical devices such as watches and method of construction thereof |
US4224637A (en) * | 1978-08-10 | 1980-09-23 | Minnesota Mining And Manufacturing Company | Leaded mounting and connector unit for an electronic device |
FR2456390A1 (fr) * | 1979-05-11 | 1980-12-05 | Thomson Csf | Grille d'encapsulation, microboitier de circuit electronique utilisant cette grille et procede d'encapsulation de circuit electronique en microboitier |
JPS57155758A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Semiconductor device |
US4463217A (en) * | 1981-09-14 | 1984-07-31 | Texas Instruments Incorporated | Plastic surface mounted high pinout integrated circuit package |
-
1982
- 1982-03-30 JP JP57052061A patent/JPS58169948A/ja active Granted
-
1983
- 1983-03-24 EP EP83301667A patent/EP0090608B1/en not_active Expired
- 1983-03-24 DE DE8383301667T patent/DE3377553D1/de not_active Expired
- 1983-03-30 IE IE718/83A patent/IE54671B1/en not_active IP Right Cessation
-
1986
- 1986-02-12 US US06/833,535 patent/US4698660A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5317276A (en) * | 1976-07-30 | 1978-02-17 | Amp Inc | Integrated circuit package and method of manufacture thereof |
JPS5498168U (ja) * | 1977-12-21 | 1979-07-11 | ||
JPS55117263A (en) * | 1979-02-23 | 1980-09-09 | Amp Inc | Lead frame for integrated circuit |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61225841A (ja) * | 1985-03-30 | 1986-10-07 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS625642U (ja) * | 1985-06-27 | 1987-01-14 | ||
JPS628645U (ja) * | 1985-06-28 | 1987-01-19 | ||
JPS6212959U (ja) * | 1985-07-06 | 1987-01-26 | ||
JPS62149848U (ja) * | 1986-03-12 | 1987-09-22 | ||
JPH0316249A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electron Corp | Jリードパッケージ型半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0090608B1 (en) | 1988-07-27 |
JPS634950B2 (ja) | 1988-02-01 |
EP0090608A3 (en) | 1985-05-22 |
IE830718L (en) | 1983-09-30 |
US4698660A (en) | 1987-10-06 |
EP0090608A2 (en) | 1983-10-05 |
IE54671B1 (en) | 1990-01-03 |
DE3377553D1 (en) | 1988-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58169948A (ja) | 樹脂封止型半導体装置 | |
KR100743335B1 (ko) | 반도체 장치 | |
KR970010676B1 (ko) | 반도체 패키지 및 이에 사용되는 리드 프레임 | |
JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
JPS61117858A (ja) | 半導体装置 | |
JPS5818949A (ja) | 半導体装置 | |
JPS63296252A (ja) | 樹脂封止型半導体装置 | |
JP2890621B2 (ja) | 混成集積回路装置 | |
JPS60254646A (ja) | 半導体装置 | |
JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
JPS635250Y2 (ja) | ||
JP2636784B2 (ja) | 半導体装置 | |
JPH08279593A (ja) | 高密度実装を可能にした半導体装置 | |
JPH03230556A (ja) | 半導体装置用リードフレーム | |
JPH02110961A (ja) | 半導体素子のリードフレーム構造及びその製法 | |
JP2001203321A (ja) | 樹脂封止型半導体装置 | |
KR100525091B1 (ko) | 반도체 패키지 | |
JP2001358279A (ja) | 半導体装置及びリードフレーム | |
KR200313831Y1 (ko) | 바텀리드패키지 | |
KR930006892A (ko) | 전자부품 패키지 제조방법 | |
JPH04163956A (ja) | 半導体装置用リードフレーム | |
JPH0294462A (ja) | 半導体装置用リードフレーム | |
JPH0296357A (ja) | 半導体装置 | |
JPH0758268A (ja) | 半導体装置及びリードフレーム | |
JPH01207936A (ja) | 樹脂封止型半導体素子の製造方法 |