JPH0758268A - 半導体装置及びリードフレーム - Google Patents
半導体装置及びリードフレームInfo
- Publication number
- JPH0758268A JPH0758268A JP20340693A JP20340693A JPH0758268A JP H0758268 A JPH0758268 A JP H0758268A JP 20340693 A JP20340693 A JP 20340693A JP 20340693 A JP20340693 A JP 20340693A JP H0758268 A JPH0758268 A JP H0758268A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interval
- leads
- outer lead
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】ＩＣチップとその周囲に配されたインナーリー
ドと半導体チップとインナーリードとを結線している導
電性細線とを樹脂封止し、インナーリードの樹脂封止部
より外部へ出ている部分がアウターリードとなっている
平面実装型半導体装置において、アウターリード部の根
元の部分同士の間隔よりも、外部基盤と接続される先端
部分同士の間隔の方が平面的にみて広いものになってい
る形状を有していることを特徴とする半導体装置。 【効果】基盤上に半導体装置を実装する際にアウターリ
ード２のピッチｄを従来のピッチｃよりも大きくとれる
ため、アウターリードと基盤上の配線パターンとの位置
合わせが容易に出来る。また、半田ブリッヂ等による半
田ペースト同士あるいは半田ペーストと隣接アウターリ
ードとがショートする危険性が少ない。
ドと半導体チップとインナーリードとを結線している導
電性細線とを樹脂封止し、インナーリードの樹脂封止部
より外部へ出ている部分がアウターリードとなっている
平面実装型半導体装置において、アウターリード部の根
元の部分同士の間隔よりも、外部基盤と接続される先端
部分同士の間隔の方が平面的にみて広いものになってい
る形状を有していることを特徴とする半導体装置。 【効果】基盤上に半導体装置を実装する際にアウターリ
ード２のピッチｄを従来のピッチｃよりも大きくとれる
ため、アウターリードと基盤上の配線パターンとの位置
合わせが容易に出来る。また、半田ブリッヂ等による半
田ペースト同士あるいは半田ペーストと隣接アウターリ
ードとがショートする危険性が少ない。
Description
【０００１】
【産業上の利用分野】本発明はＩＣを樹脂封止してなる
ＩＣパッケージのリードフレームの形状に関し、リード
フレームを内蔵した半導体装置に関する。
ＩＣパッケージのリードフレームの形状に関し、リード
フレームを内蔵した半導体装置に関する。
【０００２】
【従来の技術】図２に従来の半導体装置の外観図、図３
に半導体装置の内部の図を示す。図３において半導体装
置内部に載置されているＩＣ５からの入出力等の端子で
あるパッド６から、導電性細線４が出ておりインナーリ
ード３に接続されている。そのインナーリードは図２に
示す樹脂封止部１の外部へ出てアウターリード２とな
り、アウターリードが外部の基板等と接続される事によ
り電気伝導がなされている。また図５に示すように半導
体装置を基盤上に載置する際には主に２通りの実装形態
があり、（ａ）のように基盤９にアウターリード２を半
田８で接着させる表面実装方式と（ｂ）のように基盤９
に穴をあけてそこにアウターリード２を差し込み半田８
で接着させる挿入方式とがある。実装形態が違う半導体
装置においてはそのアウターリード形状が異なり、
（ａ）のタイプだとアウターリードには基盤と平行な接
着部位が必要になってくるし、（ｂ）のタイプであれば
アウターリードは半導体装置と垂直方向のアウターリー
ド形状を有していなければならない。
に半導体装置の内部の図を示す。図３において半導体装
置内部に載置されているＩＣ５からの入出力等の端子で
あるパッド６から、導電性細線４が出ておりインナーリ
ード３に接続されている。そのインナーリードは図２に
示す樹脂封止部１の外部へ出てアウターリード２とな
り、アウターリードが外部の基板等と接続される事によ
り電気伝導がなされている。また図５に示すように半導
体装置を基盤上に載置する際には主に２通りの実装形態
があり、（ａ）のように基盤９にアウターリード２を半
田８で接着させる表面実装方式と（ｂ）のように基盤９
に穴をあけてそこにアウターリード２を差し込み半田８
で接着させる挿入方式とがある。実装形態が違う半導体
装置においてはそのアウターリード形状が異なり、
（ａ）のタイプだとアウターリードには基盤と平行な接
着部位が必要になってくるし、（ｂ）のタイプであれば
アウターリードは半導体装置と垂直方向のアウターリー
ド形状を有していなければならない。
【０００３】表面実装方式の半導体装置の場合、従来は
図２のように封止樹脂部１から外部に向かって延びてい
るアウターリード部２が、封止樹脂に対して垂直に延び
ており、従ってアウターリード部の根元部リード間寸法
をａ、先端リード間寸法をｂとすると、ａ＝ｂが成り立
つように構成されていた。
図２のように封止樹脂部１から外部に向かって延びてい
るアウターリード部２が、封止樹脂に対して垂直に延び
ており、従ってアウターリード部の根元部リード間寸法
をａ、先端リード間寸法をｂとすると、ａ＝ｂが成り立
つように構成されていた。
【０００４】
【発明が解決しようとする課題】ＩＣチップの高集積化
に伴ってＩＣチップの縮小化、またそれに伴うＩＣチッ
プのパッド間隔の縮小化が進むが、ＩＣチップを覆う封
止樹脂サイズ自体の縮小化が進む事は、基盤実装エリア
の縮小化の観点からみて避けられない問題である。ここ
で単純に封止樹脂サイズのみが縮小化すればまったく問
題はないが出力pin数が同じままであるため問題が生じ
る。
に伴ってＩＣチップの縮小化、またそれに伴うＩＣチッ
プのパッド間隔の縮小化が進むが、ＩＣチップを覆う封
止樹脂サイズ自体の縮小化が進む事は、基盤実装エリア
の縮小化の観点からみて避けられない問題である。ここ
で単純に封止樹脂サイズのみが縮小化すればまったく問
題はないが出力pin数が同じままであるため問題が生じ
る。
【０００５】出力pin数が同一で封止樹脂サイズが小さ
くなると言う事は同一樹脂サイズでpin数が増えるのと
同様であり、各アウターリード間の間隔が狭くなる。電
気的に独立した状態を保つ必要があるため、従来のアウ
ターリード自体の幅とアウターリード間隔との比率を極
力保つ必要があり、その条件を満たすためアウターリー
ドを細くせざるを得ない。アウターリードが細くなると
リード自体の強度が低下するため、基盤に実装する際必
要となるアウターリードの基盤との接合部の形状の形成
が難しくなると同時に、この強度低下は基盤への半導体
装置の実装の際のアウターリードの変形を引き起こす、
という問題を生ずる。
くなると言う事は同一樹脂サイズでpin数が増えるのと
同様であり、各アウターリード間の間隔が狭くなる。電
気的に独立した状態を保つ必要があるため、従来のアウ
ターリード自体の幅とアウターリード間隔との比率を極
力保つ必要があり、その条件を満たすためアウターリー
ドを細くせざるを得ない。アウターリードが細くなると
リード自体の強度が低下するため、基盤に実装する際必
要となるアウターリードの基盤との接合部の形状の形成
が難しくなると同時に、この強度低下は基盤への半導体
装置の実装の際のアウターリードの変形を引き起こす、
という問題を生ずる。
【０００６】また半導体装置を基盤に実装する際には、
半田ペーストを用いてアウターリードと基盤上の配線と
を電気的に導通させるわけだが、アウターリードの実装
部位間隔が狭ければ狭いほど半田ペーストの塗布量によ
っては半田ペースト同士あるいは半田ペーストと隣接ア
ウターリードとがショートする危険性が大きくなる。ま
たアウターリード間隔が従来のものよりも狭いため、同
一再現精度を持つ実装機械を用いて基盤に半導体装置を
実装すると仮定すれば、従来のアウターリードピッチの
半導体装置を実装する際に機械精度の限界域での実装を
強いられていたとすると、機械精度を越えた実装を必要
とするため、アウターリードと基盤上の配線パターンと
の位置合わせが困難なものとなり、更に位置合わせ精度
の向上した実装機械が必要となる。ＩＣ製造上の観点か
らみて１枚の半導体ウェハーからから取れるＩＣチップ
の歩留りを向上させるためにＩＣチップの縮小化が進ん
でいることを鑑みると、ＩＣチップの縮小化に伴って新
規機械を用意する必要性が生じる事はそれだけ費用が発
生する事になり、原価削減の方向から逆走する形とな
る、という問題も生じてくる。
半田ペーストを用いてアウターリードと基盤上の配線と
を電気的に導通させるわけだが、アウターリードの実装
部位間隔が狭ければ狭いほど半田ペーストの塗布量によ
っては半田ペースト同士あるいは半田ペーストと隣接ア
ウターリードとがショートする危険性が大きくなる。ま
たアウターリード間隔が従来のものよりも狭いため、同
一再現精度を持つ実装機械を用いて基盤に半導体装置を
実装すると仮定すれば、従来のアウターリードピッチの
半導体装置を実装する際に機械精度の限界域での実装を
強いられていたとすると、機械精度を越えた実装を必要
とするため、アウターリードと基盤上の配線パターンと
の位置合わせが困難なものとなり、更に位置合わせ精度
の向上した実装機械が必要となる。ＩＣ製造上の観点か
らみて１枚の半導体ウェハーからから取れるＩＣチップ
の歩留りを向上させるためにＩＣチップの縮小化が進ん
でいることを鑑みると、ＩＣチップの縮小化に伴って新
規機械を用意する必要性が生じる事はそれだけ費用が発
生する事になり、原価削減の方向から逆走する形とな
る、という問題も生じてくる。
【０００７】
【課題を解決するための手段】上記課題を解決するため
本発明の半導体装置は、アウターリード部の根元の部分
同士の間隔よりも、外部基板と接続される先端部分同士
の間隔の方が、平面的に見て広いものになっている形状
を有している事を特徴とする半導体装置。
本発明の半導体装置は、アウターリード部の根元の部分
同士の間隔よりも、外部基板と接続される先端部分同士
の間隔の方が、平面的に見て広いものになっている形状
を有している事を特徴とする半導体装置。
【０００８】
【実施例】以下本発明における実施例を図１、図３、図
４を用いて説明する。
４を用いて説明する。
【０００９】図１は本発明の実施例を説明した要部の平
面図である。ＩＣチップとインナーリードが導電性細線
で接続されており、インナーリードが延長されてアウタ
ーリード２となっている。また封止樹脂１はインナーリ
ードまでの部位を覆う形になっておりアウターリードは
封止樹脂１から外側へ向かって延びている。ここでアウ
ターリードの基盤へ実装する部位の間隔ｄが、封止樹脂
部から外部へ出ているアウターリード部位の間隔ｃより
も広くなっており、間隔ｃとｄとの関係はｃ＜ｄとなっ
ている。こうする事により従来技術の製品において、ア
ウターリードの実装部位間隔が狭ピッチである半導体装
置の実装時に問題であった位置合わせの問題が緩和され
ることになる。また半導体装置を基盤に実装する際の半
田ブリッヂも発生しにくくなる。
面図である。ＩＣチップとインナーリードが導電性細線
で接続されており、インナーリードが延長されてアウタ
ーリード２となっている。また封止樹脂１はインナーリ
ードまでの部位を覆う形になっておりアウターリードは
封止樹脂１から外側へ向かって延びている。ここでアウ
ターリードの基盤へ実装する部位の間隔ｄが、封止樹脂
部から外部へ出ているアウターリード部位の間隔ｃより
も広くなっており、間隔ｃとｄとの関係はｃ＜ｄとなっ
ている。こうする事により従来技術の製品において、ア
ウターリードの実装部位間隔が狭ピッチである半導体装
置の実装時に問題であった位置合わせの問題が緩和され
ることになる。また半導体装置を基盤に実装する際の半
田ブリッヂも発生しにくくなる。
【００１０】アウターリードに以上のような形状を持た
せるためには、リードフレームを作製する際に、例えば
エッチングにより始めからアウターリード部を図１での
ｃ＜ｄの関係を満たす形状を有するように製造しておく
必要がある。またアウターリードの切断、分離、成形時
に該リードフレームの形状に合わせた金型を使用すれば
金型内部で上記先端形状を得ることができる。
せるためには、リードフレームを作製する際に、例えば
エッチングにより始めからアウターリード部を図１での
ｃ＜ｄの関係を満たす形状を有するように製造しておく
必要がある。またアウターリードの切断、分離、成形時
に該リードフレームの形状に合わせた金型を使用すれば
金型内部で上記先端形状を得ることができる。
【００１１】図３は本発明を用いた応用例である。３は
インナーリード、４は導電性細線、５はＩＣチップ、６
はＩＣチップからの入出力端子等の働きをするパッド、
７はＩＣチップを載置するためのダイパッドである。従
来技術内では正方形形状の半導体装置の場合、例えば現
有技術内の基盤実装からくるアウターリードピッチの制
約から、４辺のリード数は同一であるのが普通だが、本
発明の半導体装置を用いれば上記の制約は覆る。例えば
向かい合う２辺のアウターリードは従来と同一の形状に
しておき、残りの２辺に本発明の形状を持たせる。そう
すれば図４に示すように本発明のアウターリード形状を
有した辺は他の２辺に比べてアウターリード数が多くと
れるため上記の制約に従う必要はなくなり、図４のｅの
間隔を実装上の制約とすればｆ間隔をｆ＝ｅまでもって
いくことが可能となる。これにより正方形形状の半導体
装置に長方形形状のＩＣチップを搭載してフル出力させ
たり、正方形のＩＣチップでもＸ方向とＹ方向でパッド
数の異なるものを半導体装置に搭載することが可能とな
る。
インナーリード、４は導電性細線、５はＩＣチップ、６
はＩＣチップからの入出力端子等の働きをするパッド、
７はＩＣチップを載置するためのダイパッドである。従
来技術内では正方形形状の半導体装置の場合、例えば現
有技術内の基盤実装からくるアウターリードピッチの制
約から、４辺のリード数は同一であるのが普通だが、本
発明の半導体装置を用いれば上記の制約は覆る。例えば
向かい合う２辺のアウターリードは従来と同一の形状に
しておき、残りの２辺に本発明の形状を持たせる。そう
すれば図４に示すように本発明のアウターリード形状を
有した辺は他の２辺に比べてアウターリード数が多くと
れるため上記の制約に従う必要はなくなり、図４のｅの
間隔を実装上の制約とすればｆ間隔をｆ＝ｅまでもって
いくことが可能となる。これにより正方形形状の半導体
装置に長方形形状のＩＣチップを搭載してフル出力させ
たり、正方形のＩＣチップでもＸ方向とＹ方向でパッド
数の異なるものを半導体装置に搭載することが可能とな
る。
【００１２】
【発明の効果】本発明の半導体装置の構造を取る事によ
り、従来構造の半導体装置では基盤実装できなかったも
のが可能になる。また従来構造では実装時にかなり注意
しなければならなかった位置合わせや半田ブリッヂ等の
問題の影響をほとんど考えずに実装できるようになる。
り、従来構造の半導体装置では基盤実装できなかったも
のが可能になる。また従来構造では実装時にかなり注意
しなければならなかった位置合わせや半田ブリッヂ等の
問題の影響をほとんど考えずに実装できるようになる。
【図１】本発明の一実施例を説明した要部の平面図。
【図２】従来の半導体装置の平面図。
【図３】本発明の半導体装置を用いた一実施例の内部の
断面図。
断面図。
【図４】本発明の半導体装置を用いた一実施例の平面
図。
図。
【図５】基板へ半導体装置を実装する方式の説明図。
１ 封止樹脂 ２ アウターリード ３ インナーリード ４ 導電性細線 ５ ＩＣチップ ６ パッド ７ ダイパッド ８ 半田 ９ 基盤
Claims (2)
- 【請求項１】 ＩＣチップとその周囲に配されたインナ
ーリードと、該ＩＣチップと該インナーリードとを結線
している導電性細線とを樹脂封止し、インナーリードの
樹脂封止部より外部へ出ている部分がアウターリードと
なっている平面実装型半導体装置において、アウターリ
ード部の根元の部分同士の間隔よりも、外部基板と接続
される先端部分同士の間隔の方が、平面的に見て広いも
のになっている形状を有している事を特徴とする半導体
装置。 - 【請求項２】請求項１の半導体装置に使用するリードフ
レームにおいて、ダムバー部のリード同士の間隔よりも
基盤に実装される部分のリードの間隔の方が広くなって
いる事を特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20340693A JPH0758268A (ja) | 1993-08-17 | 1993-08-17 | 半導体装置及びリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20340693A JPH0758268A (ja) | 1993-08-17 | 1993-08-17 | 半導体装置及びリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758268A true JPH0758268A (ja) | 1995-03-03 |
Family
ID=16473538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20340693A Pending JPH0758268A (ja) | 1993-08-17 | 1993-08-17 | 半導体装置及びリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006107582A1 (en) * | 2005-04-01 | 2006-10-12 | Honeywell International Inc. | Electronic package with a stepped-pitch leadframe |
-
1993
- 1993-08-17 JP JP20340693A patent/JPH0758268A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006107582A1 (en) * | 2005-04-01 | 2006-10-12 | Honeywell International Inc. | Electronic package with a stepped-pitch leadframe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743335B1 (ko) | 반도체 장치 | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
| US20050173794A1 (en) | High density direct connect LOC assembly | |
| US6300685B1 (en) | Semiconductor package | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| KR100287243B1 (ko) | Loc구조를갖는반도체장치및그제조방법 | |
| JPH07201925A (ja) | フィルムキャリアテープ | |
| US7183655B2 (en) | Packaged semiconductor device | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JPH0758268A (ja) | 半導体装置及びリードフレーム | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 | |
| KR100708050B1 (ko) | 반도체패키지 | |
| KR100384335B1 (ko) | 반도체패키지와 그 제조방법 | |
| KR200313831Y1 (ko) | 바텀리드패키지 | |
| KR100216989B1 (ko) | 2칩 1패키지용 리드 프레임 | |
| KR20020031881A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR970007842B1 (ko) | 플라스틱 반도체 패키지 | |
| KR950000516B1 (ko) | 반도체 조립장치 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP2912813B2 (ja) | 電子部品 |